JP2010239481A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2010239481A
JP2010239481A JP2009086572A JP2009086572A JP2010239481A JP 2010239481 A JP2010239481 A JP 2010239481A JP 2009086572 A JP2009086572 A JP 2009086572A JP 2009086572 A JP2009086572 A JP 2009086572A JP 2010239481 A JP2010239481 A JP 2010239481A
Authority
JP
Japan
Prior art keywords
transistor
gate
source
drain
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086572A
Other languages
English (en)
Other versions
JP4991785B2 (ja
Inventor
Atsushi Deguchi
淳 出口
Naoki Kobayashi
小林　　直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009086572A priority Critical patent/JP4991785B2/ja
Priority to US12/556,115 priority patent/US8040187B2/en
Publication of JP2010239481A publication Critical patent/JP2010239481A/ja
Priority to US13/231,562 priority patent/US8149055B2/en
Priority to US13/354,757 priority patent/US8410854B2/en
Application granted granted Critical
Publication of JP4991785B2 publication Critical patent/JP4991785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45698—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors coupled to the LC by feedback (active or passive)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】安定したバイアス電流を得ると共に十分な電源電圧余裕を確保する。
【解決手段】ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子とを具備したことを特徴とする。
【選択図】図１

Description

本発明は、反転増幅器に好適な半導体集積回路装置に関する。
従来、アナログ回路内には反転増幅器が多く用いられている。例えば、無線送受信機においては、局部発振バッファ回路や電流電圧変換回路等の回路ブロックに反転増幅器が使用され、使用頻度も高い。
このような反転増幅器の一例として、特許文献１においては、定電圧で安定した増幅作用を行うＣＭＯＳ型の反転増幅器が開示されている。特許文献１の反転増幅器は、単相の増幅回路である。このため、特許文献１の発明では、同相ノイズの影響を受けやすく、出力振幅が小さくなったり、同相成分で発振してしまう等の欠点がある。
そこで、反転増幅器として、電流源を用いた差動増幅回路が採用されることがある。このような反転増幅器は、差動構成の一対のトランジスタの共通ソースが電流源に接続され、電流源によってバイアス電流が供給されるようになっている。
このようなバイアス電流を供給する電流源として理想的な電流源は、出力インピーダンスが無限大であり、出力電圧に拘わらず一定の電流を供給可能な電流源である。実際の電流源は、例えば、トランジスタによって構成され、ゲート電圧を制御することで得たドレイン電流をバイアス電流としている。しかしながら、トランジスタは、微細化によるチャネル長変調効果の影響から、出力インピーダンスが低下し、出力電圧の上昇に伴ってドレイン電流も増加して、理想的な電流源を構成することができない。
特開２００６−６０６０６公報
本発明は、安定したバイアス電流を得ることができる半導体集積回路装置を提供することを目的とする。
本発明の一態様の半導体集積回路装置は、ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子とを具備したことを特徴とする。
本発明によれば、安定したバイアス電流を得ることができるという効果を有する。
本発明の第１の実施の形態に係る半導体集積回路装置を示す回路図。 一般的な反転増幅器を示す回路図。 電流源１２として、出力インピーダンスが高いカスコード電流源を採用した場合の回路構成を示す回路図。 図１の反転増幅器１０の直流的な構成を示す回路図。 図２及び図３の反転増幅器２０の直流的な構成を示す回路図。 第１の実施の形態の変形例を示す回路図。 本発明の第２の実施の形態を示す回路図。 第２の実施の形態の変形例を示す回路図。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体集積回路装置を示す回路図である。
図１の半導体集積回路装置は反転増幅器を構成する。反転増幅器等の電流源として、その特性を向上させるためにカスコード電流源を用いることが考えられる。カスコード電流源は、反転増幅器を構成する差動構成の一対のトランジスタの共通ソースと基準電位点との間にカスコード接続された２つのトランジスタによって構成することができる。この構成の電流源は、１個のトランジスタを用いた電流源よりも、カスコード接続されたトランジスタの分だけ、出力インピーダンスが高くなる。これにより、カスコード電流源は、電流源としての特性が高いという利点がある。
ところで、反転増幅器の直流特性の設計には、最低許容電圧（オーバードライブ電圧）を考慮する必要がある。オーバードライブ電圧は、ゲートソース間電圧Ｖｇｓとトランジスタをオンにする閾値電圧Ｖｔｈとの差によって表され、トランジスタをオンにするためのゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに対してどれくらい余裕があるかを示す指標である。トランジスタを飽和領域で動作させるためには、ドレインソース間電圧Ｖｄｓは、オーバードライブ電圧Ｖｏｄよりも大きな値にする必要がある。
１個のトランジスタを用いた電流源の場合には、このトランジスタのドレインには、ソースを基準として最低でもＶｏｄだけ電圧を印加する必要がある。これに対し、カスコード電流源では、カスコード接続されたトランジスタのドレインには、基準電位点に接続されたトランジスタのソースを基準として、最低でも２Ｖｏｄだけ電圧を印加する必要がある。つまり、差動構成の一対のトランジスタの共通ソースに印加すべき最低電圧が、Ｖｏｄから２Ｖｏｄに上昇したことになる。
しかし、近年、ＣＭＯＳプロセス技術の発展に伴い電源電圧の低電圧化が進んでおり、後述するように、カスコード電流源では入出力電圧範囲にも影響を与える電源電圧余裕が著しく小さくなってしまうという問題がある。また、カスコード電流源では、カスコード接続されたトランジスタにバイアス電圧を印加するためのバイアス回路を別途用意する必要があり、回路面積及び消費電力が増大するという問題もある。
図１の反転増幅器１０について説明する前に、先ず、図２に示す一般的な反転増幅器２０について説明する。
図２において、入力端子ＩｎＰには正相入力信号が入力され、入力端子ＩｎＮには逆相入力信号が入力される。入力端子ＩｎＰに入力される正相入力信号はコンデンサＣ１を介してＮＭＯＳトランジスタＭ１のゲート及びＰＭＯＳトランジスタＭ２のゲートに供給される。また、入力端子ＩｎＮに入力される逆相入力信号はコンデンサＣ２を介してＮＭＯＳトランジスタＭ３のゲート及びＰＭＯＳトランジスタＭ４のゲートに供給される。
反転増幅を行うトランジスタＭ１，Ｍ２のドレインは共通接続される。トランジスタＭ２のソースは電源端子に接続され、トランジスタＭ１のソースは電流源１２を介して基準電位点に接続される。また、反転増幅を行うトランジスタＭ３，Ｍ４のドレインは共通接続される。トランジスタＭ４のソースは電源端子に接続され、トランジスタＭ３のソースは電流源１２を介して基準電位点に接続される。トランジスタＭ１，Ｍ２とトランジスタＭ３，Ｍ４とによって反転差動増幅回路が構成される。
トランジスタＭ１，Ｍ２の共通のゲートと共通のドレインとの間には抵抗Ｒ１が接続されており、共通ドレインは出力端子ＯｕｔＮに接続されている。また、トランジスタＭ３，Ｍ４の共通のゲートと共通のドレインとの間には抵抗Ｒ２が接続されており、共通ドレインは出力端子ＯｕｔＰに接続されている。正相及び逆相入力信号は増幅されて、出力端子ＯｕｔＰから正相出力信号が出力され、出力端子ＯｕｔＮから逆相出力信号が出力される。
図３は電流源１２として、出力インピーダンスが高いカスコード電流源を採用した場合の回路構成を示す回路図である。図３はカスコード電流源を構成するバイアス生成部２１及びカスコード部２２のみを示している。
カスコード部２２は、カスコード接続されたトランジスタＭ５，Ｍ８によって構成される。トランジスタＭ８のドレインは、差動対を成す１対のトランジスタＭ１，Ｍ３の共通ソース（Ｘ’点）（図２）に接続され、ソースはトランジスタＭ５のドレインに接続される。トランジスタＭ５のソースは基準電位点に接続される。
トランジスタＭ５のゲートはバイアス生成部２１を構成するトランジスタＭ６のゲートに共通接続される。バイアス生成部２１は、電流源１１、バイアス回路１３及びトランジスタＭ６，Ｍ７によって構成されている。トランジスタＭ７は、ドレインが電流源１１に接続され、ソースがトランジスタＭ６のドレインに接続される。トランジスタＭ６のソースは基準電位点に接続される。
トランジスタＭ６，Ｍ５のゲートに同一ゲート電圧が印加されることによって、電流源１１に流れる電流に基づくミラー電流がトランジスタＭ５に流れる。カスコード接続されたトランジスタＭ８は、カスコード部２２の出力インピーダンスを高くするために挿入される。
しかしながら、上述したように、トランジスタＭ５，Ｍ８の各ドレインソース間電圧をオーバードライブ電圧Ｖｏｄ以上にする必要があることから、図３の回路ではＸ’点を２Ｖｏｄ以上の電圧にする必要がある。従って、図２の反転増幅器２０においては、出力インピーダンスが高いカスコード電流源を採用すると電源電圧余裕が小さくなってしまう。また、図３のトランジスタＭ５は、電流源１１からの電流によってバイアスされて駆動される。一方、トランジスタＭ８を駆動するためには、ゲートに２Ｖｏｄ＋Ｖｔｈ以上の電圧を与えるバイアス回路１３が別途必要となる。
本実施の形態における反転増幅器１０は、図１に示すように、反転増幅を行うトランジスタＭ１，Ｍ２及びトランジスタＭ３，Ｍ４の差動構成である。入力端子ＩｎＰには正相入力信号が入力され、入力端子ＩｎＮには逆相入力信号が入力される。入力端子ＩｎＰはコンデンサＣ１を介してトランジスタＭ１，Ｍ２のゲートに接続される。また、入力端子ＩｎＮは、コンデンサＣ２を介してトランジスタＭ３，Ｍ４のゲートに接続される。コンデンサＣ１，Ｃ２は直流分を阻止するフィルタとして機能する。
トランジスタＭ１，Ｍ２の共通のゲートと共通のドレインとの間には抵抗Ｒ１が接続されており、トランジスタＭ３，Ｍ４の共通のゲートと共通のドレインとの間には抵抗Ｒ２が接続されている。トランジスタＭ１，Ｍ２の共通ドレインは出力端子ＯｕｔＮとして機能し、トランジスタＭ３，Ｍ４の共通ドレインは出力端子ＯｕｔＰとしても機能する。トランジスタＭ１，Ｍ２の共通ドレインとトランジスタＭ３，Ｍ４の共通ドレインとの間には抵抗Ｒ３，Ｒ４が直列に接続されている。
抵抗Ｒ１〜Ｒ４には、図示しない寄生容量が接続されており、抵抗Ｒ１〜Ｒ４は交流を阻止するフィルタとして機能する。また、抵抗Ｒ１〜Ｒ４は、直流電流が流れない経路に設けられており、直流分を減衰させることなく伝達することができる。
トランジスタＭ１，Ｍ３の共通ソースと基準電位点との間には、電流源を構成するトランジスタＭ５が接続されている。トランジスタＭ５はドレインがトランジスタＭ１，Ｍ３の共通ソース（Ｘ点）に接続され、ソースが基準電位点に接続され、ゲートはトランジスタＭ６に接続される。
本実施の形態においては、トランジスタＭ５，Ｍ１，Ｍ３によってカスコード電流源のカスコード部が構成される。
トランジスタＭ７は、ドレインが電流源１１に接続され、ソースがトランジスタＭ６のドレインに接続される。トランジスタＭ６のソースは基準電位点に接続され、ゲートは、トランジスタＭ５のゲート及びトランジスタＭ７のドレインに接続される。また、トランジスタＭ７のゲートは、抵抗Ｒ３，Ｒ４の接続点に接続される。トランジスタＭ６，Ｍ５のゲートに同一ゲート電圧が印加されることによって、電流源１１に流れる電流に基づくミラー電流がトランジスタＭ５に流れる。
次にこのように構成された反転増幅回器の作用について図４及び図５を参照して説明する。
図４は図１の反転増幅器１０の直流的な構成を示す回路である。なお、図４では差動構成を省略して示している。また、図５は図２及び図３の反転増幅器２０の直流的な構成を示す回路である。なお、図５においても差動構成を省略して示している。
図５に示すように、差動増幅器２０は、バイアス生成部２１、カスコード部２２及びアンプ部２３によって構成される。上述したように、カスコード部２２のトランジスタＭ５のゲート（Ｚ’点）は、バイアス電圧Ｖｏｄ＋Ｖｔｈが印加される。トランジスタＭ８のドレイン（Ｘ’点）は、２Ｖｏｄ以上の電圧を印加する必要があり、トランジスタＭ８のゲート（Ｙ’点）には２Ｖｏｄ＋Ｖｔｈの電圧を印加する必要がある。このため、差動増幅器２０ではバイアス生成回路１３によってバイアス電圧２Ｖｏｄ＋Ｖｔｈを生成している。
一方、図４に示すように、差動増幅器１０は、バイアス生成部３０、カスコード部４０及びアンプ部５０によって構成される。本実施の形態においては、トランジスタＭ１は、カスコード部４０とアンプ部５０において共用されている。即ち、カスコード部４０はトランジスタＭ５及びトランジスタＭ１によって構成され、アンプ部５０はトランジスタＭ１及びトランジスタＭ２によって構成される。
カスコード電流源３０は、カスコード部４０を構成するトランジスタＭ１，Ｍ５と、トランジスタＭ６，Ｍ７及び電流源１１によって構成される。電流源１１からの電流がトランジスタＭ６，Ｍ７に流れることによって、トランジスタＭ５，Ｍ６の共通ゲートには、バイアス電圧Ｖｏｄ＋Ｖｔｈが供給される。トランジスタＭ５のオーバードライブ電圧がＶｏｄであるので、トランジスタＭ１はゲートにバイアス電圧２Ｖｏｄ＋Ｖｔｈが印加されることによって動作する。トランジスタＭ１のゲートは、トランジスタＭ１のドレイン及びトランジスタＭ７，Ｍ２のゲートに接続されており、トランジスタＭ１のゲートは自己バイアスされる。また、トランジスタＭ１のドレインには、２Ｖｏｄ＋Ｖｔｈが印加されることになり、トランジスタＭ１は、ドレインソース間にオーバードライブ電圧以上の電圧が流れて飽和領域で動作する。
こうして、カスコード電流源３０は、トランジスタＭ５，Ｍ６及びトランジスタＭ１，Ｍ７にバイアス電圧が供給されて動作し、電流源１１に流れる電流に応じたミラー電流がトランジスタＭ１，Ｍ５に流れる。また、カスコード電流源３０は、ミラー電流を流すトランジスタＭ５，Ｍ１がカスコード接続されて出力インピーダンスが高く、電流源としての特性に優れており、安定したバイアス電流を流すことができる。
一方、アンプ部５０は、図５のアンプ部２３と同様の構成であり、入力信号を反転増幅することができる。そして、トランジスタＭ１のソース点、即ちアンプ部５０の最低電位点であるＸ点は、トランジスタＭ５のドレインに相当し、その電位はオーバードライブ電圧Ｖｏｄである。従って、Ｘ点の電圧は、図５のアンプ部２３の最低電位点Ｘ’点における最低電位（２Ｖｏｄ）よりも低い電圧となる。これにより、電源電圧が低電圧化されている場合でも、十分な電源電圧余裕及び入出力電圧範囲の余裕が得られる。
このように、本実施の形態においては、カスコード電流源の高電位側のトランジスタとアンプ部を構成する低電位側のトランジスタとを共用化する。これにより、アンプ部の最低電位点の最低電位を高くすることなく、カスコード電流源の出力インピーダンスを高くして、電流源としての特性を向上させることができる。また、カスコード電流源の高電位側のトランジスタは、自己バイアスされるので、別途のバイアス回路が不要であり、回路面積を縮小することが可能であると共に消費電力を削減することが可能である。
なお、上記第１の実施の形態においては、差動構成の反転増幅器を示したが、図４に示したように、単相アンプに適用してもよいことは明らかである。
（変形例）
図６は第１の実施の形態の変形例を示す回路図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
本変形例の反転増幅器１５は、トランジスタＭ２，Ｍ４に代えて夫々負荷回路Ｚ１，Ｚ２を採用した点が図１の反転増幅器１０と異なる。トランジスタＭ１及び負荷回路Ｚ１とトランジスタＭ３及び負荷回路Ｚ２とは、いずれも反転増幅部を構成する。即ち、図６の回路は図１と同様の作用効果を有する。
（第２の実施の形態）
図７は本発明の第２の実施の形態を示す回路図である。図７において図１及び図２と同一の構成要素には同一符号を付して説明を省略する。
第１の実施の形態においては、出力端子ＯｕｔＮ，ＯｕｔＰとトランジスタＭ７，Ｍ１のゲートとの間に抵抗Ｒ３，Ｒ４を接続することで、両者間を直流的に接続した。しかし、抵抗Ｒ３，Ｒ４には図示しない寄生容量が生じることから、反転増幅器の特性が劣化することが考えられる。
そこで、本実施の形態においては、反転増幅器の直流特性を決定するレプリカ回路を設けることで、抵抗Ｒ３，Ｒ４を省略可能にして特性が劣化することを防止している。図７に示す反転増幅器６０は、図２の反転増幅器２０の電流源１２に代えて、カスコード電流源レプリカ３０’、アンプ部レプリカ５０’及びトランジスタＭ５を採用したものである。
トランジスタＭ１’，Ｍ２’，Ｍ５’〜Ｍ７’及び電流源１１’は、図１のトランジスタＭ１，Ｍ２，Ｍ５〜Ｍ７及び電流源１１と同一特性であり、カスコード電流源レプリカ３０’、カスコード部レプリカ４０’及びアンプ部レプリカ５０’は、夫々図４のカスコード電流源３０、カスコード部４０及びアンプ部５０と同一構成である。即ち、図７のレプリカ３０’〜５０’は、図４に示す第１実施形態の直流的な構成と同一構成を有している。
トランジスタＭ５のゲートは、カスコード電流源レプリカ３０’のトランジスタＭ５’，Ｍ６’のゲートに共通接続されている。これにより、カスコード電流源レプリカ３０’のトランジスタＭ５’に流れるミラー電流に対応するミラー電流がトランジスタＭ５にも流れる。トランジスタＭ５，Ｍ１，Ｍ３によってカスコード電流源のカスコード部が構成される。トランジスタＭ１，Ｍ３のゲートに印加されるバイアス電圧は、カスコード部レプリカ４０’のトランジスタＭ１’のゲートに印加される電圧と同じである。
このように本実施の形態においては、直流的には、第１の実施の形態と同様に動作する。また、交流的には、入力端子ＩｎＰ，ＩｎＮに入力された信号を反転増幅する。また、出力端子ＯｕｔＮ，ＯｕｔＰとが抵抗Ｒ３，Ｒ４に接続されていないことから、第１の実施の形態よりも良好な出力特性が得られる。
（変形例）
図８は第２の実施の形態の変形例を示す回路図である。図８において図７と同一の構成要素には同一符号を付して説明を省略する。
本変形例の反転増幅器６５はトランジスタＭ２，Ｍ４に代えて夫々負荷回路Ｚ１，Ｚ２を採用した点が図７の反転増幅器６０と異なる。トランジスタＭ１及び負荷回路Ｚ１とトランジスタＭ３及び負荷回路Ｚ２とは、いずれも反転増幅部を構成する。即ち、図８の回路は図７と同様の作用効果を有する。
なお、上記各実施の形態においては、電流源をＮＭＯＳトランジスタによって構成した例を示したが、ＰＭＯＳトランジスタによって構成することができることは明らかである。
Ｍ１〜Ｍ７…トランジスタ、Ｃ１，Ｃ２…コンデンサ、Ｒ１〜Ｒ４…抵抗、１１…電流源。

Claims (5)

  1. ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、
    前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、
    前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子と
    を具備したことを特徴とする半導体集積回路装置。
  2. ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、
    ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、
    前記第１及び第２のトランジスタと夫々同一特性の第５及び第６のトランジスタと、ゲートが前記第５のトランジスタのゲートに接続される第７のトランジスタ、ゲートが前記第６のトランジスタのゲートに接続される第８のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、
    を具備したことを特徴とする半導体集積回路装置。
  3. 電源端子と前記第１のトランジスタのドレインとの間に接続された負荷回路を具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
  4. ゲートに前記入力信号が入力されソースが電源端子に接続されドレインが前記第１のトランジスタのドレインに接続される第９のトランジスタを具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
  5. ソースが前記第１のトランジスタのソースに共通接続されて前記第１のトランジスタと差動対を構成する第１０のトランジスタを具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
JP2009086572A 2009-03-31 2009-03-31 半導体集積回路装置 Active JP4991785B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009086572A JP4991785B2 (ja) 2009-03-31 2009-03-31 半導体集積回路装置
US12/556,115 US8040187B2 (en) 2009-03-31 2009-09-09 Semiconductor integrated circuit device
US13/231,562 US8149055B2 (en) 2009-03-31 2011-09-13 Semiconductor integrated circuit device
US13/354,757 US8410854B2 (en) 2009-03-31 2012-01-20 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086572A JP4991785B2 (ja) 2009-03-31 2009-03-31 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2010239481A true JP2010239481A (ja) 2010-10-21
JP4991785B2 JP4991785B2 (ja) 2012-08-01

Family

ID=42783404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086572A Active JP4991785B2 (ja) 2009-03-31 2009-03-31 半導体集積回路装置

Country Status (2)

Country Link
US (3) US8040187B2 (ja)
JP (1) JP4991785B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012161406A1 (ko) * 2011-05-26 2012-11-29 부산대학교 산학협력단 차동 증폭기
KR101618971B1 (ko) * 2014-09-01 2016-05-10 숭실대학교산학협력단 인버터 형태의 전력 증폭기
JP2018186457A (ja) * 2017-04-27 2018-11-22 富士通株式会社 増幅回路および光モジュール
JP2019022195A (ja) * 2017-07-21 2019-02-07 富士通株式会社 バイアス回路および光受信機
JP2022118693A (ja) * 2021-02-02 2022-08-15 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4991785B2 (ja) * 2009-03-31 2012-08-01 株式会社東芝 半導体集積回路装置
US9887673B2 (en) * 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
CN106301379B (zh) * 2016-08-17 2023-05-05 宁波大学 一种输出光滑的dac单元电路
US9843293B1 (en) 2016-09-16 2017-12-12 Peregrine Semiconductor Corporation Gate drivers for stacked transistor amplifiers
US9837965B1 (en) * 2016-09-16 2017-12-05 Peregrine Semiconductor Corporation Standby voltage condition for fast RF amplifier bias recovery
US10250199B2 (en) 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
US9882531B1 (en) 2016-09-16 2018-01-30 Peregrine Semiconductor Corporation Body tie optimization for stacked transistor amplifier
US10672726B2 (en) 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
WO2023115270A1 (zh) * 2021-12-20 2023-06-29 香港中文大学（深圳） 一种基于互补晶体管的push-push二倍频器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108208A (ja) * 1984-11-01 1986-05-26 Sanyo Electric Co Ltd プツシユプル増幅回路
JP2001094362A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 送信アンプ
JP2001185964A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd カレントミラー回路および演算増幅器
JP2006157644A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd カレントミラー回路
JP2006211550A (ja) * 2005-01-31 2006-08-10 Sharp Corp 電流補償回路、増幅回路、通信装置
JP2007159117A (ja) * 2005-11-30 2007-06-21 Freescale Semiconductor Inc 低電圧低電力ａｂ級出力段

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060606A (ja) 2004-08-20 2006-03-02 Interchip Kk 反転増幅器
KR100682056B1 (ko) * 2005-07-01 2007-02-15 삼성전자주식회사 버퍼 증폭기
JP4991785B2 (ja) * 2009-03-31 2012-08-01 株式会社東芝 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108208A (ja) * 1984-11-01 1986-05-26 Sanyo Electric Co Ltd プツシユプル増幅回路
JP2001094362A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 送信アンプ
JP2001185964A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd カレントミラー回路および演算増幅器
JP2006157644A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd カレントミラー回路
JP2006211550A (ja) * 2005-01-31 2006-08-10 Sharp Corp 電流補償回路、増幅回路、通信装置
JP2007159117A (ja) * 2005-11-30 2007-06-21 Freescale Semiconductor Inc 低電圧低電力ａｂ級出力段

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012161406A1 (ko) * 2011-05-26 2012-11-29 부산대학교 산학협력단 차동 증폭기
KR101618971B1 (ko) * 2014-09-01 2016-05-10 숭실대학교산학협력단 인버터 형태의 전력 증폭기
JP2018186457A (ja) * 2017-04-27 2018-11-22 富士通株式会社 増幅回路および光モジュール
JP2019022195A (ja) * 2017-07-21 2019-02-07 富士通株式会社 バイアス回路および光受信機
JP2022118693A (ja) * 2021-02-02 2022-08-15 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路
TWI800931B (zh) * 2021-02-02 2023-05-01 旺宏電子股份有限公司 接收器電路以及資料接收器
JP7280325B2 (ja) 2021-02-02 2023-05-23 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路

Also Published As

Publication number Publication date
JP4991785B2 (ja) 2012-08-01
US20120001696A1 (en) 2012-01-05
US8040187B2 (en) 2011-10-18
US20120112840A1 (en) 2012-05-10
US8149055B2 (en) 2012-04-03
US8410854B2 (en) 2013-04-02
US20100244964A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4991785B2 (ja) 半導体集積回路装置
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
JP5720106B2 (ja) ミキサ回路及びミキサ回路のコモン電圧調整方法
US7948294B2 (en) Mixer with high linearity
TWI487262B (zh) 電壓／電流轉換電路
JP2007102563A (ja) 電流発生回路
JP6361190B2 (ja) 増幅器、及び、その駆動方法、並びに、電子回路システム
KR20120138708A (ko) 반도체 집적 회로
TW200524270A (en) AM if variable gain amplifier circuit, variable gain amplifier circuit and semiconductor integrated circuit thereof
US9847758B2 (en) Low noise amplifier
KR20090032921A (ko) 고 선형성 트랜스컨덕턴스 증폭기
KR100499856B1 (ko) 가변 이득 증폭기
WO2017030091A1 (ja) 半導体装置、オペアンプ及び電子機器
US9450549B2 (en) Differential amplification circuit
KR101620683B1 (ko) 전력 변환이 가능한 캐스코드 증폭기
JP2002344260A (ja) 入力レールツーレール差動増幅回路
US7852157B2 (en) Differential amplifier
JP5126221B2 (ja) 増幅回路
JP5203809B2 (ja) 電流ミラー回路
JP2010206578A (ja) 入力レールツーレール差動増幅回路
JP6020238B2 (ja) 増幅回路
JP2019016847A (ja) 電源バウンス補償回路および多段増幅器
JP2015149589A (ja) 差動増幅回路
JP2006279487A (ja) 増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R151 Written notification of patent or utility model registration

Ref document number: 4991785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350