JP3443266B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3443266B2 JP3443266B2 JP04110497A JP4110497A JP3443266B2 JP 3443266 B2 JP3443266 B2 JP 3443266B2 JP 04110497 A JP04110497 A JP 04110497A JP 4110497 A JP4110497 A JP 4110497A JP 3443266 B2 JP3443266 B2 JP 3443266B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、利用回路に定電圧
を発生する定電圧回路に関する。
を発生する定電圧回路に関する。
【０００２】
【従来の技術】一般に、定電圧回路は、例えば、抵抗と
ダイオードとを直列接続し、ダイオードの順方向電圧を
用いて、ダイオードのカソードから出力電圧を取り出す
回路などがあり、、電源電圧に基づいて固定の出力電圧
を発生するとともに、電源電圧の変動に影響されない出
力電圧を発生するものである。出力定電圧は各々の利用
回路に例えばバイアスとして利用回路に印加され、利用
回路の動作点を定めるように使用される。出力定電圧は
電源電圧に影響されないので、電源電圧の変動に応じて
定電圧による利用回路の動作点は変動せず、利用回路は
安定して動作する。
ダイオードとを直列接続し、ダイオードの順方向電圧を
用いて、ダイオードのカソードから出力電圧を取り出す
回路などがあり、、電源電圧に基づいて固定の出力電圧
を発生するとともに、電源電圧の変動に影響されない出
力電圧を発生するものである。出力定電圧は各々の利用
回路に例えばバイアスとして利用回路に印加され、利用
回路の動作点を定めるように使用される。出力定電圧は
電源電圧に影響されないので、電源電圧の変動に応じて
定電圧による利用回路の動作点は変動せず、利用回路は
安定して動作する。
【０００３】
【発明が解決しようとする課題】ところで、低電源電圧
用の定電圧回路において、利用回路を正常に動作させる
べく、利用回路を構成するトランジスタのベース−エミ
ッタ間電圧及びコレクタ−エミッタ間飽和電圧を考慮
し、その出力定電圧は低電源電圧に合わせて低い値に設
定していた。このような低電源電圧用の定電圧回路を高
い電源電圧で用いると、当然その出力電圧は低い値にな
るので、利用回路の動作点は高電源電圧の半分以下とな
り、利用回路のダイナミックレンジは悪化する。特に、
利用回路のうち出力回路は、後段の外部回路へ、最適な
レベルの出力信号を発生しなければならないため、出力
回路には最適なダイナミックレンジが必要であった。そ
こで、高電源電圧駆動の回路では、最適なダイナミック
レンジを確保するため、定電圧回路から電源電圧の半分
の出力電圧が発生することが望まれる。つまり、バイア
スを電源電圧の半分にすることにより、正負の信号の両
方が等しいレベルで最大限にスイングさせることができ
るからである。
用の定電圧回路において、利用回路を正常に動作させる
べく、利用回路を構成するトランジスタのベース−エミ
ッタ間電圧及びコレクタ−エミッタ間飽和電圧を考慮
し、その出力定電圧は低電源電圧に合わせて低い値に設
定していた。このような低電源電圧用の定電圧回路を高
い電源電圧で用いると、当然その出力電圧は低い値にな
るので、利用回路の動作点は高電源電圧の半分以下とな
り、利用回路のダイナミックレンジは悪化する。特に、
利用回路のうち出力回路は、後段の外部回路へ、最適な
レベルの出力信号を発生しなければならないため、出力
回路には最適なダイナミックレンジが必要であった。そ
こで、高電源電圧駆動の回路では、最適なダイナミック
レンジを確保するため、定電圧回路から電源電圧の半分
の出力電圧が発生することが望まれる。つまり、バイア
スを電源電圧の半分にすることにより、正負の信号の両
方が等しいレベルで最大限にスイングさせることができ
るからである。
【０００４】そこで、本発明の目的は、低電源電圧では
利用回路を正常に動作させることと、高電源電圧では利
用回路の最適なダイナミックレンジの確保との両方を達
成することにある。
利用回路を正常に動作させることと、高電源電圧では利
用回路の最適なダイナミックレンジの確保との両方を達
成することにある。
【０００５】
【課題を解決するための手段】本発明に依れば、基準電
圧を発生する基準電圧発生回路と、電源電圧を分圧する
分圧回路と、ベースに前記分圧回路の出力電圧が印加さ
れる第１トランジスタと、前記第１トランジスタと差動
接続されるとともに、ベースに前記基準電圧が印加され
る第２トランジスタと、前記第１トランジスタのオンの
時、電源電圧を分圧して出力電圧を発生する出力電圧発
生回路と、前記第１または第２トランジスタのオンに応
じて、前記基準電圧または出力電圧発生回路の出力電圧
を発生する出力段回路と、を備えることを特徴とする。
圧を発生する基準電圧発生回路と、電源電圧を分圧する
分圧回路と、ベースに前記分圧回路の出力電圧が印加さ
れる第１トランジスタと、前記第１トランジスタと差動
接続されるとともに、ベースに前記基準電圧が印加され
る第２トランジスタと、前記第１トランジスタのオンの
時、電源電圧を分圧して出力電圧を発生する出力電圧発
生回路と、前記第１または第２トランジスタのオンに応
じて、前記基準電圧または出力電圧発生回路の出力電圧
を発生する出力段回路と、を備えることを特徴とする。
【０００６】また、前記出力電圧発生回路は、電源電圧
を１：１に分圧することを特徴とする。本発明に依れ
ば、分圧回路の出力電圧が基準電圧より高いと、第１ト
ランジスタがオンし、出力電圧発生回路から出力電圧が
発生し、さらに、出力段回路から出力電圧発生回路の出
力電圧が発生する。また、分圧回路の出力電圧が基準電
圧より低いと、第２トランジスタがオンし、基準電圧が
出力段回路から発生する。
を１：１に分圧することを特徴とする。本発明に依れ
ば、分圧回路の出力電圧が基準電圧より高いと、第１ト
ランジスタがオンし、出力電圧発生回路から出力電圧が
発生し、さらに、出力段回路から出力電圧発生回路の出
力電圧が発生する。また、分圧回路の出力電圧が基準電
圧より低いと、第２トランジスタがオンし、基準電圧が
出力段回路から発生する。
【０００７】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１及び２は電源電圧Ｖｃｃを分圧する分圧回
路を構成する抵抗、３はベースに抵抗１及び２の接続点
Ａの中点電圧が印加されるトランジスタ、４はトランジ
スタ３と差動接続されるトランジスタ、５はトランジス
タ３の負荷となる抵抗、７はトランジスタ４のベースに
基準電圧を印加する基準電圧発生回路、８は基準電圧が
印加される利用回路、９はベースが抵抗５の一端に、エ
ミッタが電源に接続されたトランジスタ、１０はトラン
ジスタ１０ａと、これとミラー接続されたトランジスタ
１０ｂ及び１０ｃとから成り、トランジスタ９のコレク
タ電流を反転する電流ミラー回路、１１はトランジスタ
１１ａ及び１１ｂから成り、電流ミラー回路１０の出力
電流を反転する電流ミラー回路、１２及び１３はトラン
ジスタ１０ｂ及び１１ｂの間に直列接続され、電源電圧
Ｖｃｃを１：１に分圧する抵抗、１４は基準電圧または
抵抗１５及び１６の接続点Ｂの中点電圧が導出される出
力端子、１５は基準電圧発生回路７の出力端と出力端子
１４との間に接続された抵抗、１６は出力端子１４の出
力電圧が印加される出力回路である。尚、トランジスタ
９と、電流ミラー回路１０及び１１と、抵抗１２及び１
３とは出力電圧発生回路を構成し、抵抗１２、１３及び
１５は出力段回路を構成するが、抵抗１２及び１３は出
力電圧発生回路と出力段回路との兼用である。
図であり、１及び２は電源電圧Ｖｃｃを分圧する分圧回
路を構成する抵抗、３はベースに抵抗１及び２の接続点
Ａの中点電圧が印加されるトランジスタ、４はトランジ
スタ３と差動接続されるトランジスタ、５はトランジス
タ３の負荷となる抵抗、７はトランジスタ４のベースに
基準電圧を印加する基準電圧発生回路、８は基準電圧が
印加される利用回路、９はベースが抵抗５の一端に、エ
ミッタが電源に接続されたトランジスタ、１０はトラン
ジスタ１０ａと、これとミラー接続されたトランジスタ
１０ｂ及び１０ｃとから成り、トランジスタ９のコレク
タ電流を反転する電流ミラー回路、１１はトランジスタ
１１ａ及び１１ｂから成り、電流ミラー回路１０の出力
電流を反転する電流ミラー回路、１２及び１３はトラン
ジスタ１０ｂ及び１１ｂの間に直列接続され、電源電圧
Ｖｃｃを１：１に分圧する抵抗、１４は基準電圧または
抵抗１５及び１６の接続点Ｂの中点電圧が導出される出
力端子、１５は基準電圧発生回路７の出力端と出力端子
１４との間に接続された抵抗、１６は出力端子１４の出
力電圧が印加される出力回路である。尚、トランジスタ
９と、電流ミラー回路１０及び１１と、抵抗１２及び１
３とは出力電圧発生回路を構成し、抵抗１２、１３及び
１５は出力段回路を構成するが、抵抗１２及び１３は出
力電圧発生回路と出力段回路との兼用である。
【０００８】図１において、電源がオンし、電源端子１
７に電源電圧Ｖｃｃが印加されると、接続点Ａには抵抗
１及び２によって分圧された電圧が発生するとともに、
基準電圧Ｖｒｅｆが基準電圧発生回路７から発生する。
まず、電源電圧Ｖｃｃが高電圧で、接続点Ａの電圧が基
準電圧Ｖｒｅｆより高い場合、トランジスタ３がオン
し、トランジスタ４がオフする。トランジスタ３がオン
すると、抵抗５の電圧降下が大きくなり、トランジスタ
９がオンする。トランジスタ９のオンにより、トランジ
スタ９からコレクタ電流が発生し、このコレクタ電流は
電流ミラー回路１０で反転され、反転電流が電流ミラー
回路１０のトランジスタ１０ｂ及び１０ｃに発生する。
トランジスタ１０ｃのコレクタ電流は電流ミラー回路１
１で反転される。その結果、トランジスタ１１ｂのコレ
クタ電流は抵抗１２及び１３を流れトランジスタ１０ｂ
に供給される。トランジスタ１０ｂ及び１１ｂのコレク
タ−エミッタ間電圧は微小の為無視できるので、接続点
Ｂの電圧は電源電圧Ｖｃｃを抵抗１２及び１３で１：１
に分圧した電圧になる。ここで、抵抗値が抵抗１２及び
１３より大きい抵抗１５の接続によって、基準電圧発生
回路７の出力インピーダンスは接続点Ｂの出力インピー
ダンスより大きく設定される。その為、出力端子１４の
出力電圧は接続点Ｂの電圧により支配的になり、出力端
子１４から電源電圧Ｖｃｃを抵抗１２及び１３によって
分圧された電圧が発生する。よって、利用回路８に基準
電圧Ｖｒｅｆがバイアスとして印加され、出力回路１６
には接続点Ｂの出力電圧がバイアスとして印加される。
７に電源電圧Ｖｃｃが印加されると、接続点Ａには抵抗
１及び２によって分圧された電圧が発生するとともに、
基準電圧Ｖｒｅｆが基準電圧発生回路７から発生する。
まず、電源電圧Ｖｃｃが高電圧で、接続点Ａの電圧が基
準電圧Ｖｒｅｆより高い場合、トランジスタ３がオン
し、トランジスタ４がオフする。トランジスタ３がオン
すると、抵抗５の電圧降下が大きくなり、トランジスタ
９がオンする。トランジスタ９のオンにより、トランジ
スタ９からコレクタ電流が発生し、このコレクタ電流は
電流ミラー回路１０で反転され、反転電流が電流ミラー
回路１０のトランジスタ１０ｂ及び１０ｃに発生する。
トランジスタ１０ｃのコレクタ電流は電流ミラー回路１
１で反転される。その結果、トランジスタ１１ｂのコレ
クタ電流は抵抗１２及び１３を流れトランジスタ１０ｂ
に供給される。トランジスタ１０ｂ及び１１ｂのコレク
タ−エミッタ間電圧は微小の為無視できるので、接続点
Ｂの電圧は電源電圧Ｖｃｃを抵抗１２及び１３で１：１
に分圧した電圧になる。ここで、抵抗値が抵抗１２及び
１３より大きい抵抗１５の接続によって、基準電圧発生
回路７の出力インピーダンスは接続点Ｂの出力インピー
ダンスより大きく設定される。その為、出力端子１４の
出力電圧は接続点Ｂの電圧により支配的になり、出力端
子１４から電源電圧Ｖｃｃを抵抗１２及び１３によって
分圧された電圧が発生する。よって、利用回路８に基準
電圧Ｖｒｅｆがバイアスとして印加され、出力回路１６
には接続点Ｂの出力電圧がバイアスとして印加される。
【０００９】従って、出力回路の動作点は電源電圧の半
分の電圧になるため、最適なダイナミックレンジを確保
することができ、高電源電圧に対応して大振幅にスイン
グする出力信号を出力回路８から発生させることができ
る。また、電源電圧Ｖｃｃが低電圧で、接続点Ａの電圧
が基準電圧Ｖｒｅｆより低いと、トランジスタ３はオフ
し、トランジスタ４がオンする。トランジスタ３のオフ
によって、トランジスタ９もオフするので、トランジス
タ１０ｂ及び１１ｂがオフし、接続点Ｂは開放状態にな
る。その為、出力端子１４の出力電圧は、基準電圧Ｖｒ
ｅｆになる。よって、利用回路８及び出力回路１６には
基準電圧Ｖｒｅｆがバイアスとして印加され、利用回路
８及び出力回路１６の動作点は基準電圧Ｖｒｅｆにな
る。
分の電圧になるため、最適なダイナミックレンジを確保
することができ、高電源電圧に対応して大振幅にスイン
グする出力信号を出力回路８から発生させることができ
る。また、電源電圧Ｖｃｃが低電圧で、接続点Ａの電圧
が基準電圧Ｖｒｅｆより低いと、トランジスタ３はオフ
し、トランジスタ４がオンする。トランジスタ３のオフ
によって、トランジスタ９もオフするので、トランジス
タ１０ｂ及び１１ｂがオフし、接続点Ｂは開放状態にな
る。その為、出力端子１４の出力電圧は、基準電圧Ｖｒ
ｅｆになる。よって、利用回路８及び出力回路１６には
基準電圧Ｖｒｅｆがバイアスとして印加され、利用回路
８及び出力回路１６の動作点は基準電圧Ｖｒｅｆにな
る。
【００１０】従って、高い電源電圧のときは、出力回路
１６の動作点が電源電圧の半分になり、出力回路１６に
おいて最適なダイナミックレンジを確保することがで
き、低電源電圧のときには利用回路８及び１６を構成す
るトランジスタのベース−エミッタ間電圧及びコレクタ
−エミッタ間飽和電圧を考慮した動作点になり、例え
ば、電源の能力が悪化し、電源電圧が低下しても利用回
路８及び出力回路１６を正常動作させることができる。
１６の動作点が電源電圧の半分になり、出力回路１６に
おいて最適なダイナミックレンジを確保することがで
き、低電源電圧のときには利用回路８及び１６を構成す
るトランジスタのベース−エミッタ間電圧及びコレクタ
−エミッタ間飽和電圧を考慮した動作点になり、例え
ば、電源の能力が悪化し、電源電圧が低下しても利用回
路８及び出力回路１６を正常動作させることができる。
【００１１】例えば、抵抗１及び２の抵抗比を２：１と
し、抵抗１２及び１３の抵抗比を１：１とし、基準電圧
Ｖｒｅｆを１．２Ｖとしたとき、電源電圧Ｖｃｃに応じ
た出力端子１４の出力電圧は図２のように変化する。つ
まり、電源電圧Ｖｃｃが３．６Ｖより低いと、出力端子
１４の出力電圧は１．２Ｖの固定電圧となり、電源電圧
Ｖｃｃが３．６Ｖより高いと出力端子１４の出力電圧は
電源電圧Ｖｃｃの１／２になる。よって、電源電圧Ｖｃ
ｃが高電圧の場合、出力回路１６のバイアスがＶｃｃ／
２になり、出力回路１６のダイナミックレンジが大きく
なり、電源電圧Ｖｃｃが低電圧の場合、出力回路１６の
バイアスは１．２Ｖになり、出力回路１６を正常動作さ
せることができる。
し、抵抗１２及び１３の抵抗比を１：１とし、基準電圧
Ｖｒｅｆを１．２Ｖとしたとき、電源電圧Ｖｃｃに応じ
た出力端子１４の出力電圧は図２のように変化する。つ
まり、電源電圧Ｖｃｃが３．６Ｖより低いと、出力端子
１４の出力電圧は１．２Ｖの固定電圧となり、電源電圧
Ｖｃｃが３．６Ｖより高いと出力端子１４の出力電圧は
電源電圧Ｖｃｃの１／２になる。よって、電源電圧Ｖｃ
ｃが高電圧の場合、出力回路１６のバイアスがＶｃｃ／
２になり、出力回路１６のダイナミックレンジが大きく
なり、電源電圧Ｖｃｃが低電圧の場合、出力回路１６の
バイアスは１．２Ｖになり、出力回路１６を正常動作さ
せることができる。
【００１２】
【発明の効果】本発明に依れば、電源電圧が高電圧のと
き、電源電圧を分圧した電圧を出力電圧とし、電源電圧
が低電圧のとき、固定の電圧を出力電圧とするので、電
源電圧に応じて出力定電圧を変えることができ、電源電
圧に対応した汎用性のある定電圧回路を提供することが
できる。特に、低電源電圧のとき利用回路を正常動作さ
せることができるともに、高電源電圧のときには利用回
路のダイナミックレンジを確保することができる。
き、電源電圧を分圧した電圧を出力電圧とし、電源電圧
が低電圧のとき、固定の電圧を出力電圧とするので、電
源電圧に応じて出力定電圧を変えることができ、電源電
圧に対応した汎用性のある定電圧回路を提供することが
できる。特に、低電源電圧のとき利用回路を正常動作さ
せることができるともに、高電源電圧のときには利用回
路のダイナミックレンジを確保することができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】電源電圧と出力端子１４の出力電圧との関係を
示す特性図である。
示す特性図である。
１、２、５、１２、１３、１５ 抵抗
３、４、１０ａ〜１０ｃ、１１ａ、１１ｂ トランジス
タ ７ 基準電圧発
生回路 ８ 利用回路 １４ 出力端子 １６ 出力回路 １７ 電源端子
タ ７ 基準電圧発
生回路 ８ 利用回路 １４ 出力端子 １６ 出力回路 １７ 電源端子
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56,1/613
G05F 1/618,3/00 - 3/30
H03F 3/45
Claims (2)
- 【請求項１】 基準電圧を発生する基準電圧発生回路
と、 電源電圧を分圧する分圧回路と、 ベースに前記分圧回路の出力電圧が印加される第１トラ
ンジスタと、 前記第１トランジスタと差動接続されるとともに、ベー
スに前記基準電圧が印加される第２トランジスタと、 前記第１トランジスタのオンの時、電源電圧を分圧して
出力電圧を発生する出力電圧発生回路と、 前記第１または第２トランジスタのオンに応じて、前記
基準電圧または出力電圧発生回路の出力電圧を発生する
出力段回路と、を備えることを特徴とする定電圧回路。 - 【請求項２】 前記出力電圧発生回路は、電源電圧を
１：１に分圧することを特徴とする請求項１記載の定電
圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04110497A JP3443266B2 (ja) | 1997-02-25 | 1997-02-25 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04110497A JP3443266B2 (ja) | 1997-02-25 | 1997-02-25 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10240358A JPH10240358A (ja) | 1998-09-11 |
| JP3443266B2 true JP3443266B2 (ja) | 2003-09-02 |
Family
ID=12599180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04110497A Expired - Fee Related JP3443266B2 (ja) | 1997-02-25 | 1997-02-25 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443266B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7283010B2 (en) * | 2005-10-20 | 2007-10-16 | Honeywell International Inc. | Power supply compensated voltage and current supply |
-
1997
- 1997-02-25 JP JP04110497A patent/JP3443266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10240358A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| US4857864A (en) | Current mirror circuit | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| US6441687B1 (en) | Amplifier bias voltage generating circuit and method | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPH0321082Y2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2500261B2 (ja) | 差動増幅回路 | |
| JPH0346574Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6133710Y2 (ja) | ||
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0210677Y2 (ja) | ||
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JPS6214726Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |