JPH0680997B2

JPH0680997B2 - 掛算回路

Info

Publication number: JPH0680997B2
Application number: JP60274176A
Authority: JP
Inventors: 昌利佐瀬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-12-05
Filing date: 1985-12-05
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPS62133810A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、動作電流と利得が比例関係にあることを要
する用途に用いて好適な掛算回路に関する。

〔発明の概要〕

この発明は、カレントミラーを負荷とする第１の差動ア
ンプと抵抗器を負荷とする第２の差動アンプを設け、第
１の差動アンプの出力側と第２の差動アンプの入力側を
相互接続し、第１の差動アンプと基準電位間にバイアス
電流が同時に供給される一対のダイオードを接続し、バ
イアス電流の値を変更して第２の差動アンプから得られ
る信号の利得を制御することにより、動作電流（バイア
ス電流）と利得の実質的に比例した関係を得るようにし
たものである。

〔従来の技術〕

第１の入力信号と第２の入力信号の積を得る掛算回路と
して従来例えば特公昭48-20932号等がある。第２図は後
者の要部を抜粋して示したもので、同図において入力電
圧を電流信号に変換する差動アンプを構成する一対のト
ランジスタ（１），（２）が設けられ、トランジスタ
（１），（２）の各ベースは夫々入力端子（３），
（４）に接続され、各エミッタは抵抗器（５），（６）
を介して共通接続された後2I₀の定電流を流す定電流源
（７）を介して接地される。また、トランジスタ
（１），（２）の各コレクタと正の電源端子＋Vccの間
に夫々ダイオード（８），（９）が設けられる。

トランジスタ（１），（２）の各コレクタは更に差動ア
ンプを構成する一対のトランジスタ（11）の各ベースに
夫々接続される。トランジスタ（10），（11）の各エミ
ッタは共通接続された後2I₁の定電流を流す定電流源（1
2）を介して接地され、トランジスタ（10）のコレクタ
は直接、トランジスタ（11）のコレクタは負荷抵抗とし
ての抵抗器（13）を介して正の電流端子＋Vccに夫々接
続される。そして、トランジスタ（11）のコレクタより
出力端子（14）が取り出される。

こゝでダイオード（８）及びトランジスタ（11）のベー
ス・エミッタ間降下電圧を夫々V_BE8及びV_BE11とし、ダ
イオード（９）及びトランジスタ（10）のベース・エミ
ッタ間降下電圧をV_BE9及びV_BE10とすると、（V_BE8＋V
_BE11）＝（V_BE9＋V_BE10）の関係が成立する。また、信
号電流I_Sによってトランジスタ（10），（11）のコレク
タ電流が（I₁＋I_OUT）及び（I₁−I_OUT）に変化したもの
と仮定すると、上記各電圧はとなる。たゞし、ｑは電子の電荷、ｋはボルツマン定
数、Ｔは絶対温度、I_SSはトランジスタの飽和電流であ
る。

従って、上述の電圧関係からが得られる。つまり、トランジスタ（１），（２）のコ
レクタからトランジスタ（10），（11）のコレクタまで
の電流利得はで表わされる。こゝで入力端子（３），（４）に印加さ
れる入力電圧をVinとすると、信号電流I_Sはで表わされる。REは抵抗器（５），（６）の値である。
そして、出力端子（14）に得られる出力電圧V_OUTとする
と第３図全体の電圧利得は次式で表わされる。

〔発明が解決しようとする問題点〕ところが、第２図の如き構成を成す従来回路の場合、電
圧利得を考慮すると、上述の電圧利得の式からもわかる
ように、1/I₀で制御される範囲が狭く、また、動作電流
1/I₀が電圧利得に実質的に比例しない等の不都合があ
る。

この発明は斯る点に鑑みてなされたもので、動作電流利
得を実質的に比例関係となし、1/I₀で制御される範囲を
拡大することができる掛算回路を提供するものである。

〔問題点を解決するための手段〕この発明による掛算回路は、カレントミラー（24）を負
荷とする第１の差動アンプ（20）と、この第１の差動ア
ンプの一対の出力端子が一対の入力端子に接続された第
２の差動アンプ（44）と、上記第１の差動アンプの一対
の出力端子にアノード側が接続された一対のダイオード
（41）（42）と、この一対のダイオードのカソード側に
接続されバイアス電流を供給する電流源（43）とを具
え、上記バイアス電流の値を変更して上記第２の差動ア
ンプから得られる信号の利得を制御するように構成して
いる。

〔作用〕

斯る構成によりバイアス電流の値を変更して第２の差動
アンプから得られる信号の利得が制御されるが、この際
に動作電流としてのバイアス電流1/I₀が利得（電圧）に
実質的に比例するようになる。

〔実施例〕

以下、この発明の一実施例を第１図に基づいて詳しく説
明する。

第１図はこの発明の実施例を示すもので、同図におい
て、（20）は入力電圧を電流信号に変換する第１の差動
アンプであって、トランジスタ（21）及び（22）から成
り、トランジスタ（21），（22）の各ベースには入力信
号源（23）が接続される。トランジスタ（21），（22）
の各コレクタはカレントミラー（24）を構成するトラン
ジスタ（25），（26）のコレクタ−エミッタ路を夫々介
して正の電源端子＋Vcc接続される。トランジスタ（2
5），（26）の各ベースは相互接続された後トランジス
タ（25）のコレクタ側に接続される。

トランジスタ（21），（22）の各エミッタは夫々抵抗器
（27），（28）を介して共通接続された後トランジスタ
（29）のコレクタ−エミッタ路及び抵抗器（30）を介し
て接地される。トランジスタ（29）のベースはダイオー
ド接続のトランジスタ（31）のコレクタに接続され、ト
ランジスタ（31）のコレクタは更に抵抗器（32）及びト
ランジスタ（33）のエミッタ−コレクタ路を介して正の
電源端子＋Vccに接続され、トランジスタ（31）のエミ
ッタは抵抗器（34）を介して接地される。トランジスタ
（33）のベースは抵抗器（35）を介して正の電源端子＋
Vccに接続されると共に抵抗器（36）及びダイオード接
続のトランジスタ（37）〜（39）を介して接地される。
なお、（29）〜（39）の回路は温度特性のない定電流源
を構成しており、例えば2I₂の定電流が流れる。

トランジスタ（21），（22）の各コレクタは夫々ダイオ
ード（41），（42）を介して共通接続された後2I₀の定
電流を流す定電流源（43）を介して接地される。また、
トランジスタ（21），（22）の各コレクタは第２の差動
アンプ（44）を構成するトランジスタ（45），（46）の
各ベースに夫々接続され、トランジスタ（45），（46）
の各エミッタは共通接続された後2I₁の定電流を流す定
電流源（47）を介して接地される。また、トランジスタ
（45）のコレクタは正の電源端子＋Vccに接続され、ト
ランジスタ（46）のコレクタは抵抗器（48）を介して正
の電源端子＋Vccに接続される。そしてトランジスタ（4
6）のコレクタより出力端子（46）が取り出される。

いま、定電流源としてのトランジスタ（29）の所に2I₂
の定電流を流し、定電流源（43）に2I₀の定電流を流す
と、カレントミラー（24）のトランジスタ（25），（2
6）の各コレクタ側にはI₀＋I₂の等しい電流が流れる。
そして、入力信号源より入力電圧Vinを印加すると、こ
の入力電圧Vinは差動アンプ（20）で（たゞし、REは抵抗器（27），（28）の値）の信号電流
に変換され、この結果差動アンプ（20）のトランジスタ
（21）のコレクタにはI₂−I_S、トランジスタ（22）のコ
レクタにはI₂＋I_Sの電流が流れ、また、ダイオード（4
1）にはI₀＋I_S、ダイオード（42）にはI₀−I_Sの電流が
流れる。尚、信号電流I₀,I₁の影響を受けない。

こゝで、出力端子（49）に得られる出力電圧をV_OUTとす
ると、このときの電圧利利得は次のように表わされる。

こゝで、R_Lは抵抗器（48）の値である。この式より、電
圧利得は動作電流1/I₀に実質的に比例しており、動作電
流I₀を変更することにより、広い範囲にわたって制御で
きることが理解される。

また、カレントミラー（24）には信号電流I_Sが流れない
ため、PNPトランジスタの周波数特性の悪さの影響が小
さい。更に差動アンプ（20）の動作電流とダイオード
（４），（42）の動作電流（バイアス電流）の大きさの
制限がなく、利得を大幅に制御できる。

〔発明の効果〕

上述の如くこの発明によれば、カレントミラーを負荷と
する第１の差動アンプと抵抗器を負荷とする第２の差動
アンプの間にバイアス電流が同時に供給される一対のダ
イオードを設け、バイアス電流の値を変更して第２の差
動アンプから得られる信号の利得を制御するようにした
ので、広い範囲の動作電流に対してバイアス電流（動作
電流）1/I₀と電圧利得の実質的に比例した掛算回路を比
較的簡単な回路構成で容易に得ることができ、特に集積
回路化する場合には有用である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図は従
来の一例を示す接続図である。（20）は第１の差動アンプ、（24）はカレントミラー、
（４），（42）はダイオード、（43），（47）は定電流
源、（44）は差動アンプである。

Claims

【特許請求の範囲】

【請求項１】カレントミラーを負荷とする第１の差動ア
ンプと、この第１の差動アンプの一対の出力端子が一対の入力端
子に接続された第２の差動アンプと、上記第１の差動アンプの一対の出力端子にアノード側が
接続された一対のダイオードと、この一対のダイオードのカソード側に接続されバイアス
電流を供給する電流源とを具え、上記バイアス電流の値を変更して上記第２の差動アンプ
から得られる信号の利得を制御するようにしたことを特
徴とする掛算回路。