JPS62117403A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力電流に比例した出力電流を得るカレント
ミラー回路に関する。

〔概　要〕

本発明は、エミッタおよびベースがそれぞれ共通接続さ
れた第一および第二のトランジスタを含み、その共通エ
ミッタは電源端子に、第一のトランジスタのコレクタは
入力端子に、第二のトランジスタのコレクタは出力端子
にそれぞれ接続されたカレントミラー回路において、 入力端が上記入力端子に、出力端が上記第一と、第二の
トランジスタの共通ベースにそれぞれ接続された利得１
倍の直流増幅器を含むことにより、人、出力電流の比が
正確に得られるようにしたものである。

〔従来の技術〕

従来、カレントミラー回路としては、第３図に示す回路
が広く知られている。ＰＮＰ型のトランジスタ１と２の
ベース、エミッタをそれぞれ共通接続し、トランジスタ
１のコレクタは共通ベースに接続し、トランジスタ１の
コレクタを入力端子３に接続し、トランジスタ２のコレ
クタを出力端子４に接続し、共通エミッタを電源端子５
に接続するものであり、人、出力電流の比はトランジス
タ１と２のエミツタ面積比によって決定される。

〔発明が解決しようとする問題点〕

しかし第３図の回路では、トランジスタ１と２のそれぞ
れベース電流■８が入力電流１．側に流れてしまい、ト
ランジスタ１と２の電流増幅率をｈＦＥとし、エミツタ
面積比を１＝１とすると出力電流■。は、 Ｉｏ−Ｉ、−２１Ｂ　　　　　　−−−−−（１）ただ
し、 となる。トランジスタ１と２の電流増幅率ｈＦＥを１０
とすると、（１）、（２）式より出力電流Ｉ。は入力電
流ＴＩの０．８倍しか出力されず、また電流増幅率ｈＦ
）：が変化した場合には、人、出力電流の比も変化して
しまう欠点があった。

上記の電流増幅率り、、、の補償を行・）力ｌ／ン１−
ミラー回路として第４図に示す回路も公知である。

すなわちトランジスタ１と２のベース電流ＩｎをＰＮＰ
型のトランジスタ６を用いζさらに電流増幅重分の１に
して入出力電流の比を１に近づ（１ようとするものであ
り、出力電流Ｉ。は となる。しかしこの回路においても、トランジスタ１．
２．６の電流増幅率ｈｙｌ！が１０のときには（２）、
（３）式より出力電流■。は入力電流１＋　の０．９８
倍となり、まだ誤差が大きい欠点があった。

さらに、誤差を減らずために、第５図に示すように、Ｐ
ＮＰ型のトランジスタ７を加え、トランジスタ６と７を
ダーリントン接続する方法も考えられるが、この方法で
は入力端子３と電源端子５との間にトランジスタ１．６
．７０３つのベース・エミッタ間電圧■、が必要となり
低電源電圧での使用には不適となる欠点があった。

本発明の目的は、上記の欠点を除去することにより、人
、出力電流の比が正確に得られるカレントミラー回路を
提供することにある。

〔問題点を解決するための手段〕

本発明は、エミッタが電源端子に接続されコレクタが入
力端子に接続された第一のトランジスタと、エミッタが
上記第一のトランジスタのエミッタに共通接続されコレ
クタが出力端子に接続されベースが上記第一のトランジ
スタのベースに共通接続された第二のトランジスタと含
むカレントミラー回路において、入力端が上記入力端子
に接続され出力端が」二記第−および第二のトランジス
タの共通ベースに接続された利得１倍の直流増幅器を含
むことを特徴とする。

〔作　用〕

本発明において、入力端子とトランジスタ１．２の共通
ベースとの間に接続された直流増幅器は、利得が１であ
るためその入力端と出力端の電位は等しい。したがって
トランジスタ１のコレクタとベースは同電位となり、等
価的に短絡される。さらに直流増幅器はきわめて大きい
負帰還が施された増幅器であって、その入力抵抗はきわ
めて大きくその入力バイアス電流は非常に小さく、入力
電流Ｉｆに比べて無視できる。さらにｌ・ランジスタ１
．２のベース電流は直流増幅器の出力端にすべて吸収さ
れる。したがってトランジスタ１．２　（Ｄ電流増幅率
が変化しても、人、出力電流の比は変化することがなく
、正確な値が得られる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す回路図である。

本実施例は、ＰＮＰ型のトランジスタ１と２のベース、
エミッタをそれぞれ一！！、通接続し、トランジスタ１
のコレクタを入力端子３に接続し、トランジスタ２のコ
レクタを出力端イ４に接続し、トランジスタ１と２の共
通エミッタを電源端子５に接続し、さらに、入力端子３
に入力端１２が接続され、トランジスタ１と２の共通ベ
ースに出力端１３が接続された利得１倍の直流増幅器１
１を含む。なお直流増幅器１１の電源端１４は電源端子
５に接続され、共通端１５は共通電位（ここでは接地電
位）に接続される。

本発明の特徴は、第１図において、直流増幅器１１を設
けたことにある。

ここで、直流増幅器１１は利得が１倍のため、入力端１
２と出力端１３の電位は等しく、トランジスタ１のコレ
クタ・ベース間を同電位にすることになり、結果として
トランジスタ１のコレクタ・ベース間は短絡されたと同
じ動作をすることになる。

直流増幅器１１の入力端１２の入力バイアス電流は入力
電流ｉｆに対して十分に小さくすることが可能であり、
トランジスタ１と２のベース電流ＩＢは直流増幅器１１
の出力端に吸収されて入力電流■１には影響しなくなり
、これはトランジスタ１．２の電流増幅率ｈＦＥが変動
しても人、出力電流の比が変化しないことを示している
。

第２図は第１図の直流増幅器１１の具体的回路−例を示
す回路図である。初段は、ＮＰＮ型のトランジスタ２Ｌ
　２２．２３．２４でダーリントン接続の差動増幅器を
構成し、ダーリントン接続のため入力端１２の入力バイ
アス電流は十分に小さくなっている。初段の負荷はＰＮ
Ｐ型のトランジスタ２５とダイオード２６で能動負荷と
なっており、ドライブ用のＰＮＰ型のトランジスタ２７
と出力用のＰ　Ｎ　Ｐ型のトランジスタ３０でさらに増
幅される。トランジスタ３０のエミッタは出力端１３に
接続され、トランジスタ３０はエミッタフォロワとして
動作し、十分に低い出力抵抗となっている。出力端１３
から初段のトランジスタ２４へは全帰還が施されて利得
１倍に設定される。

なお、初段差動増幅器に電界効果トランジスタを用いる
ことも公知の回路手段で実現でき、この場合にはさらに
直流増幅器の入力バイアス電流を小さくすることも可能
である。

また、第２図の回路では入力端１２と電源端１４の間は
同電位程度でも動作し、低電源電圧時でも本発明の効果
が得られる。

さらに上記説明においては、ＰＮＰＩ−ランジスタによ
るカレントミラー回路を用いて説明したが、本発明の効
果はＮＰＮトランジスタを用いたカレントミラー回路に
おいても同様である。

〔発明の効果〕

以上説明したように、本発明は、カレントミラー回路に
利得１倍の直流増幅器を組合せて構成することにより、
人、出力電流の比が正確なカレントミラー回路が得られ
、また、トランジスタの電流増幅率の変化に対しても安
定で低電源電圧でも使用できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図。 第２図は第１図の直流増幅器の一例を示す回路図。 第３図、第４図、第５図は従来例を示す回路図。 １．２．６．７．２１〜２８．３０．３３・・・トラン
ジスタ、３・・・入力端子、４・・・出力端子、５・・
・電源端子、１１・・・直流増幅器、１２・・・入力端
、１３・・・出力端、１４・・・電源端、１５・・・共
通端、２６．３２・・・ダイオード、２９．３１・・・
抵抗。 実施例 蔦　１　図 実施例 第　２　ロ 従来例

Claims (1)

【特許請求の範囲】
1. （１）エミッタが電源端子に接続されコレクタが入力端
   子に接続された第一のトランジスタと、エミッタが上記
   第一のトランジスタのエミッタに共通接続されコレクタ
   が出力端子に接続されベースが上記第一のトランジスタ
   のベースに共通接続された第二のトランジスタと 含むカレントミラー回路において、 入力端が上記入力端子に接続され出力端が上記第一およ
   び第二のトランジスタの共通ベースに接続された利得１
   倍の直流増幅器を 含むことを特徴とするカレントミラー回路。