JPS609166A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS609166A JPS609166A JP11583183A JP11583183A JPS609166A JP S609166 A JPS609166 A JP S609166A JP 11583183 A JP11583183 A JP 11583183A JP 11583183 A JP11583183 A JP 11583183A JP S609166 A JPS609166 A JP S609166A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- electrode
- gate oxide
- thickness
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012159 carrier gas Substances 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000008719 thickening Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置の製造方法に係り、特にゲート電極
絶縁耐圧の向上に有効な新規な半導体装造方法に関する
。
絶縁耐圧の向上に有効な新規な半導体装造方法に関する
。
一般にＳｉ集積回路、特にＭＯ８型集積回路においては
極く薄い５〜１００ ｎｍ厚の５ｉ０２ゲート絶縁膜が
用いられる。この８ ｉ ０２膜は製造プロセスが完全
でないため、特に薄い場合ＫＳｉ基板との間に絶縁耐圧
が低い部分が発生したり極端な場合には、電気的に短絡
することがあろう〔発明の目的〕 本発明の目的は、ゲート酸化膜に欠陥があって電気的絶
縁耐圧が低くなった集積回路を、後の処理によって回復
させる新規な方法を提供するととＫある。
極く薄い５〜１００ ｎｍ厚の５ｉ０２ゲート絶縁膜が
用いられる。この８ ｉ ０２膜は製造プロセスが完全
でないため、特に薄い場合ＫＳｉ基板との間に絶縁耐圧
が低い部分が発生したり極端な場合には、電気的に短絡
することがあろう〔発明の目的〕 本発明の目的は、ゲート酸化膜に欠陥があって電気的絶
縁耐圧が低くなった集積回路を、後の処理によって回復
させる新規な方法を提供するととＫある。
ｆ３ｉとＷあるいはＭＯは酸素を含む雰囲気で加熱する
とそれぞれ酸化される。特にＷやＭＯはＳｉに比べて酸
化速度が犬である。一方Ｈ２中の高説加熱処理ではこれ
らの酸化物は還元される。
とそれぞれ酸化される。特にＷやＭＯはＳｉに比べて酸
化速度が犬である。一方Ｈ２中の高説加熱処理ではこれ
らの酸化物は還元される。
従ってＨ２とＨ２Ｏを適当な割合に混合すると、Ｓｌと
ＷやＭＯが共存するとｓｉは酸化され、かつＷやＭＯは
還元される温度とＨ２とＨ２Ｏの混合比の領域が存在す
る。本発明はこの現象と利用してＷ＋ＭＯ下の８ｉ０２
膜厚を瑠太し、電気絶縁耐圧を向上するものである。
ＷやＭＯが共存するとｓｉは酸化され、かつＷやＭＯは
還元される温度とＨ２とＨ２Ｏの混合比の領域が存在す
る。本発明はこの現象と利用してＷ＋ＭＯ下の８ｉ０２
膜厚を瑠太し、電気絶縁耐圧を向上するものである。
以下本発明の実施例を第Ｔ−第２図に示す。第１図に示
すようにＳｉ基板ｌ上に部分的に厚いフィールド酸化膜
２をよく知られたＬＯＣＯ８（局所酸化法）法で形成す
る。その後５〜１１００ｎ厚のゲート酸化膜３企熱酸化
法で形成する。その後、Ｗ電極４を選択的に被着する。
すようにＳｉ基板ｌ上に部分的に厚いフィールド酸化膜
２をよく知られたＬＯＣＯ８（局所酸化法）法で形成す
る。その後５〜１１００ｎ厚のゲート酸化膜３企熱酸化
法で形成する。その後、Ｗ電極４を選択的に被着する。
この場合特にゲート酸化膜３に欠陥があシ、絶縁耐圧不
良部５が発生したとする。これはＷ電極４とＳｉ基板１
との間の電流を測定すれば判別しうる。
良部５が発生したとする。これはＷ電極４とＳｉ基板１
との間の電流を測定すれば判別しうる。
絶縁耐圧不良部５の存在がＷグー１−１極４被着後に判
明したら、集積回路を作るＳｉウェハ全体をたとえば９
５０Ｃで３０分間５％のＨ２Ｏを含んだＨ２中で熱処理
すると、第２図に示すようにたとえばゲート電極４下の
ゲート酸化膜３が厚さ１０膜ｍのときは２０膜ｍに厚く
なった。これによって絶縁耐圧不良部５も消滅して良好
な絶縁性が得られた。
明したら、集積回路を作るＳｉウェハ全体をたとえば９
５０Ｃで３０分間５％のＨ２Ｏを含んだＨ２中で熱処理
すると、第２図に示すようにたとえばゲート電極４下の
ゲート酸化膜３が厚さ１０膜ｍのときは２０膜ｍに厚く
なった。これによって絶縁耐圧不良部５も消滅して良好
な絶縁性が得られた。
従って本来不良とされて棄却されるべき集積回路が良品
に変ったので、良品歩留りの向上には著しい効果かめる
。
に変ったので、良品歩留りの向上には著しい効果かめる
。
本発明の実施例ではＷゲート電極がバターニングされた
後、Ｈ２＋Ｈ♀０熱処理を行ったが、バターニング前す
なわち全面にＷゲート′ｆｔ極が被着されている状態で
行うこともできる。
後、Ｈ２＋Ｈ♀０熱処理を行ったが、バターニング前す
なわち全面にＷゲート′ｆｔ極が被着されている状態で
行うこともできる。
また以上の本発明の実施例では８ｉ基板上にｎ＋やｐ＋
の拡散層がない場合を述べたが、これらの高濃度層を形
成した後上記Ｈ２＋ Ｈ２０熱処理を行うこともできる
。
の拡散層がない場合を述べたが、これらの高濃度層を形
成した後上記Ｈ２＋ Ｈ２０熱処理を行うこともできる
。
また本発明の以上の実施例では全面をＨ２＋Ｈ２０熱処
理にさらしたが、ゲート絶縁膜が厚くなって有害な部分
は、実質的にＨ２Ｏを通さない十分に厚イＣＶ Ｄ −
Ｓ ｉ ０２膜ヤＳ ｊｓ Ｎ４膜で覆っておくことも
できる。
理にさらしたが、ゲート絶縁膜が厚くなって有害な部分
は、実質的にＨ２Ｏを通さない十分に厚イＣＶ Ｄ −
Ｓ ｉ ０２膜ヤＳ ｊｓ Ｎ４膜で覆っておくことも
できる。
以上述べたように本発明によれば、電気的絶縁不良が発
見されたら、ゲート電極形成後にゲート酸化膜を厚くし
て絶縁不良を回復して良品にできるので歩留り向上に著
しい効果がある。
見されたら、ゲート電極形成後にゲート酸化膜を厚くし
て絶縁不良を回復して良品にできるので歩留り向上に著
しい効果がある。
第１図、第２図は本発明の一実施例を説明するための断
面図である。 １・・・ｓｔ基板、２・・・フィールド酸化膜、３・・
・ケ−） ノ ＶＪ＋ （２） 江 第 ２ （２）
面図である。 １・・・ｓｔ基板、２・・・フィールド酸化膜、３・・
・ケ−） ノ ＶＪ＋ （２） 江 第 ２ （２）
Claims (1)
- １、Ｓｉ基板上に５ｊＯ２膜を介して被着した難溶金属
あるいはそのシリサイドからなる電極を有する半導体装
置において、５００〜１２００ｔＺ’の温度範囲で、Ｈ
２Ｏを１０Ｐ−１０チ含むＨ２キャリヤガス中で熱処理
することにより、上記電極とＳｉ基板との間の５ｉ０２
膜の膜厚を増大させる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11583183A JPS609166A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11583183A JPS609166A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609166A true JPS609166A (ja) | 1985-01-18 |
Family
ID=14672195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11583183A Pending JPS609166A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609166A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217733A (ja) * | 1990-12-17 | 1992-08-07 | Matsushita Refrig Co Ltd | 空気調和機 |
| US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
| EP0910119A3 (en) * | 1997-10-14 | 2001-02-07 | Texas Instruments Incorporated | Method for oxidizing a structure during the fabrication of a semiconductor device |
| US6228752B1 (en) * | 1997-07-11 | 2001-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN100428426C (zh) * | 2004-03-11 | 2008-10-22 | 茂德科技股份有限公司 | 金属氧化物半导体晶体管的形成方法 |
-
1983
- 1983-06-29 JP JP11583183A patent/JPS609166A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217733A (ja) * | 1990-12-17 | 1992-08-07 | Matsushita Refrig Co Ltd | 空気調和機 |
| US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
| US6133150A (en) * | 1995-08-25 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6228752B1 (en) * | 1997-07-11 | 2001-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6417551B2 (en) | 1997-07-11 | 2002-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| EP0910119A3 (en) * | 1997-10-14 | 2001-02-07 | Texas Instruments Incorporated | Method for oxidizing a structure during the fabrication of a semiconductor device |
| CN100428426C (zh) * | 2004-03-11 | 2008-10-22 | 茂德科技股份有限公司 | 金属氧化物半导体晶体管的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007097B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS609166A (ja) | 半導体装置の製造方法 | |
| JPS61193456A (ja) | 半導体素子の製造方法 | |
| JPH06103691B2 (ja) | 薄膜の形成方法 | |
| JPS6284562A (ja) | 半導体装置とその製造方法 | |
| JPS59200453A (ja) | 半導体装置の製造方法 | |
| JP2000150508A (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| JPS5816569A (ja) | 縦形ｍｏｓｆｅｔ | |
| JPS61150236A (ja) | 半導体装置 | |
| JPH01120051A (ja) | 半導体装置 | |
| JPS586125A (ja) | 半導体装置の製造方法 | |
| JPS6132477A (ja) | 半導体装置の製造方法 | |
| JPH01239931A (ja) | 炭素膜の形成された電子装置の作製方法 | |
| JPS6037147A (ja) | 電極配線 | |
| KR930008643B1 (ko) | 반도체 집적회로의 테스트 구조 제조방법 | |
| JPS6037146A (ja) | 半導体装置の製造方法 | |
| KR100481839B1 (ko) | 반도체장치의제조방법 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPH1167756A (ja) | 半導体基板表面の酸化膜の形成処理方法 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPS59121855A (ja) | 半導体装置 |