JPH01120051A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01120051A
JPH01120051A JP27762187A JP27762187A JPH01120051A JP H01120051 A JPH01120051 A JP H01120051A JP 27762187 A JP27762187 A JP 27762187A JP 27762187 A JP27762187 A JP 27762187A JP H01120051 A JPH01120051 A JP H01120051A
Authority
JP
Japan
Prior art keywords
refractory metal
polysilicon
film
oxide film
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27762187A
Other languages
English (en)
Other versions
JP2677996B2 (ja
Inventor
Kenji Tateiwa
健二 立岩
Shinichi Ogawa
真一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62277621A priority Critical patent/JP2677996B2/ja
Publication of JPH01120051A publication Critical patent/JPH01120051A/ja
Application granted granted Critical
Publication of JP2677996B2 publication Critical patent/JP2677996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高速、高密度集積回路に使われる半導体装置に
関するものである。
従来の技術 従来のポリサイド構造を持つMOSキャパシターに於て
ポリサイドの構造はポリシリコンの上に直接シワサイド
を形成しておりポリシリコンの厚さが2000オングス
トロ一ム以上の厚さであった。
発明が解決しようとする問題点 従来の技術に於てポリシリコンの厚みが2000オング
ストロ一ム以上あるためポリサイド全体の厚みを一定に
保つには低抵抗であるシリサイドの厚みが制限される。
また、ポリシリコンを薄くした場合にはキャパシターと
しての耐圧特性が劣化する。
問題点を解決するための手段 上記問題点1に解決するために本発明は、電気伝導性高
融点金属酸化膜上に高融点金属シリサイドもしくは高融
点金属膜全形成、した構造を有するもので、たとえばポ
リシリコンとシリサイドの間に電気伝導性のある高融点
金属酸化膜を挾むことによりポリシリコンの厚みを薄く
してもキャパシターとしての耐圧特性の劣化がないよう
にしたものである。
作用 高融点金属の酸化膜のうちWO□1M00□などは電気
伝導性をもつ。その比抵抗は2,9X10’。
2 X 10−’ ohm−cmとN+ポリシリコンと
同程度に低い。また、TlO2は半導体性の電気伝導性
を持つ。化学的等量組成TiO□ではそのバンドギャッ
プが約3xvもあるため室温では絶縁体に近いがすこし
酸素が足りないような組成、即ち、Ti01.92程度
になると導体に近い電気伝導性を持つことが知られてい
る( I X 10’−1−1oHM−cm)。
また、キャパシターの耐圧特性を良好なものにするため
にはポリシリコンはシリサイドと反応してはいけない。
反応を止めるためにはポリシリコンとシリサイドの間に
化学的に安定物質を挾むことが有効である。金属の酸化
物はそれぞれがほとんど化学的に安定な物質である。た
とえば常温にbけるWO□、 MoO2,Tie、、の
標準生成エンタルピーはそれぞfL −68,1、65
、110kO&l/g11atm)テfb5、wsi2
. MoSi2. TiSi2 (D ソへぞれの標準
生成エンタルピー−7,5、−9,3、−10,7kQ
tLl / g−1inに比べていずれも小さくまたT
iO7に至ってはSiO□の標準生成エンタルピー=1
03kca e/ g−a inよりも小さいため非常
圧安定である。こうした電気伝導性のある高融点金属酸
化換金用いることによりきわめて安定なポリサイドキャ
パシターを形成することができる。
本発明により低抵抗なゲート電極が特性の劣化なく形成
できるため超高速な集積回路を形成することができる。
実施例 第1〜3図に本発明の一実施例を示す。
半導体シリコン基板1上に誘電体膜、例えば熱酸化法に
よって1ooオングストロームのシリコン酸化膜2を形
成する。次に減圧気相成長法によってポリシリコン3を
1000オングストローム形成する。次に拡散法により
poc13中で900度の熱処理を加えることによりポ
リシリコン3にP(リン)を拡散する。この時表面に形
成されるリンガラスは部系溶液で除去する。この上にス
パッタ法により電気伝導性高融点金属酸化膜、例えばw
o22形成する。このときの厚さは200オングストロ
ームである。この上に同じくスパッタ法によってタング
ステン(W) 5 (i−20oOオングストロームの
厚さで形成する(第1図)。次にレジストパターンθを
形成する(第2図)。そして次にレジストパターン6′
!il−マスクとして5F6i含むガス中でRIK(リ
アクティブ イオン エツチング)を行うことにより選
択的にタングステン5、WO24、ポリシリコン3をエ
ツチングする(第3図)。以上の工程によって低抵抗な
電極を持つMOSキャパシターが形成される。
発明の効果 本発明により低抵抗なゲート電極を有するMO5構造の
半導体装置を形成することが出来る念め、従来の集積回
路の演算速度をさらに上げることができる。
【図面の簡単な説明】
図 第1V〜第3図は本発明の一実施例の配線パターン形成
工程断面図である。 1・・・・・・シリコン基板、2・・・・・・シリコン
酸化膜。 3・・・・・・ポリシリコン、4・・・・・・WO2,
5・・・・・・タングステン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)電気伝導性高融点金属酸化膜上に高融点金属シリ
    サイドもしくは高融点金属膜を形成した配線を有するこ
    とを特徴とする半導体装置。
  2. (2)多結晶シリコン膜と高融点金属膜の間に電気伝導
    性高融点酸化膜を形成した三層構造の電極を有すること
    を特徴とする半導体装置。
JP62277621A 1987-11-02 1987-11-02 半導体装置 Expired - Fee Related JP2677996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62277621A JP2677996B2 (ja) 1987-11-02 1987-11-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62277621A JP2677996B2 (ja) 1987-11-02 1987-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH01120051A true JPH01120051A (ja) 1989-05-12
JP2677996B2 JP2677996B2 (ja) 1997-11-17

Family

ID=17585971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62277621A Expired - Fee Related JP2677996B2 (ja) 1987-11-02 1987-11-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2677996B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036821A (ja) * 1989-06-05 1991-01-14 Matsushita Electron Corp 半導体装置の製造方法
US5183531A (en) * 1989-08-11 1993-02-02 Sanyo Electric Co., Ltd. Dry etching method
KR20010059854A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255050A (ja) * 1985-05-08 1986-11-12 Nec Corp 半導体集積回路装置
JPS61265856A (ja) * 1985-05-20 1986-11-25 Nippon Telegr & Teleph Corp <Ntt> キャパシタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255050A (ja) * 1985-05-08 1986-11-12 Nec Corp 半導体集積回路装置
JPS61265856A (ja) * 1985-05-20 1986-11-25 Nippon Telegr & Teleph Corp <Ntt> キャパシタおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036821A (ja) * 1989-06-05 1991-01-14 Matsushita Electron Corp 半導体装置の製造方法
US5183531A (en) * 1989-08-11 1993-02-02 Sanyo Electric Co., Ltd. Dry etching method
KR20010059854A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2677996B2 (ja) 1997-11-17

Similar Documents

Publication Publication Date Title
JPH034527A (ja) 半導体素子の製造方法
JPS61226959A (ja) 半導体装置およびその製造方法
JPS6213819B2 (ja)
JPH03257858A (ja) 薄膜コンデンサ
JPH01120051A (ja) 半導体装置
US4216573A (en) Three mask process for making field effect transistors
JPS60193333A (ja) 半導体装置の製造方法
JPH0645614A (ja) 読出し専用半導体メモリの製造方法
JPH0147012B2 (ja)
JPH039572A (ja) 半導体装置の製造方法
JPH10289885A (ja) 半導体装置およびその製造方法
JPH02288361A (ja) 半導体装置
JP3416205B2 (ja) 半導体装置およびその製造方法
JPS5814750B2 (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP3149584B2 (ja) 半導体装置およびその製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JPH0247853B2 (ja)
JP2641977B2 (ja) 超電導素子の作製方法
JPH07147403A (ja) 半導体装置およびその製造方法
JPH0154867B2 (ja)
JPS60163466A (ja) 半導体装置の製造方法
JPS60124969A (ja) 半導体装置の制御電極及びその製造方法
JPH0464470B2 (ja)
JPH0434820B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees