JPS6284562A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS6284562A JPS6284562A JP22433585A JP22433585A JPS6284562A JP S6284562 A JPS6284562 A JP S6284562A JP 22433585 A JP22433585 A JP 22433585A JP 22433585 A JP22433585 A JP 22433585A JP S6284562 A JPS6284562 A JP S6284562A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- sio2
- tft
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 239000007789 gas Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 12
- 229910052681 coesite Inorganic materials 0.000 abstract 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract 6
- 239000000377 silicon dioxide Substances 0.000 abstract 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract 6
- 229910052682 stishovite Inorganic materials 0.000 abstract 6
- 229910052905 tridymite Inorganic materials 0.000 abstract 6
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010041349 Somnolence Diseases 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁基板乃至絶縁膜上に形成されるＭＯＳ型
トランジスタ（以下’Ｊ’ＦＴと略す）に関する。
トランジスタ（以下’Ｊ’ＦＴと略す）に関する。
従来、絶縁基板乃至絶縁膜上に形成されるＭ０８型トラ
ンジスタは、奉結晶シリコン基板に形成されるＭＯＳ型
トランジスタに比較して、オン電流が小さく、オフ直流
が太きかるた、このため、ＴＰＴ牛導体回路装置の応用
範囲は非常に限られたものであった。 − 前記ＴＩＦＴの劣愚な特性の原因は、多結晶シリコンや
アモルファスシリコンをキャリアの導電ｆ−としてｉる
ためである。これらのシリコン層は本質的に多数の欠陥
を有しており、キャリアの易動度を制限し、オン電流の
増加を妨げている。ｔた前記欠陥は微少電流のリークパ
スとなり、オン電流を大きくしている。
ンジスタは、奉結晶シリコン基板に形成されるＭＯＳ型
トランジスタに比較して、オン電流が小さく、オフ直流
が太きかるた、このため、ＴＰＴ牛導体回路装置の応用
範囲は非常に限られたものであった。 − 前記ＴＩＦＴの劣愚な特性の原因は、多結晶シリコンや
アモルファスシリコンをキャリアの導電ｆ−としてｉる
ためである。これらのシリコン層は本質的に多数の欠陥
を有しており、キャリアの易動度を制限し、オン電流の
増加を妨げている。ｔた前記欠陥は微少電流のリークパ
スとなり、オン電流を大きくしている。
前記従来のＴＰＴの基本構造及び製造方法は、通常のＭ
ＯＥｉＬＥ１工に準じてｈる（第２図）。
ＯＥｉＬＥ１工に準じてｈる（第２図）。
即ち、絶縁基板上に形成された多結晶シリコンを熱酸化
してゲート絶縁膜とし、ゲート直匝には多結晶シリコン
を用いる０次にソース・ドレイン領域をイオン打込みで
形成し、層間絶縁＠ｔＣＶＤ法で形成する１次に亀龜取
出しのコンタクトホールをあけ、ｗｔ甑配線を形成し、
最後にパシベイション膜を形成する。
してゲート絶縁膜とし、ゲート直匝には多結晶シリコン
を用いる０次にソース・ドレイン領域をイオン打込みで
形成し、層間絶縁＠ｔＣＶＤ法で形成する１次に亀龜取
出しのコンタクトホールをあけ、ｗｔ甑配線を形成し、
最後にパシベイション膜を形成する。
ＴＰＴ特性を少しでも向上させるため、上記従来の製造
プロセスにおいて、キャリア導電／ｍとなる多結晶シリ
コン！−を薄くする方法やゲート絶縁＠ｔＮくする方法
があるが、効果は小さい。
プロセスにおいて、キャリア導電／ｍとなる多結晶シリ
コン！−を薄くする方法やゲート絶縁＠ｔＮくする方法
があるが、効果は小さい。
’ｌ’ｌ！’ＴＶｆ性を大きく向上させる方法として、
レーザアニールなどにより、キャリア導ｗＬ層となる多
結晶シリコンを単結晶シリコンに近づける方法があるが
、コストが高−ことにより商業レベルの製品に適用され
るまでには至っていない。
レーザアニールなどにより、キャリア導ｗＬ層となる多
結晶シリコンを単結晶シリコンに近づける方法があるが
、コストが高−ことにより商業レベルの製品に適用され
るまでには至っていない。
以上述べたように、従来の技術によるＴＰＴはトランジ
スタの特性が悪く、従って応用製品の範囲は非常に限ら
れたものであった。
スタの特性が悪く、従って応用製品の範囲は非常に限ら
れたものであった。
絶縁基板乃至絶縁膜上に形成されるＭＯＳ形Ｔ１Ｔのオ
ン′ＷＬ流をより大きくし、オフ耐流をより小さく１．
、ＴＰＴで構成される集積回路の特性を向上させること
が本発明の目的である。そのためには、ＴＰＴのキャリ
ア導電層となる多結晶シリコンの欠陥を低減しなければ
ならない、そＯため０手段として前述したようにレーザ
アニールなどの方法はコストが馬匹ため非太用的である
。
ン′ＷＬ流をより大きくし、オフ耐流をより小さく１．
、ＴＰＴで構成される集積回路の特性を向上させること
が本発明の目的である。そのためには、ＴＰＴのキャリ
ア導電層となる多結晶シリコンの欠陥を低減しなければ
ならない、そＯため０手段として前述したようにレーザ
アニールなどの方法はコストが馬匹ため非太用的である
。
本発明は低コストで前記多結晶シリコンなどの欠陥を減
少させ、電気的特注の優れたＴＰＴを製造する方法を提
案するものである。
少させ、電気的特注の優れたＴＰＴを製造する方法を提
案するものである。
本発明Ｖ）Ｔ？Ｔｔ；ｊ、水素を含有する絶縁＠を有す
ることを特数とする。前記水素を含有する絶縁膜をパシ
ベイションーとしてもよ一１本発明の他の特数は、水素
を含む雰囲気でスパッタされた５ｔｏｏｋパシベイシヨ
ン膜とし、且つ前記ｓｈｏ。
ることを特数とする。前記水素を含有する絶縁膜をパシ
ベイションーとしてもよ一１本発明の他の特数は、水素
を含む雰囲気でスパッタされた５ｔｏｏｋパシベイシヨ
ン膜とし、且つ前記ｓｈｏ。
形成後に水素雰囲気で熱処理されるＴＰＴである。
ＴＰＴを水素雰囲気で熱処理すると電気的特性が向上す
ることがわかっており、前記水素処理はＴＩＰＴの製造
工程に従来より採用されていた１本発明による作用も基
本的には同様の作用をするものである。しかし本発明で
は、前記水素処理によるＴＰＴの眠気的特性の向上効果
がより大きくなる。
ることがわかっており、前記水素処理はＴＩＰＴの製造
工程に従来より採用されていた１本発明による作用も基
本的には同様の作用をするものである。しかし本発明で
は、前記水素処理によるＴＰＴの眠気的特性の向上効果
がより大きくなる。
前記水素処理による作用の主なものは次の２つが考えら
れる。ｗＸｉ図は前記水素処理時に、水素がＴＩＦＴの
キャリア導電層である多結晶シリコンやアモルファスシ
リコンの欠陥部分に結合し、前記欠陥を電気的に不活性
にする。前記不活性化作用により’ｒＩＰＴの易動度が
向上する。前記水素の嬉２の作用は、ゲート絶縁膜とキ
ャリア導電層となる多結晶シリコン乃至アモルファスシ
リコンの界面に存在する８（原子のダングリングボンド
を終端することである。従うて前記界面のステート密度
が減少し、ＴＰＴの易動度が向上する。
れる。ｗＸｉ図は前記水素処理時に、水素がＴＩＦＴの
キャリア導電層である多結晶シリコンやアモルファスシ
リコンの欠陥部分に結合し、前記欠陥を電気的に不活性
にする。前記不活性化作用により’ｒＩＰＴの易動度が
向上する。前記水素の嬉２の作用は、ゲート絶縁膜とキ
ャリア導電層となる多結晶シリコン乃至アモルファスシ
リコンの界面に存在する８（原子のダングリングボンド
を終端することである。従うて前記界面のステート密度
が減少し、ＴＰＴの易動度が向上する。
以下に本発明の実施例について説明する。第１図は本発
明によるＴＦ’ｌ’■断面構造を示す、概２図は従来０
ＴＦＴの断面図である。１はガラス等の絶縁基板、２は
多結晶シリコンなどのキャリア導電層となる半導体７ｍ
、３ｔｉゲート絶縁膜、４は多結晶シリコンなどでゲー
ト屯匝、５は層間絶縁膜、６はＡＪなどの電匣配線層、
７乃至８はパシベイション膜である。
明によるＴＦ’ｌ’■断面構造を示す、概２図は従来０
ＴＦＴの断面図である。１はガラス等の絶縁基板、２は
多結晶シリコンなどのキャリア導電層となる半導体７ｍ
、３ｔｉゲート絶縁膜、４は多結晶シリコンなどでゲー
ト屯匝、５は層間絶縁膜、６はＡＪなどの電匣配線層、
７乃至８はパシベイション膜である。
従来、パシペイション膜（篤２図８）としてμＧ’ＶＤ
法によるａ ４ ｏ、膜が使用されて来た１本発明では
バシペイション＠（ＩＥＩ図７）として、Ｈ，雰囲気で
ｓｈｏ、をスパッタして形成する。ＨｌはＡｒガスをベ
ースとし、数チから数十チの範囲で、所望のＴＩＦＴ％
性を得るために変化させることが出来る。
法によるａ ４ ｏ、膜が使用されて来た１本発明では
バシペイション＠（ＩＥＩ図７）として、Ｈ，雰囲気で
ｓｈｏ、をスパッタして形成する。ＨｌはＡｒガスをベ
ースとし、数チから数十チの範囲で、所望のＴＩＦＴ％
性を得るために変化させることが出来る。
水素雰囲気で５ＺＯ１をスパッタすると、水素は前記ス
パッタ８ｉ０！膜中にとり込まれる。また前記水素は、
ゲート絶縁膜やキャリア導電層となる多結晶シリコン及
び前記両者の界面に達し、前記夫々の膜乃至界面に存在
する欠陥を電気的に不活性にする。更に前記ｓ ４ ｏ
ｌ スパッタ後に熱処理を行うと、前記ｓｈｏ、中に含
まれている水素が、多結晶シリコン層などに達し、結果
としてＴＦ’Ｔ特性が向上する。前記ｓｈｏ！スパッタ
後の熱処理？水素雰囲気で行うとＴＰＴ特性の向上は更
に著しくなる。
パッタ８ｉ０！膜中にとり込まれる。また前記水素は、
ゲート絶縁膜やキャリア導電層となる多結晶シリコン及
び前記両者の界面に達し、前記夫々の膜乃至界面に存在
する欠陥を電気的に不活性にする。更に前記ｓ ４ ｏ
ｌ スパッタ後に熱処理を行うと、前記ｓｈｏ、中に含
まれている水素が、多結晶シリコン層などに達し、結果
としてＴＦ’Ｔ特性が向上する。前記ｓｈｏ！スパッタ
後の熱処理？水素雰囲気で行うとＴＰＴ特性の向上は更
に著しくなる。
前記５ｈｏ１スパツタ映は、水素を含むプラズマで形成
するｓｈｏ、膜乃至日ｊｓＮ４膜でもよい。
するｓｈｏ、膜乃至日ｊｓＮ４膜でもよい。
また、前記夫々の俣μバシペイション膜として、ＴＦ’
ｒ製造工穫の最後に形成してもよいし、或は層間絶縁膜
として形成してもよい、更に前記夫々の膜を前記層間絶
縁膜の一部として形成しても、ＴＦＴＶ）電気的％性０
大きな向上効果が得られる。
ｒ製造工穫の最後に形成してもよいし、或は層間絶縁膜
として形成してもよい、更に前記夫々の膜を前記層間絶
縁膜の一部として形成しても、ＴＦＴＶ）電気的％性０
大きな向上効果が得られる。
本発明によると水素により、多結晶シリコンなどが持つ
ステートを不活性化する最大の効果が期。
ステートを不活性化する最大の効果が期。
特出来るため、ＴＩＦＴのオン電流が向上しオン直流が
減少する。特にオン直流はｌＯ倍程度向上する。
減少する。特にオン直流はｌＯ倍程度向上する。
キャリア易動度で判断すると従来のＴＩＦＴのそれは、
本結晶シリコンに形成するＭＯＩｌｉＦＩｎＴｌ’（比
較して約百分の１であったが、本発明によるＴＰＴのキ
ャリア易動度は約１０分の１となる。この程度までキャ
リア移動度が改善されると、ＴＰＴによる集積回路装置
は非猟に多くのデバイスに応用出来る。
本結晶シリコンに形成するＭＯＩｌｉＦＩｎＴｌ’（比
較して約百分の１であったが、本発明によるＴＰＴのキ
ャリア易動度は約１０分の１となる。この程度までキャ
リア移動度が改善されると、ＴＰＴによる集積回路装置
は非猟に多くのデバイスに応用出来る。
また、本発明は超ＬＳＩの技術分野であるＢＤ工（Ｂ１
１１ｏｎ ｏｎ工ｎ５ｎｌａｒｈｏｒ）や３次元工Ｃに
も適用出来る。前記これらの半導体装１ｔｉｉ基本的に
絶縁膜上にＩＣが形成されるため、ｌｉ！造工程の適当
な工程に本発明による５ｉＯｚ’ｔｌｉＪＬｋ形収及び
水素雰囲気で熱処理を行えばよいことになる。
１１ｏｎ ｏｎ工ｎ５ｎｌａｒｈｏｒ）や３次元工Ｃに
も適用出来る。前記これらの半導体装１ｔｉｉ基本的に
絶縁膜上にＩＣが形成されるため、ｌｉ！造工程の適当
な工程に本発明による５ｉＯｚ’ｔｌｉＪＬｋ形収及び
水素雰囲気で熱処理を行えばよいことになる。
本発明によれば、水素を含む１８級膜を有するため、Ｔ
ＰＴの電気的％注が飛躍的に向上し、ＴＰＴを非常に多
くＯデバイスや製品に適用することが出来る。
ＰＴの電気的％注が飛躍的に向上し、ＴＰＴを非常に多
くＯデバイスや製品に適用することが出来る。
帆１図・拳本発明によるＴＰＴの断面購造図飢２図・・
従来技術によるＴＰＴの断面構造図１・・絶縁基板 ２
・拳多結晶シリコン ３・・ゲート絶縁膜 ４・−ゲー
ト電甑 ５・・層間絶縁［６・・Ａ！電匝 ７・・水素
を含有するＥ３ｉ０２パシペイション＠ ８・・５ｈｏ
１パシベイシヨン膜。 以上
従来技術によるＴＰＴの断面構造図１・・絶縁基板 ２
・拳多結晶シリコン ３・・ゲート絶縁膜 ４・−ゲー
ト電甑 ５・・層間絶縁［６・・Ａ！電匝 ７・・水素
を含有するＥ３ｉ０２パシペイション＠ ８・・５ｈｏ
１パシベイシヨン膜。 以上
Claims (3)
- （１）水素を含有する絶縁膜を有することを特徴とする
絶縁基板乃至絶縁膜上に形成されたＭＯＳ形半導体装置
。 - （２）パシペイシヨン膜として、水素を含有するＳｉＯ
＿２乃至水素を含有するＳｉ＿３Ｎ＿４膜を使用するこ
とを特徴とする、絶縁基板乃至絶縁膜上に形成された特
許請求の範囲第１項記載のＭＯＳ形半導体装置。 - （３）水素を含む雰囲気でスパッタされたＳｉＯ＿２を
パシペイシヨン膜とし、且つ前記ＳｉＯ＿２形成後に水
素雰囲気で熱処理することを特徴とする絶縁基板乃至絶
縁膜上に形成されたＭＯＳ形半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22433585A JPS6284562A (ja) | 1985-10-08 | 1985-10-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22433585A JPS6284562A (ja) | 1985-10-08 | 1985-10-08 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284562A true JPS6284562A (ja) | 1987-04-18 |
Family
ID=16812143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22433585A Pending JPS6284562A (ja) | 1985-10-08 | 1985-10-08 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284562A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129460A (ja) * | 1987-11-14 | 1989-05-22 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US6335555B1 (en) | 1993-10-01 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a manufacturing method for the same |
| US7955975B2 (en) * | 2002-04-09 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
-
1985
- 1985-10-08 JP JP22433585A patent/JPS6284562A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129460A (ja) * | 1987-11-14 | 1989-05-22 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US6335555B1 (en) | 1993-10-01 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a manufacturing method for the same |
| US6835607B2 (en) | 1993-10-01 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for manufacturing the same |
| US7170138B2 (en) | 1993-10-01 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7301209B2 (en) | 1993-10-01 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US7955975B2 (en) * | 2002-04-09 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01268064A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
| JPS6284562A (ja) | 半導体装置とその製造方法 | |
| US5242844A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| US3885993A (en) | Method for production of p-channel field effect transistors and product resulting therefrom | |
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW200839874A (en) | Manufacturing method for low leakage aluminum nitride dielectric layer | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPS63165A (ja) | 半導体装置の製造方法 | |
| JPH06310427A (ja) | 半導体装置の製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61268043A (ja) | 半導体装置の製造方法 | |
| JPS6020559A (ja) | 複合半導体装置 | |
| JPH11297988A (ja) | 金属シリサイドのスパイキング効果を防止するゲート電極製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2689865B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20210336067A1 (en) | Semiconductor component and method of fabricating thereof | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| KR0140959B1 (ko) | Mosfet 제조방법 | |
| JPH0637113A (ja) | 半導体装置の製造方法 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0466108B2 (ja) |