JPS59202640A - 半導体ウエハの処理方法 - Google Patents
半導体ウエハの処理方法Info
- Publication number
- JPS59202640A JPS59202640A JP7772583A JP7772583A JPS59202640A JP S59202640 A JPS59202640 A JP S59202640A JP 7772583 A JP7772583 A JP 7772583A JP 7772583 A JP7772583 A JP 7772583A JP S59202640 A JPS59202640 A JP S59202640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- heat treatment
- wafer
- time
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000011282 treatment Methods 0.000 title description 3
- 239000012298 atmosphere Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims description 42
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 29
- 230000007547 defect Effects 0.000 abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 20
- 239000001301 oxygen Substances 0.000 abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 abstract description 20
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000005247 gettering Methods 0.000 abstract description 4
- 239000007787 solid Substances 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000003749 cleanliness Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 235000020083 shōchū Nutrition 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体ウェハの処理方法の改良に関する。
近年、半導体素子用基板として用いられているシリコン
基板を、素子プロセスに最適化するために基板結晶自身
にゲッタリング能力を持たせるインｌ−ＩＪンシック・
ｒツタリング法が開発されている。従来のインドリノノ
ック・グツ、クリング法としては、最初に８００℃程度
で低温処理し、次に１０５０℃付近で熱処理し、ウェハ
内部に欠陥を作製する低温＋高温の二段熱処理法と、最
初に１１００℃程度で熱処理し酸素を外拡散し、次に７
００℃付近の低温で欠陥核を作成し、以後素子形成グロ
セス工程での１０００℃付近の熱処理で内部に欠陥を作
成する、高温十低温＋中温の熱処理法が提案されている
。しかしながら、前者の方法では、８００℃の熱処理で
欠陥を大きくした後、高温で酸素を外拡散しているので
、８００℃の熱処理時の基板内酸素の存在により基板表
面付近に生じた欠陥は完全に除去されない場合があり、
そこに素子を作成するため、ライフタイムを低減したり
、電流リークの原因となり、むしろ素子特性に悪い影響
を及ぼす場合があり、再現性に乏しい。また後者の方法
は、最初に高温で酸素の外拡散をしているので、精度良
く酸素が外拡散され、それ以後欠陥を造るので、均一性
、再現性もよく前者の方法よりも優れていると言える。
基板を、素子プロセスに最適化するために基板結晶自身
にゲッタリング能力を持たせるインｌ−ＩＪンシック・
ｒツタリング法が開発されている。従来のインドリノノ
ック・グツ、クリング法としては、最初に８００℃程度
で低温処理し、次に１０５０℃付近で熱処理し、ウェハ
内部に欠陥を作製する低温＋高温の二段熱処理法と、最
初に１１００℃程度で熱処理し酸素を外拡散し、次に７
００℃付近の低温で欠陥核を作成し、以後素子形成グロ
セス工程での１０００℃付近の熱処理で内部に欠陥を作
成する、高温十低温＋中温の熱処理法が提案されている
。しかしながら、前者の方法では、８００℃の熱処理で
欠陥を大きくした後、高温で酸素を外拡散しているので
、８００℃の熱処理時の基板内酸素の存在により基板表
面付近に生じた欠陥は完全に除去されない場合があり、
そこに素子を作成するため、ライフタイムを低減したり
、電流リークの原因となり、むしろ素子特性に悪い影響
を及ぼす場合があり、再現性に乏しい。また後者の方法
は、最初に高温で酸素の外拡散をしているので、精度良
く酸素が外拡散され、それ以後欠陥を造るので、均一性
、再現性もよく前者の方法よりも優れていると言える。
しかしながら、酸化性雰囲気で高温熱処理を行なうと酸
素の固溶限界が高いため表面酸素濃度が比較的高い濃度
でとまってしまう。たとえば表面酸素濃度は、熱処理温
度１２００℃では７Ｘ１０ ｃｍ 、１１００℃で
４×１０ ｃｍ である。
素の固溶限界が高いため表面酸素濃度が比較的高い濃度
でとまってしまう。たとえば表面酸素濃度は、熱処理温
度１２００℃では７Ｘ１０ ｃｍ 、１１００℃で
４×１０ ｃｍ である。
次に６００〜７００℃で熱処理を行なうと欠陥核は多く
発生するが、表面酸素濃度が高いため、表面まで欠陥核
は発生する恐れがあり、これらは高温型のサーマルドナ
ーを形成する。従って、高抵抗のワエハでは基板抵抗値
が変動してしまい、特に素子活性領域まで抵抗値の変動
が現われてしまう。さらに、この高温型のサーマルドナ
ーは場所により発生状態が異なるので、抵抗変動も均一
に行なわれず、再現性も乏しい。また、高温状態から急
冷されるので空孔等が凍結され、それが次の低温熱処理
における欠陥核と成りうるので、表面まで欠陥が発生す
る可能性がある。この欠点を除くために窒素雰囲気中で
の高温熱処理が考えられているが、ウェハ表面が窒化し
てしまい、表面の清浄度を維持することができず、素子
の歩留り低下の一因となる。
発生するが、表面酸素濃度が高いため、表面まで欠陥核
は発生する恐れがあり、これらは高温型のサーマルドナ
ーを形成する。従って、高抵抗のワエハでは基板抵抗値
が変動してしまい、特に素子活性領域まで抵抗値の変動
が現われてしまう。さらに、この高温型のサーマルドナ
ーは場所により発生状態が異なるので、抵抗変動も均一
に行なわれず、再現性も乏しい。また、高温状態から急
冷されるので空孔等が凍結され、それが次の低温熱処理
における欠陥核と成りうるので、表面まで欠陥が発生す
る可能性がある。この欠点を除くために窒素雰囲気中で
の高温熱処理が考えられているが、ウェハ表面が窒化し
てしまい、表面の清浄度を維持することができず、素子
の歩留り低下の一因となる。
本発明は表面の欠陥が少γｊく、抵抗変動もなく、清浄
な表面を有し、かつゲッタリング能力をもつ半導体ワエ
ハを簡単に得ることが可能な半導体ワエハの処理方法を
提供しようとするものである。
な表面を有し、かつゲッタリング能力をもつ半導体ワエ
ハを簡単に得ることが可能な半導体ワエハの処理方法を
提供しようとするものである。
本発明は半導体ウェハ’ｋ１１００℃以上の高温の還元
性雰囲気中にて熱処理し、ワエハ表面付近の固溶酸素を
外拡散すると共に、結晶育成時の欠陥を均一に固溶させ
た後、６００〜８００℃の温度で熱処理することによっ
て、既述した優れた特性を有する半導体ワエハを得るこ
と全骨子とする。
性雰囲気中にて熱処理し、ワエハ表面付近の固溶酸素を
外拡散すると共に、結晶育成時の欠陥を均一に固溶させ
た後、６００〜８００℃の温度で熱処理することによっ
て、既述した優れた特性を有する半導体ワエハを得るこ
と全骨子とする。
上記第１段熱処理の温度条件を限定した理由はその温度
を１１００℃未満にすると、半導体ワェハの表面付近の
固溶酸素を十分に外拡散できすくするばかりか、結晶育
成時の欠陥を均一に固溶させることが難しくなるからで
ある。
を１１００℃未満にすると、半導体ワェハの表面付近の
固溶酸素を十分に外拡散できすくするばかりか、結晶育
成時の欠陥を均一に固溶させることが難しくなるからで
ある。
上記第１段熱処理時の雰囲気を還元性とすることにより
、半導体ウェハの表面付近の酸素を効果的に外拡散する
と共に、外拡散するワエハ表面層の深さを深くできる。
、半導体ウェハの表面付近の酸素を効果的に外拡散する
と共に、外拡散するワエハ表面層の深さを深くできる。
こうした還元性雰囲気は水素を３％以上含む雰囲気にす
ることが望ましい。但し、水素が１００％でない場合は
アルゴン等の不活性ガスで希釈された雰囲気となる。
ることが望ましい。但し、水素が１００％でない場合は
アルゴン等の不活性ガスで希釈された雰囲気となる。
一ヒ記第２段熱処理の温度条件を限定した理由は上記温
度範囲を逸脱すると、半導体ワエハ内部に十分な欠陥を
生成できなくなるからである。
度範囲を逸脱すると、半導体ワエハ内部に十分な欠陥を
生成できなくなるからである。
なお、上記二段熱処理後において半導体ワエハの表面を
エツチングやポリシング等により除去してもよい。こう
した方法を採用すると、半導体ウェハの表面清浄度等を
更に改善することが可能となる。
エツチングやポリシング等により除去してもよい。こう
した方法を採用すると、半導体ウェハの表面清浄度等を
更に改善することが可能となる。
次に、本発明の詳細な説明する。
実施例１
まず、チョクラルスキー法で育成したｐ型巣結晶ノリコ
ンインゴットをスライスして（１００）面、比抵抗９〜
１１Ω、・α、初期酸素濃度Ｉ Ｘ １０’ ８ｃｍ−
３のｐ型（ボロンドープ）シリコンウェハを作製した。
ンインゴットをスライスして（１００）面、比抵抗９〜
１１Ω、・α、初期酸素濃度Ｉ Ｘ １０’ ８ｃｍ−
３のｐ型（ボロンドープ）シリコンウェハを作製した。
次いで、このシリコンウェハを１００チ水素雰囲気中に
て１１００℃、５時間の高温熱処理（第１段熱処理）を
施してワエハ表面の酸素を外拡散すると共に内部の欠陥
を固溶させた後、同雰囲気中にて７００℃、８時間の熱
処理（第２段熱処理）を施して内部に微小欠陥核が生成
されたシリコンウェハ金遣った。
て１１００℃、５時間の高温熱処理（第１段熱処理）を
施してワエハ表面の酸素を外拡散すると共に内部の欠陥
を固溶させた後、同雰囲気中にて７００℃、８時間の熱
処理（第２段熱処理）を施して内部に微小欠陥核が生成
されたシリコンウェハ金遣った。
比較例１
第１段、第２段の熱処理時の雰囲気を乾燥酸素雰囲気に
した以外、実施例１と同様な方法により内部に微小欠陥
核が生成されたシリコンウェハを得た。
した以外、実施例１と同様な方法により内部に微小欠陥
核が生成されたシリコンウェハを得た。
比較例２
第１段、第２段の熱処理時の雰囲気を窒素雰囲気にした
以外、実施例１と同様な方法により内部に微小欠陥核が
生成されたシリコンヮエハを得た。
以外、実施例１と同様な方法により内部に微小欠陥核が
生成されたシリコンヮエハを得た。
しかして、本実施例１及び比較例１のシリコンウェハを
乾燥酸素雰囲気にて１０００℃、３０分間の熱処理を施
して各ワエハ表面に厚さ４００Ｘの酸化膜を成長させ、
該酸化膜で２．ＯＸ２．Ｏｍのキヤ・七シタを作製し、
夫々の酸化膜耐圧を測定した。その結果、実施例１のシ
リコンワエハを用いた場合は第１図に示す酸化膜耐圧分
布、比較例１のシリコンワエハを用いた場合は、第２図
に示す酸化膜耐圧分布、となった。これら第１図及び第
２図に示す如く、従来の処理方法を施したシリコンワエ
ハでは酸化膜耐圧分布はかなりばらついており、平均で
４．ＯＭＶ／ｃｍであるのに対し、本発明の処理方法を
施したシリコンヮエハでは酸化膜耐圧が均一化され、７
．０ＭＶ／ｃｒｎ以上の耐圧分布全示し、耐圧特性が大
巾に改善されていることがわかる。
乾燥酸素雰囲気にて１０００℃、３０分間の熱処理を施
して各ワエハ表面に厚さ４００Ｘの酸化膜を成長させ、
該酸化膜で２．ＯＸ２．Ｏｍのキヤ・七シタを作製し、
夫々の酸化膜耐圧を測定した。その結果、実施例１のシ
リコンワエハを用いた場合は第１図に示す酸化膜耐圧分
布、比較例１のシリコンワエハを用いた場合は、第２図
に示す酸化膜耐圧分布、となった。これら第１図及び第
２図に示す如く、従来の処理方法を施したシリコンワエ
ハでは酸化膜耐圧分布はかなりばらついており、平均で
４．ＯＭＶ／ｃｍであるのに対し、本発明の処理方法を
施したシリコンヮエハでは酸化膜耐圧が均一化され、７
．０ＭＶ／ｃｒｎ以上の耐圧分布全示し、耐圧特性が大
巾に改善されていることがわかる。
また、比較例２のシリコンワエハについても同様に２．
ＱＸ２．Ｏ！ｍｎのキヤ・ぐシタを作製し酸化膜耐圧を
測定したところ、耐圧分布がばらついており、平均で３
．５ＭＶ／ｃｍの酸化膜耐圧が得られなかった。
ＱＸ２．Ｏ！ｍｎのキヤ・ぐシタを作製し酸化膜耐圧を
測定したところ、耐圧分布がばらついており、平均で３
．５ＭＶ／ｃｍの酸化膜耐圧が得られなかった。
このように、本発明により処理されたシリコンワエハの
酸化膜耐圧が向上されるのは第１段熱処理での雰囲気を
還元性とすることにより、ウェハ表面の汚染が除去され
て清浄な状態に保たれると共に、ウェハ表面付近の酸素
の外拡散が十分に進行して厚い無欠陥領域が表面付近に
生成されるためである。
酸化膜耐圧が向上されるのは第１段熱処理での雰囲気を
還元性とすることにより、ウェハ表面の汚染が除去され
て清浄な状態に保たれると共に、ウェハ表面付近の酸素
の外拡散が十分に進行して厚い無欠陥領域が表面付近に
生成されるためである。
実施例２
第１段、第２段の熱処理時の雰囲気をアルゴンガスで希
釈した１０％の水素雰囲気にした以外、実施例１と同様
な方法により内部に微小欠陥核が生成されたシリコンウ
ニハラ得り。
釈した１０％の水素雰囲気にした以外、実施例１と同様
な方法により内部に微小欠陥核が生成されたシリコンウ
ニハラ得り。
実施例３
第１段、第２段の熱処理時の雰囲気をアルゴンがスで希
釈した３チの水素雰囲気にした以外、実施例１と同様な
方法により内部に微小欠陥核が生成されたシリコンウェ
ハを得た。
釈した３チの水素雰囲気にした以外、実施例１と同様な
方法により内部に微小欠陥核が生成されたシリコンウェ
ハを得た。
しかして、本実施例２，３のシリコンウェハについて前
記と同様に２．ＯＸ２．Ｏ＋ｍｎのキャノ４シタを作製
し、酸化膜耐圧を測定したところ、いずれも実施例１と
ほぼ同様、７．０ＭＶ／ｍ前後の耐圧分布を示した。
記と同様に２．ＯＸ２．Ｏ＋ｍｎのキャノ４シタを作製
し、酸化膜耐圧を測定したところ、いずれも実施例１と
ほぼ同様、７．０ＭＶ／ｍ前後の耐圧分布を示した。
実施例４
実施例１と同様な方法により処理したシリコンウェハの
表面をポリシングして除去した後、このワエハを用いて
前述したのと同様に：２０ｘ２ｏｍｍのキヤ・ぐシタを
作製踵酸化膜耐圧を測定したところ、実施例１より更に
高い耐圧分布を示した。
表面をポリシングして除去した後、このワエハを用いて
前述したのと同様に：２０ｘ２ｏｍｍのキヤ・ぐシタを
作製踵酸化膜耐圧を測定したところ、実施例１より更に
高い耐圧分布を示した。
以上詳述した如く、本発明によれば表面付近の酸素濃度
が充分に下がり無欠陥の領域が形成されると共に、内部
にのみ多くの微小欠陥が生成され、良好なゲッタリング
能力を有し、しかも表面の清浄状態が良好な半導体ワエ
ハを簡単に得ることができる半導体ウェハの処理方法を
提供できる。
が充分に下がり無欠陥の領域が形成されると共に、内部
にのみ多くの微小欠陥が生成され、良好なゲッタリング
能力を有し、しかも表面の清浄状態が良好な半導体ワエ
ハを簡単に得ることができる半導体ウェハの処理方法を
提供できる。
第１図は本発明の実施例１により得たシリコンウェハに
厚さ４００Ｘの酸化膜を成長し、キャパシタを作製した
時の酸化膜耐圧分布を示す特性図、第２図は従来法（比
較例１）により得た／リコンヮエハに厚さ４’ＯＯＸの
酸化膜を成長し、キヤ・やシタを作製した時の酸化膜耐
圧分布を示す特性図である。 出願人代理人 弁理士 鈴 江 武 彦第１図 酎ｒＬ （Ｍ桜ｍ）− 酊友 （ＭＶ／ ｃｍ） −
厚さ４００Ｘの酸化膜を成長し、キャパシタを作製した
時の酸化膜耐圧分布を示す特性図、第２図は従来法（比
較例１）により得た／リコンヮエハに厚さ４’ＯＯＸの
酸化膜を成長し、キヤ・やシタを作製した時の酸化膜耐
圧分布を示す特性図である。 出願人代理人 弁理士 鈴 江 武 彦第１図 酎ｒＬ （Ｍ桜ｍ）− 酊友 （ＭＶ／ ｃｍ） −
Claims (2)
- （１） 半導体ウェハを１１００℃以上の高温の還元
性雰囲気中にて熱処理する工程と、この半導体ウェハを
６０’Ｏ〜８ｏｏ℃の温度にて熱処理する工程とを具備
したことを特徴とする半導体ウェハの処理方法。 - （２）還元性雰囲気が３％以上の水素を含むものである
ことを特徴とする特許請求の範囲第１項記載の半導体ウ
ェハの処理方法。 製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7772583A JPS59202640A (ja) | 1983-05-02 | 1983-05-02 | 半導体ウエハの処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7772583A JPS59202640A (ja) | 1983-05-02 | 1983-05-02 | 半導体ウエハの処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202640A true JPS59202640A (ja) | 1984-11-16 |
Family
ID=13641870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7772583A Pending JPS59202640A (ja) | 1983-05-02 | 1983-05-02 | 半導体ウエハの処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202640A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603130A (ja) * | 1983-06-03 | 1985-01-09 | モトロ−ラ・インコ−ポレ−テツド | シリコン・ウエ−ハの無欠陥表面層の形成法 |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPS61193459A (ja) * | 1985-02-21 | 1986-08-27 | Toshiba Corp | シリコンウエハの処理方法 |
| JPS61193458A (ja) * | 1985-02-21 | 1986-08-27 | Toshiba Corp | シリコンウエハの処理方法 |
| JPS62123098A (ja) * | 1985-11-22 | 1987-06-04 | Toshiba Ceramics Co Ltd | シリコン単結晶の製造方法 |
| JPH02177541A (ja) * | 1988-12-28 | 1990-07-10 | Toshiba Ceramics Co Ltd | シリコンウェハ及びシリコンウェハの熱処理方法 |
| US5502331A (en) * | 1993-02-23 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor substrate containing bulk micro-defect |
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| US5574307A (en) * | 1992-03-27 | 1996-11-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of producing the same |
| US6548886B1 (en) | 1998-05-01 | 2003-04-15 | Wacker Nsce Corporation | Silicon semiconductor wafer and method for producing the same |
-
1983
- 1983-05-02 JP JP7772583A patent/JPS59202640A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603130A (ja) * | 1983-06-03 | 1985-01-09 | モトロ−ラ・インコ−ポレ−テツド | シリコン・ウエ−ハの無欠陥表面層の形成法 |
| JPH0680673B2 (ja) * | 1983-06-03 | 1994-10-12 | モトローラ・インコーポレーテッド | 半導体デバイスの製造方法 |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPS61193459A (ja) * | 1985-02-21 | 1986-08-27 | Toshiba Corp | シリコンウエハの処理方法 |
| JPS61193458A (ja) * | 1985-02-21 | 1986-08-27 | Toshiba Corp | シリコンウエハの処理方法 |
| JPS62123098A (ja) * | 1985-11-22 | 1987-06-04 | Toshiba Ceramics Co Ltd | シリコン単結晶の製造方法 |
| JPH0561240B2 (ja) * | 1985-11-22 | 1993-09-03 | Toshiba Ceramics Co | |
| JPH02177541A (ja) * | 1988-12-28 | 1990-07-10 | Toshiba Ceramics Co Ltd | シリコンウェハ及びシリコンウェハの熱処理方法 |
| US5574307A (en) * | 1992-03-27 | 1996-11-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of producing the same |
| US5502331A (en) * | 1993-02-23 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor substrate containing bulk micro-defect |
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| US6548886B1 (en) | 1998-05-01 | 2003-04-15 | Wacker Nsce Corporation | Silicon semiconductor wafer and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JP2003318114A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JPH033244A (ja) | 半導体シリコン基板の熱処理方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPH023539B2 (ja) | ||
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JP3252386B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JP2000114176A5 (ja) | ||
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| KR20010003616A (ko) | 실리콘 웨이퍼 제조방법 |