JP2947468B2 - 複合電子回路装置 - Google Patents
複合電子回路装置Info
- Publication number
- JP2947468B2 JP2947468B2 JP30760997A JP30760997A JP2947468B2 JP 2947468 B2 JP2947468 B2 JP 2947468B2 JP 30760997 A JP30760997 A JP 30760997A JP 30760997 A JP30760997 A JP 30760997A JP 2947468 B2 JP2947468 B2 JP 2947468B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- sealing body
- insulator
- electronic circuit
- insulator sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路装置、特
に、複数の電子部品を回路基板上に積層して固着した複
合電子回路装置に関する。
に、複数の電子部品を回路基板上に積層して固着した複
合電子回路装置に関する。
【０００２】
【従来の技術】図７に示すように、従来の電子回路装置
では、樹脂封止体（パッケージ）（１）から複数の金属
製リード（２）を導出させた複数の電子部品（３）を回
路基板（４）上に個別に搭載していた。
では、樹脂封止体（パッケージ）（１）から複数の金属
製リード（２）を導出させた複数の電子部品（３）を回
路基板（４）上に個別に搭載していた。
【０００３】
【発明が解決しようとする課題】ところで、この種の電
子回路装置にも、高集積化（高密度実装化）の要求が高
まっている。従来の電子回路装置では、複数の電子部品
を直立して搭載（配置）するため、回路基板（４）の有
効実装面積が制限され、このため高密度実装化に限界が
あった。
子回路装置にも、高集積化（高密度実装化）の要求が高
まっている。従来の電子回路装置では、複数の電子部品
を直立して搭載（配置）するため、回路基板（４）の有
効実装面積が制限され、このため高密度実装化に限界が
あった。
【０００４】本発明は、電子部品の高密度実装化が可能
な複合電子回路装置を提供することを目的とする。
な複合電子回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による複合電子回
路装置は、第１の電子回路（２８）を封止する第１の絶
縁物封止体（３０）を備え且つ回路基板（１１）に固着
される第１の半導体装置（１２）と、第２の電子回路
（４１）を封止する第２の絶縁物封止体（４３）を備え
且つ第１の絶縁物封止体（３０）に固着された第２の半
導体装置（１３）とを備え、第１の絶縁物封止体（３
０）から導出された第１のリード（２５）は回路基板
（１１）の配線導体（１５）に電気的に接続され、第２
の絶縁物封止体（４３）から導出された第２のリード
（３９、４０、５６）は回路基板（１１）の異なる配線
導体（１８、１９）に電気的に接続される。第１の絶縁
物封止体（３０）の一方の主面（３０ａ）に第１の金属
製接着層（３１、３２、３３）を形成し、第１の金属製
接着層（３１、３２、３３）をろう材（４５）によって
回路基板（１１）に接着する。第１の絶縁物封止体（３
０）の他方の主面（３０ｂ）に第２の金属製接着層（３
４、３５、５４）を形成し、第２の半導体装置（１３）
をろう材（４６）によって第２の金属製接着層（３４、
３５、５４）に接着する。
路装置は、第１の電子回路（２８）を封止する第１の絶
縁物封止体（３０）を備え且つ回路基板（１１）に固着
される第１の半導体装置（１２）と、第２の電子回路
（４１）を封止する第２の絶縁物封止体（４３）を備え
且つ第１の絶縁物封止体（３０）に固着された第２の半
導体装置（１３）とを備え、第１の絶縁物封止体（３
０）から導出された第１のリード（２５）は回路基板
（１１）の配線導体（１５）に電気的に接続され、第２
の絶縁物封止体（４３）から導出された第２のリード
（３９、４０、５６）は回路基板（１１）の異なる配線
導体（１８、１９）に電気的に接続される。第１の絶縁
物封止体（３０）の一方の主面（３０ａ）に第１の金属
製接着層（３１、３２、３３）を形成し、第１の金属製
接着層（３１、３２、３３）をろう材（４５）によって
回路基板（１１）に接着する。第１の絶縁物封止体（３
０）の他方の主面（３０ｂ）に第２の金属製接着層（３
４、３５、５４）を形成し、第２の半導体装置（１３）
をろう材（４６）によって第２の金属製接着層（３４、
３５、５４）に接着する。
【０００６】本発明によれば、回路基板（１１）に固着
した第１の半導体装置（１２）の第１の絶縁物封止体
（３０）の上に第２の半導体装置（１３）の第２の絶縁
物封止体（４３）を積層して固着するので、回路基板
（１１）の単位面積当たりの実装密度を増加することが
できる。
した第１の半導体装置（１２）の第１の絶縁物封止体
（３０）の上に第２の半導体装置（１３）の第２の絶縁
物封止体（４３）を積層して固着するので、回路基板
（１１）の単位面積当たりの実装密度を増加することが
できる。
【０００７】本発明の実施の形態では、第２のリード
（３９、４０）をろう材（４６）によって第２の金属製
接着層（３４、３５）に接着し、第２のリード（３９、
４０）により第１の絶縁物封止体（３０）と第２の絶縁
物封止体（４３）との間に間隙（２６）が形成される。
第２のリード（３９、４０）は、第２の金属製接着層
（３４、３５）と、第１の絶縁物封止体（３０）の側面
（３０ｃ、３０ｄ）に形成した接続部（３６、３７）
と、第１の金属製接着層（３２、３３）とを介して配線
導体（１８、１９）に電気的に接続される。第１のリー
ド（２５）は第１の絶縁物封止体（３０）から略９０°
の角度で折り曲げられて回路基板（１１）の配線導体
（１５）に接続されたスルーホール（４４）に電気的に
接続される。この実施の形態では、第１の半導体装置
（１２）の第１の金属製接着層（３２、３３）及び第２
の金属製接着層（３４、３５）並びに接続部（３６、３
７）が第２の半導体装置（１３）の配線導体を兼ねるの
で、複雑な電気的配線に省スペースで対応できる。ま
た、第１の絶縁物封止体（３０）と第２の絶縁物封止体
（４３）との間に形成される間隙（２６）により放熱性
が向上する。
（３９、４０）をろう材（４６）によって第２の金属製
接着層（３４、３５）に接着し、第２のリード（３９、
４０）により第１の絶縁物封止体（３０）と第２の絶縁
物封止体（４３）との間に間隙（２６）が形成される。
第２のリード（３９、４０）は、第２の金属製接着層
（３４、３５）と、第１の絶縁物封止体（３０）の側面
（３０ｃ、３０ｄ）に形成した接続部（３６、３７）
と、第１の金属製接着層（３２、３３）とを介して配線
導体（１８、１９）に電気的に接続される。第１のリー
ド（２５）は第１の絶縁物封止体（３０）から略９０°
の角度で折り曲げられて回路基板（１１）の配線導体
（１５）に接続されたスルーホール（４４）に電気的に
接続される。この実施の形態では、第１の半導体装置
（１２）の第１の金属製接着層（３２、３３）及び第２
の金属製接着層（３４、３５）並びに接続部（３６、３
７）が第２の半導体装置（１３）の配線導体を兼ねるの
で、複雑な電気的配線に省スペースで対応できる。ま
た、第１の絶縁物封止体（３０）と第２の絶縁物封止体
（４３）との間に形成される間隙（２６）により放熱性
が向上する。
【０００８】本発明の他の実施の形態では、第２の絶縁
物封止体（４３）の一方の主面（４３ｂ）に第３の金属
製接着層（５９）を形成し、第３の金属製接着層（５
９）をろう材（４６）によって第２の金属製接着層（５
４）に接着する。第２のリード（５６）は第２の絶縁物
封止体（４３）から略９０°の角度で折り曲げられて回
路基板（１１）の配線導体（１８）に接続されたスルー
ホール（４４）に電気的に接続される。
物封止体（４３）の一方の主面（４３ｂ）に第３の金属
製接着層（５９）を形成し、第３の金属製接着層（５
９）をろう材（４６）によって第２の金属製接着層（５
４）に接着する。第２のリード（５６）は第２の絶縁物
封止体（４３）から略９０°の角度で折り曲げられて回
路基板（１１）の配線導体（１８）に接続されたスルー
ホール（４４）に電気的に接続される。
【０００９】
【発明の実施の形態】本発明による複合電子回路装置の
第１の実施の形態を図１〜図５について説明する。第１
の実施の形態による複合電子回路装置は、図１に示すよ
うに回路基板（１１）と、複数の半導体装置（１２、１
３）とから構成される。
第１の実施の形態を図１〜図５について説明する。第１
の実施の形態による複合電子回路装置は、図１に示すよ
うに回路基板（１１）と、複数の半導体装置（１２、１
３）とから構成される。
【００１０】例えばエポキシ樹脂等から成る板材により
形成された回路基板（１１）の一方の主面には、図２に
示すように、相互に電気的に分離して銅等の導電性金属
から形成された３個の配線導体（１５）と、対向して形
成された一対の配線導体（１８、１９）と、一対の配線
導体（１８、１９）の間にＨ形平面形状に形成された第
１の電極（２０）とが印刷等によって設けられる。第１
の電極（２０）は、配線導体（１５、１８、１９）から
離間した位置に島状に形成される。配線導体（１８、１
９）にはそれぞれ第２の電極（２１）及び第３の電極
（２２）が設けられる。３個の配線導体（１５）の各一
端に形成されたランド（１５ａ）にはスルーホール（４
４）が形成される。３個のスルーホール（４４）の各内
壁に銅メッキにより形成された接続部（１５ｂ）を介し
てランド（１５ａ）は回路基板（１１）の他方の主面に
形成された電極（２３）に電気的に接続される。
形成された回路基板（１１）の一方の主面には、図２に
示すように、相互に電気的に分離して銅等の導電性金属
から形成された３個の配線導体（１５）と、対向して形
成された一対の配線導体（１８、１９）と、一対の配線
導体（１８、１９）の間にＨ形平面形状に形成された第
１の電極（２０）とが印刷等によって設けられる。第１
の電極（２０）は、配線導体（１５、１８、１９）から
離間した位置に島状に形成される。配線導体（１８、１
９）にはそれぞれ第２の電極（２１）及び第３の電極
（２２）が設けられる。３個の配線導体（１５）の各一
端に形成されたランド（１５ａ）にはスルーホール（４
４）が形成される。３個のスルーホール（４４）の各内
壁に銅メッキにより形成された接続部（１５ｂ）を介し
てランド（１５ａ）は回路基板（１１）の他方の主面に
形成された電極（２３）に電気的に接続される。
【００１１】第１の電子部品としての半導体装置（１
２）は、一方の主面（３０ａ）及び他方の主面（３０
ｂ）を有する樹脂封止体等の絶縁物封止体（３０）と、
絶縁物封止体（３０）から導出された３個の第１のリー
ド（２５）とを備えている。
２）は、一方の主面（３０ａ）及び他方の主面（３０
ｂ）を有する樹脂封止体等の絶縁物封止体（３０）と、
絶縁物封止体（３０）から導出された３個の第１のリー
ド（２５）とを備えている。
【００１２】図１に示すように、半導体装置（１２）の
絶縁物封止体（３０）内には、支持板（２４）と、支持
板（２４）の一方の端部側に並置された３個の第１のリ
ード（２５）の各一端と、支持板（２４）に載置された
第１の電子回路を構成する半導体素子（２８）と、半導
体素子（２８）と第１のリード（２５）のいずれかとを
電気的に接続する金属細線（２９）とが設けられる。３
個の第１のリード（２５）の各々は回路基板（１１）に
向かって折り曲げられ、３個の第１のリード（２５）の
各他端は、回路基板（１１）の対応するスルーホール
（４４）に挿入され、配線導体（１５）のランド（１５
ａ）及び電極（２３）に半田（６０）によってろう付け
される。絶縁物封止体（３０）は、支持板（２４）の全
面、第１のリード（２５）の一端、半導体素子（２８）
及び金属細線（２９）を封止する。図３に示すように、
半導体装置（１２）の絶縁物封止体（３０）の一方の主
面（３０ａ）には、第１の金属製接着層として、第１の
接着層（３１）、第２の接着層（３２）及び第３の接着
層（３３）が形成される。第１の接着層（３１）は、絶
縁物封止体（３０）の一対の長辺に隣接する一対の切欠
部（３１ａ、３１ｂ）と共にＨ形平面形状に形成され
る。第２の接着層（３２）及び第３の接着層（３３）
は、第１の接着層（３１）から電気的に離間して切欠部
（３１ａ、３１ｂ）内に形成される。半導体装置（１
２）の絶縁物封止体（３０）の一方の主面（３０ａ）に
形成された第１の金属製接着層としての第１の接着層
（３１）、第２の接着層（３２）、第３の接着層（３
３）は、それぞれ回路基板（１１）の一方の主面に形成
された第１の電極（２０）、第２の電極（２１）、第３
の電極（２２）にろう材（半田）（４５）によって接着
される。また、図４に示すように、絶縁物封止体（３
０）の他方の主面（３０ｂ）には、第２の金属製接着層
としての第４の接着層（３４）及び第５の接着層（３
５）が形成され、絶縁物封止体（３０）の側面（３０
ｃ、３０ｄ）には第１の接続部（３６）及び第２の接続
部（３７）が形成される。第１の接着層（３１）、第２
の接着層（３２）、第３の接着層（３３）、第４の接着
層（３４）、第５の接着層（３５）、第１の接続部（３
６）及び第２の接続部（３７）は導電性材料、例えば銅
等の無電解メッキ法によって形成することができる。絶
縁物封止体（３０）の一方の主面（３０ａ）に形成され
た第１の金属製接着層としての第２の接着層（３２）は
第１の接続部（３６）を介して絶縁物封止体（３０）の
他方の主面（３０ｂ）に形成された第２の金属製接着層
としての第４の接着層（３４）に電気的に接続される。
同様に、絶縁物封止体（３０）の一方の主面（３０ａ）
に形成された第１の金属製接着層としての第３の接着層
（３３）は第２の接続部（３７）を介して絶縁物封止体
（３０）の他方の主面（３０ｂ）に形成された第２の金
属製接着層としての第５の接着層（３５）に電気的に接
続される。
絶縁物封止体（３０）内には、支持板（２４）と、支持
板（２４）の一方の端部側に並置された３個の第１のリ
ード（２５）の各一端と、支持板（２４）に載置された
第１の電子回路を構成する半導体素子（２８）と、半導
体素子（２８）と第１のリード（２５）のいずれかとを
電気的に接続する金属細線（２９）とが設けられる。３
個の第１のリード（２５）の各々は回路基板（１１）に
向かって折り曲げられ、３個の第１のリード（２５）の
各他端は、回路基板（１１）の対応するスルーホール
（４４）に挿入され、配線導体（１５）のランド（１５
ａ）及び電極（２３）に半田（６０）によってろう付け
される。絶縁物封止体（３０）は、支持板（２４）の全
面、第１のリード（２５）の一端、半導体素子（２８）
及び金属細線（２９）を封止する。図３に示すように、
半導体装置（１２）の絶縁物封止体（３０）の一方の主
面（３０ａ）には、第１の金属製接着層として、第１の
接着層（３１）、第２の接着層（３２）及び第３の接着
層（３３）が形成される。第１の接着層（３１）は、絶
縁物封止体（３０）の一対の長辺に隣接する一対の切欠
部（３１ａ、３１ｂ）と共にＨ形平面形状に形成され
る。第２の接着層（３２）及び第３の接着層（３３）
は、第１の接着層（３１）から電気的に離間して切欠部
（３１ａ、３１ｂ）内に形成される。半導体装置（１
２）の絶縁物封止体（３０）の一方の主面（３０ａ）に
形成された第１の金属製接着層としての第１の接着層
（３１）、第２の接着層（３２）、第３の接着層（３
３）は、それぞれ回路基板（１１）の一方の主面に形成
された第１の電極（２０）、第２の電極（２１）、第３
の電極（２２）にろう材（半田）（４５）によって接着
される。また、図４に示すように、絶縁物封止体（３
０）の他方の主面（３０ｂ）には、第２の金属製接着層
としての第４の接着層（３４）及び第５の接着層（３
５）が形成され、絶縁物封止体（３０）の側面（３０
ｃ、３０ｄ）には第１の接続部（３６）及び第２の接続
部（３７）が形成される。第１の接着層（３１）、第２
の接着層（３２）、第３の接着層（３３）、第４の接着
層（３４）、第５の接着層（３５）、第１の接続部（３
６）及び第２の接続部（３７）は導電性材料、例えば銅
等の無電解メッキ法によって形成することができる。絶
縁物封止体（３０）の一方の主面（３０ａ）に形成され
た第１の金属製接着層としての第２の接着層（３２）は
第１の接続部（３６）を介して絶縁物封止体（３０）の
他方の主面（３０ｂ）に形成された第２の金属製接着層
としての第４の接着層（３４）に電気的に接続される。
同様に、絶縁物封止体（３０）の一方の主面（３０ａ）
に形成された第１の金属製接着層としての第３の接着層
（３３）は第２の接続部（３７）を介して絶縁物封止体
（３０）の他方の主面（３０ｂ）に形成された第２の金
属製接着層としての第５の接着層（３５）に電気的に接
続される。
【００１３】半導体装置（１２）の絶縁物封止体（３
０）の他方の主面（３０ｂ）に配置された第２の電子部
品としての半導体装置（１３）は、図５に示すように、
樹脂封止体等の絶縁物封止体（４３）と、絶縁物封止体
（４３）の対向する側面（４３ａ）から導出された一対
の第２のリード（３９、４０）とを有する。第２のリー
ド（３９、４０）は、間隙（２６）を形成して絶縁物封
止体（４３）の下面に折り曲げられ、第２のリード（３
９、４０）の折り曲げ端部は、それぞれ半導体装置（１
２）の第２の金属製接着層としての第４の接着層（３
４）と第５の接着層（３５）にろう材（半田）（４６）
によって接着される。半導体装置（１３）の絶縁物封止
体（４３）内には、支持板（３８）と、支持板（３８）
の一方の端部に連結された第２のリード（３９）の一端
と、支持板（３８）の他方の端部側に離間して配置され
た第２のリード（４０）の一端と、支持板（３８）に載
置された第２の電子回路を構成する半導体素子（４１）
と、半導体素子（４１）とリード（４０）とを電気的に
接続する金属細線（４２）とが設けられる。絶縁物封止
体（４３）は、支持板（３８）の全面と、第２のリード
（３９、４０）の一端と、半導体素子（４１）と、金属
細線（４２）とを封止する。
０）の他方の主面（３０ｂ）に配置された第２の電子部
品としての半導体装置（１３）は、図５に示すように、
樹脂封止体等の絶縁物封止体（４３）と、絶縁物封止体
（４３）の対向する側面（４３ａ）から導出された一対
の第２のリード（３９、４０）とを有する。第２のリー
ド（３９、４０）は、間隙（２６）を形成して絶縁物封
止体（４３）の下面に折り曲げられ、第２のリード（３
９、４０）の折り曲げ端部は、それぞれ半導体装置（１
２）の第２の金属製接着層としての第４の接着層（３
４）と第５の接着層（３５）にろう材（半田）（４６）
によって接着される。半導体装置（１３）の絶縁物封止
体（４３）内には、支持板（３８）と、支持板（３８）
の一方の端部に連結された第２のリード（３９）の一端
と、支持板（３８）の他方の端部側に離間して配置され
た第２のリード（４０）の一端と、支持板（３８）に載
置された第２の電子回路を構成する半導体素子（４１）
と、半導体素子（４１）とリード（４０）とを電気的に
接続する金属細線（４２）とが設けられる。絶縁物封止
体（４３）は、支持板（３８）の全面と、第２のリード
（３９、４０）の一端と、半導体素子（４１）と、金属
細線（４２）とを封止する。
【００１４】本実施の形態では、以下の作用・効果が得
られる。 （１） ２つの半導体装置（１２、１３）を垂直に重ね
て配置できるので、電子部品の高密度実装が可能であ
る。 （２） 第１の半導体装置（１２）の第２の接着層（第
１の金属製接着層）（３２）、第３の接着層（第１の金
属製接着層）（３３）、第４の接着層（第２の金属製接
着層）（３４）及び第５の接着層（第２の金属製接着
層）（３５）並びに第１の接続部（３６）及び第２の接
続部（３７）が第２の半導体装置（１３）の配線導体を
兼ねるので、複雑な電気的配線に省スペースで対応でき
る。 （３） 第１の半導体装置（１２）の他方の主面（３０
ｂ）と第２の半導体装置（１３）の下面との間に形成さ
れる間隙（２６）により放熱性が向上する。
られる。 （１） ２つの半導体装置（１２、１３）を垂直に重ね
て配置できるので、電子部品の高密度実装が可能であ
る。 （２） 第１の半導体装置（１２）の第２の接着層（第
１の金属製接着層）（３２）、第３の接着層（第１の金
属製接着層）（３３）、第４の接着層（第２の金属製接
着層）（３４）及び第５の接着層（第２の金属製接着
層）（３５）並びに第１の接続部（３６）及び第２の接
続部（３７）が第２の半導体装置（１３）の配線導体を
兼ねるので、複雑な電気的配線に省スペースで対応でき
る。 （３） 第１の半導体装置（１２）の他方の主面（３０
ｂ）と第２の半導体装置（１３）の下面との間に形成さ
れる間隙（２６）により放熱性が向上する。
【００１５】図６は、本発明による複合電子回路装置の
第２の実施の形態を示す。図６に示すように、第１の半
導体装置（１２）と第２の半導体装置（１３）とが回路
基板（１１）上に垂直に積層して配置される。
第２の実施の形態を示す。図６に示すように、第１の半
導体装置（１２）と第２の半導体装置（１３）とが回路
基板（１１）上に垂直に積層して配置される。
【００１６】半導体装置（１２）は、絶縁物封止体（３
０）と、絶縁物封止体（３０）の一方の側面から導出さ
れた複数の第１のリード（２５）とを有し、各リード
（２５）の先端は回路基板（１１）に形成されたスルー
ホール（４４）に半田（６０）によってろう付けされて
いる。また、半導体装置（１２）の絶縁物封止体（３
０）の一方の主面（３０ａ）に形成された第１の金属製
接着層（３１）は、回路基板（１１）の電極（２０）に
ろう材（４５）よって接着される。また、半導体装置
（１２）の絶縁物封止体（３０）の他方の主面（３０
ｂ）に形成された第２の金属製接着層（５４）には、半
導体装置（１３）の絶縁物封止体（４３）の下面（４３
ｂ）に形成された第３の金属製接着層（５９）がろう材
（４６）によって接着される。半導体装置（１３）は、
絶縁物封止体（４３）と、絶縁物封止体（４３）の一方
の側面から導出された複数のリード（５６）を有し、各
リード（５６）は回路基板（１１）に形成された他のス
ルーホール（４４）に半田（５８）によって接着され
る。本実施形態の電子回路装置でも、電子部品の高密度
実装が可能である。
０）と、絶縁物封止体（３０）の一方の側面から導出さ
れた複数の第１のリード（２５）とを有し、各リード
（２５）の先端は回路基板（１１）に形成されたスルー
ホール（４４）に半田（６０）によってろう付けされて
いる。また、半導体装置（１２）の絶縁物封止体（３
０）の一方の主面（３０ａ）に形成された第１の金属製
接着層（３１）は、回路基板（１１）の電極（２０）に
ろう材（４５）よって接着される。また、半導体装置
（１２）の絶縁物封止体（３０）の他方の主面（３０
ｂ）に形成された第２の金属製接着層（５４）には、半
導体装置（１３）の絶縁物封止体（４３）の下面（４３
ｂ）に形成された第３の金属製接着層（５９）がろう材
（４６）によって接着される。半導体装置（１３）は、
絶縁物封止体（４３）と、絶縁物封止体（４３）の一方
の側面から導出された複数のリード（５６）を有し、各
リード（５６）は回路基板（１１）に形成された他のス
ルーホール（４４）に半田（５８）によって接着され
る。本実施形態の電子回路装置でも、電子部品の高密度
実装が可能である。
【００１７】本発明の実施の形態では、更に変更が可能
である。例えば、第２の半導体装置（１３）の上に第３
以上の半導体装置を更に積層し固着することができる。
である。例えば、第２の半導体装置（１３）の上に第３
以上の半導体装置を更に積層し固着することができる。
【００１８】
【発明の効果】本発明による複合電子回路装置では、複
数の半導体装置を垂直に重ねて配置できるので、電子部
品の高密度実装が可能である。
数の半導体装置を垂直に重ねて配置できるので、電子部
品の高密度実装が可能である。
【図１】 本発明による複合電子回路装置の側面図
【図２】 図１に示す回路基板の平面図
【図３】 第１の半導体装置の底面図
【図４】 第１の半導体装置の平面図
【図５】 図１のＶ−Ｖ線に沿う断面図
【図６】 本発明の他の実施の形態を示す複合電子回路
装置の側面図
装置の側面図
【図７】 従来の電子回路装置の側面図
（１１）・・回路基板、 （１２）・・第１の半導体装
置、 （１３）・・第２の半導体装置、 （１５）・・
配線導体、 （１８、１９）・・配線導体、（２１、２
２）・・電極、 （２５）・・第１のリード、 （２
６）・・間隙、（２８）・・半導体素子（第１の電子回
路）、 （３０）・・第１の絶縁物封止体、 （３０
ａ）・・一方の主面、 （３０ｂ）・・他方の主面、
（３０ｃ、３０ｄ）・・側面、 （３１）・・第１の接
着層（第１の金属製接着層）、 （３２）・・第２の接
着層（第１の金属製接着層）、 （３３）・・第３の接
着層（第１の金属製接着層）、 （３４）・・第４の接
着層（第２の金属製接着層）、 （３５）・・第５の接
着層（第２の金属製接着層）、 （３６、３７）・・接
続部、 （３９、４０、５６）・・第２のリード、
（４１）・・半導体素子（第２の電子回路）、 （４
３）・・第２の絶縁物封止体、 （４３ａ）・・側面、
（４３ｂ）・・一方の主面、 （４４）・・スルーホ
ール、 （４５、４６）・・ろう材、 （５４）・・第
２の金属製接着層、 （５９）・・第３の金属製接着
層、
置、 （１３）・・第２の半導体装置、 （１５）・・
配線導体、 （１８、１９）・・配線導体、（２１、２
２）・・電極、 （２５）・・第１のリード、 （２
６）・・間隙、（２８）・・半導体素子（第１の電子回
路）、 （３０）・・第１の絶縁物封止体、 （３０
ａ）・・一方の主面、 （３０ｂ）・・他方の主面、
（３０ｃ、３０ｄ）・・側面、 （３１）・・第１の接
着層（第１の金属製接着層）、 （３２）・・第２の接
着層（第１の金属製接着層）、 （３３）・・第３の接
着層（第１の金属製接着層）、 （３４）・・第４の接
着層（第２の金属製接着層）、 （３５）・・第５の接
着層（第２の金属製接着層）、 （３６、３７）・・接
続部、 （３９、４０、５６）・・第２のリード、
（４１）・・半導体素子（第２の電子回路）、 （４
３）・・第２の絶縁物封止体、 （４３ａ）・・側面、
（４３ｂ）・・一方の主面、 （４４）・・スルーホ
ール、 （４５、４６）・・ろう材、 （５４）・・第
２の金属製接着層、 （５９）・・第３の金属製接着
層、
Claims (5)
- 【請求項１】 第１の電子回路を封止する第１の絶縁物
封止体を備え且つ回路基板に固着される第１の半導体装
置と、第２の電子回路を封止する第２の絶縁物封止体を
備え且つ前記第１の絶縁物封止体に固着された第２の半
導体装置とを備え、前記第１の絶縁物封止体から導出さ
れた第１のリードは前記回路基板の配線導体に電気的に
接続され、前記第２の絶縁物封止体から導出された第２
のリードは前記回路基板の異なる配線導体に電気的に接
続された複合電子回路装置において、 前記第１の絶縁物封止体の一方の主面に第１の金属製接
着層を形成し、 前記第１の金属製接着層をろう材によって前記回路基板
に接着し、 前記第１の絶縁物封止体の他方の主面に第２の金属製接
着層を形成し、 前記第２の半導体装置をろう材によって前記第２の金属
製接着層に接着したことを特徴とする複合電子回路装
置。 - 【請求項２】 前記第２のリードを前記ろう材によって
前記第２の金属製接着層に接着し、 前記第２のリードにより前記第１の絶縁物封止体と前記
第２の絶縁物封止体との間に間隙が形成され、 前記第２のリードは、前記第２の金属製接着層と、前記
第１の絶縁物封止体の側面に形成した接続部と、前記第
１の金属製接着層とを介して前記配線導体に電気的に接
続された請求項１に記載の複合電子回路装置。 - 【請求項３】 前記第１のリードは前記第１の絶縁物封
止体から略９０°の角度で折り曲げられて前記回路基板
の配線導体に接続されたスルーホールに電気的に接続さ
れた請求項１又は２に記載の複合電子回路装置。 - 【請求項４】 前記第２の絶縁物封止体の一方の主面に
第３の金属製接着層を形成し、 前記第３の金属製接着層を前記ろう材によって前記第２
の金属製接着層に接着した請求項１に記載の複合電子回
路装置。 - 【請求項５】 前記第２のリードは前記第２の絶縁物封
止体から略９０°の角度で折り曲げられて前記回路基板
の配線導体に接続されたスルーホールに電気的に接続さ
れた請求項４に記載の複合電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30760997A JP2947468B2 (ja) | 1997-11-10 | 1997-11-10 | 複合電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30760997A JP2947468B2 (ja) | 1997-11-10 | 1997-11-10 | 複合電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145378A JPH11145378A (ja) | 1999-05-28 |
| JP2947468B2 true JP2947468B2 (ja) | 1999-09-13 |
Family
ID=17971105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30760997A Expired - Fee Related JP2947468B2 (ja) | 1997-11-10 | 1997-11-10 | 複合電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947468B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6149982B2 (ja) * | 2013-06-28 | 2017-06-21 | 株式会社デンソー | 電子装置 |
-
1997
- 1997-11-10 JP JP30760997A patent/JP2947468B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145378A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JPH0570316B2 (ja) | ||
| JPH08148839A (ja) | 混成集積回路装置 | |
| KR20060105403A (ko) | 혼성회로와 복합기판을 가지는 패키지 구조물 | |
| JPS59136963A (ja) | 記憶装置の多層実装構造 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPH07115281A (ja) | プリント配線板 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH09232711A (ja) | 特に電子制御装置内で使用される装置 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JP2649251B2 (ja) | 電子部品搭載用基板 | |
| EP3863045A1 (en) | Power semiconductor module arrangement and method for producing the same | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3510813B2 (ja) | ハイブリッドモジュール | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2000138340A (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |