JP3138539B2 - 半導体装置及びｃｏｂ基板 - Google Patents

半導体装置及びｃｏｂ基板

Info

Publication number
JP3138539B2
JP3138539B2 JP04173137A JP17313792A JP3138539B2 JP 3138539 B2 JP3138539 B2 JP 3138539B2 JP 04173137 A JP04173137 A JP 04173137A JP 17313792 A JP17313792 A JP 17313792A JP 3138539 B2 JP3138539 B2 JP 3138539B2
Authority
JP
Japan
Prior art keywords
substrate
main body
die pad
inner leads
substrate main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04173137A
Other languages
English (en)
Other versions
JPH0621257A (ja
Inventor
和彦 蔵渕
建次 木村
克則 越智
善行 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP04173137A priority Critical patent/JP3138539B2/ja
Priority to US08/079,737 priority patent/US5410182A/en
Priority to DE4321592A priority patent/DE4321592B4/de
Priority to FR939307915A priority patent/FR2693031B1/fr
Publication of JPH0621257A publication Critical patent/JPH0621257A/ja
Application granted granted Critical
Publication of JP3138539B2 publication Critical patent/JP3138539B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子を搭載し
た高密度の半導体装置に関する。またこの発明は、高密
度の半導体装置を形成するためのＣＯＢ基板、ＴＡＢ基
板及びリードフレームにも関する。
【０００２】
【従来の技術】図７は従来のＣＯＢ（チップ・オン・ボ
ード）基板の平面図である。ほぼ矩形の基板本体５の上
に半導体素子を搭載するためのダイパッド１が形成され
ている。ダイパッド１の周辺部にはこれを囲むように複
数のインナーリード２が配列され、これらインナーリー
ド２にそれぞれ対応する複数のアウターリード４が基板
本体５の一対の長辺５ａ及び５ｂ側の縁部に配列されて
いる。互いに対応するインナーリード２とアウターリー
ド４とは銅等の導電材により形成された配線パターン３
を介して接続されている。ダイパッド１は一般に矩形形
状を有しており、その各辺が基板本体５の各辺と平行に
なるように配置されている。このようなＣＯＢ基板のダ
イパッド１上に複数の電極パッドを有する半導体素子
（図示せず）が搭載され、互いに対応する電極パッドと
インナーリード２とがワイヤ（図示せず）により電気的
に接続される。その後、半導体素子、ダイパッド１、イ
ンナーリード２及びワイヤが樹脂等によって封止され、
これにより半導体装置が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、図７に
示されるように、複数のアウターリード４が基板本体５
の長辺５ａ側と長辺５ｂ側とにアンバランスに配置され
る、すなわち長辺５ａ側に対して長辺５ｂ側のように互
いに隣接するアウターリード４の間隔が不均一であって
各アウターリード４とインナーリード２との結線関係が
決まっている場合には、結線される配線数と配線可能領
域の面積に応じてインナーリード２とアウターリード４
とを接続する配線パターン３が疎らな部分と密に集中す
る部分Ａ及びＢが生じてしまう。互いに隣接する配線パ
ターン３の間隔が所定値より小さくなると、短絡あるい
は電気特性上のクロストークを生じて信頼性を損なう恐
れがある。そこで、密集部分Ａ及びＢの配線パターン間
隔が所定値以上となるように幅の大きな基板本体５を用
いなければならず、ひいては半導体装置が大型化すると
いう問題点があった。特に、マイクロコンピュータのよ
うに多数の電極パッドを備えた半導体素子を搭載する場
合には、それだけ基板本体５のサイズを大きなものとす
る必要があった。基板本体５の大型化を防止するため
に、基板を多層として各層の間をスルーホールで接続す
る方法も考えられるが、この場合には基板が厚くなると
共に構造が複雑になるという問題点を生じてしまう。
【０００４】この発明はこのような問題点を解消するた
めになされたもので、実装密度を増加して小型で且つ信
頼性の高い半導体装置を提供することを目的とする。ま
た、この発明は、このような半導体装置を形成するため
のＣＯＢ基板を提供することも目的としている。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置は、ほぼ矩形のＣＯＢ基板本体と、基板本体の表面上
に形成された唯一のダイパッドと、基板本体の周縁部に
粗密に配列形成された複数のアウターリードと、基板本
体の表面上に形成され且つそれぞれ一端が対応するアウ
ターリードに接続された複数の配線パターンと、基板本
体の表面上にダイパッドを囲むように形成されると共に
それぞれ対応する配線パターンの他端に接続され且つ互
いに隣接する配線パターンの間隔が所定値以上となるよ
うに基板本体の各辺に対して所定の傾きをもったほぼ矩
形形状かつ均等に配列された複数のインナーリードと、
複数の電極パッドを有すると共にダイパッド上に搭載さ
れた唯一の半導体素子と、半導体素子の複数の電極パッ
ドと複数のインナーリードとをそれぞれ電気的に接続す
る複数のワイヤとを備えたものである。
【０００６】この発明に係るＣＯＢ基板は、ほぼ矩形の
基板本体と、基板本体の表面上に形成された唯一のダイ
パッドと、基板本体の表面上に形成されると共にダイパ
ッドを囲むようにほぼ矩形形状かつ均等に配列された複
数のインナーリードと、複数のインナーリードにそれぞ
れ対応して設けられると共に基板本体の周縁部に粗密に
配列形成された複数のアウターリードと、基板本体の表
面上に形成され且つそれぞれ互いに対応するインナーリ
ードとアウターリードとを電気的に接続する複数の配線
パターンとを備え、複数のインナーリードは互いに隣接
する配線パターンの間隔が所定値以上となるように基板
本体の各辺に対して所定の傾きをもった矩形形状に配列
されたものである。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【作用】この発明の半導体装置及びＣＯＢ基板において
は、複数のインナーリードが基板本体の各辺に対して所
定の傾きをもったほぼ矩形形状かつ均等に配列され、こ
れにより互いに隣接する配線パターンが所定値以上の間
隔で配置される。
【００１２】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の第１実施例に係る半導体
装置を示す平面図である。この半導体装置は図２に示さ
れるようなＣＯＢ基板１０を有している。ガラスエポキ
シ等からなるほぼ矩形の基板本体１５の上に半導体素子
を搭載するための矩形のダイパッド１１が形成されてい
る。このダイパッド１１は基板本体１５の各辺に対して
角度θをなすように傾けて配置されている。ダイパッド
１１の周辺部にはこれを囲むように複数のインナーリー
ド１２が配列されている。すなわち、複数のインナーリ
ード１２が基板本体の各辺に対して角度θをなす矩形形
状に配列されている。このようなインナーリード１２に
それぞれ対応する複数のアウターリード１４が基板本体
１５の一対の長辺１５ａ及び１５ｂ側の縁部に配列さ
れ、互いに対応するインナーリード１２とアウターリー
ド１４とが銅等の導電材により形成された配線パターン
１３を介して接続されている。
【００１３】図２において、基板本体１５の長さＬ、イ
ンナーリード１２の個数及びアウターリード１４の配列
の仕方はそれぞれ図７に示される従来の基板本体５の長
さ、インナーリード２の個数及びアウターリード４の配
列の仕方と同様である。すなわち、複数のアウターリー
ド１４が基板本体１５の長辺１５ａ側と長辺１５ｂ側と
にアンバランスに配置されている。このため、従来のよ
うにインナーリード１２を基板本体１５の各辺と平行に
なるように配列すると、図７に示されるようにダイパッ
ド１１の右上部分と左下部分とにそれぞれ配線パターン
１３の密集部が生じてしまう。そこで、この実施例にお
けるＣＯＢ基板１０では、矩形形状をなすインナーリー
ド１２の配列全体を右方向に角度θだけ傾けることによ
り配線パターン１３の密集部が生じやすいダイパッド１
１の右上部分と左下部分のスペースを大きくしている。
その結果、互いに隣接する配線パターン１３を所定値、
例えば１００μｍ以上の間隔で配置しながらも図７の基
板本体５に比べて基板本体１５の幅Ｗを小さくすること
ができる。
【００１４】図１に示されるように、このＣＯＢ基板１
０のダイパッド１１上に半導体素子１６が搭載され、半
導体装置１６の表面上に形成された複数の電極パッド１
７がそれぞれ対応するインナーリード１２にワイヤ１８
を介して電気的に接続されている。なお、図１では複数
の電極パッド１７及び複数のワイヤ１８のうちの一部の
みが示され、他は省略されている。また、図１において
１９は封止領域を示しており、半導体素子１６、ダイパ
ッド１１、複数のインナーリード１２及び複数のワイヤ
１８がポッティング法等により樹脂等からなる封止材で
封止され、これにより半導体装置が形成される。
【００１５】図３にこの発明に従って具体的に形成され
たＣＯＢ基板の平面図を示す。このＣＯＢ基板は、マイ
クロコンピュータチップを搭載するためのもので、基板
本体２５の一方の長辺２５ａ側に９６個のアウターリー
ド２４が、他方の長辺２５ｂ側に５０個のアウターリー
ド２４がそれぞれ形成されている。インナーリード２２
の配列全体を右方向に角度１５°だけ傾けることによ
り、従来２８．０ｍｍ必要だった基板本体２５の幅を２
４．０ｍｍまで縮小することができた。
【００１６】なお、一つのＣＯＢ基板上に複数の半導体
素子を搭載することもできる。図４に示されるＣＯＢ基
板は、第１及び第２のダイパッド３１ａ及び３１ｂを有
し、これらのダイパッド３１ａ及び３１ｂの周辺部にそ
れぞれ矩形形状に配列された第１及び第２のインナーリ
ード群３２Ａ及び３２Ｂが形成されている。基板本体３
５の周縁部にはそれぞれ第１及び第２のインナーリード
群３２Ａ及び３２Ｂに対応する第１及び第２のアウター
リード群３４Ａ及び３４Ｂが形成されている。第１のイ
ンナーリード群３２Ａの各インナーリードがそれぞれ配
線パターン３３ａを介して第１のアウターリード群３４
Ａの対応するアウターリードに接続されている。同様
に、第２のインナーリード群３２Ｂの各インナーリード
が配線パターン３３ｂを介して第２のアウターリード群
３４Ｂの各アウターリードに接続されている。そして、
第１のダイパッド３１ａ及び第１のインナーリード群３
２Ａが基板本体３５の各辺に対して角度θだけ傾いて配
置され、これにより第１の配線パターン３３ａが所定値
以上の間隔で配置されている。
【００１７】このようにすることにより、複数の半導体
素子を搭載する場合にも基板本体３５の小型化を図るこ
とができる。なお、図４では一方の半導体素子に対応す
る第１のダイパッド３１ａ及び第１のインナーリード群
３２Ａのみを傾けて配置したが、必要に応じて双方の半
導体素子に対応するダイパッド３１ａ及び３１ｂとイン
ナーリード群３２Ａ及び３２Ｂとを共に傾けて配置して
もよい。また、同様にして一つのＣＯＢ基板上に三つ以
上の半導体素子を搭載することもできる。
【００１８】図５はリードフレームを用いた第２実施例
に係る半導体装置を示す。このリードフレームは、一つ
のダイパッド４１と、ダイパッド４１の周辺部にダイパ
ッド４１を囲むように矩形形状に配列された複数のイン
ナーリード４２を有している。各インナーリード４２に
はそれぞれアウターリード４４が一体に接続されてい
る。ダイパッド４１上には複数の電極パッド４７を備え
た半導体素子４６が搭載され、各電極パッド４７がそれ
ぞれ対応するインナーリード４２にワイヤ４８を介して
電気的に接続されている。図５において４９は封止領域
を示し、各アウターリード４４が露出するように半導体
素子４６、ダイパッド４１、複数のインナーリード４２
及び複数のワイヤ４８が樹脂等により封止され、これに
より半導体装置が形成される。なお、リードフレームは
金属性板材をエッチングあるいはパンチングすることに
より加工することができる。
【００１９】この第２実施例においては、ダイパッド４
１が矩形の封止領域４９の各辺に対して角度θだけ傾い
て配置され、これに伴って複数のインナーリード４２も
角度θだけ傾いた矩形形状に配列されている。このた
め、多数のインナーリード４２を互いに所定値以上の間
隔で小さな封止領域内に配置することができる。なお、
図５ではインナーリード４２の形状及び本数が簡略化さ
れているが、実際には例えば図１に示した半導体装置の
配線パターン１３と同様に多数のインナーリード４２が
配置されている。
【００２０】また、同様にしてセラミックパッケージ型
の半導体装置を形成することもできる。すなわち、セラ
ミック及び金属を多層配線して焼成することによりパッ
ケージを形成した後、図５のようにダイパッド、複数の
インナーリード、複数のアウターリードを形成し、半導
体素子を搭載する。複数のインナーリードはパッケージ
の外形に対して所定の傾きをもった矩形形状に配列す
る。
【００２１】図６はＴＡＢ（テープ・オートメイティド
・ボンディング）基板を用いた第３実施例に係るＴＣＰ
（テープ・キャリア・パッケージ）型の半導体装置を示
す。ＴＡＢ基板は矩形の絶縁フィルム５５を有してお
り、この絶縁フィルム５５の中心部に矩形状の開口部５
５ａが形成されている。絶縁フィルム５５上に複数のイ
ンナーリード５２が配列され、各インナーリード５２に
それぞれアウターリード５４が一体に接続されている。
各インナーリード５２の先端部はそれぞれ絶縁フィルム
５５の開口部５５ａ内を臨むように配置されている。絶
縁フィルム５５の開口部５５ａ内には複数の電極パッド
を備えた半導体素子５６が収容され、各電極パッドがそ
れぞれ対応するインナーリード５２の先端部に直接接続
されている。図６において５９は封止領域を示し、各ア
ウターリード５４が露出するように半導体素子５６、絶
縁フィルム５５及び複数のインナーリード５２が樹脂等
により封止され、これにより半導体装置が形成される。
【００２２】この第３実施例においては、絶縁フィルム
５５の開口部５５ａが矩形の封止領域５９の各辺に対し
て角度θだけ傾いて形成され、これに伴って開口部５５
ａ内に収容される半導体素子５６も角度θだけ傾いて配
置されている。このため、多数のインナーリード５２を
互いに所定値以上の間隔で小さな封止領域内に配置する
ことができる。なお、図６ではインナーリード５２の形
状及び本数が簡略化されているが、実際には例えば図１
に示した半導体装置の配線パターン１３と同様に多数の
インナーリード５２が配置されている。
【００２３】
【発明の効果】以上説明したように、この発明に係る半
導体装置は、ほぼ矩形のＣＯＢ基板本体と、基板本体の
表面上に形成された唯一のダイパッドと、基板本体の周
縁部に粗密に配列形成された複数のアウターリードと、
基板本体の表面上に形成され且つそれぞれ一端が対応す
るアウターリードに接続された複数の配線パターンと、
基板本体の表面上にダイパッドを囲むように形成される
と共にそれぞれ対応する配線パターンの他端に接続され
且つ互いに隣接する配線パターンの間隔が所定値以上と
なるように基板本体の各辺に対して所定の傾きをもった
ほぼ矩形形状かつ均等に配列された複数のインナーリー
ドと、複数の電極パッドを有すると共にダイパッド上に
搭載された唯一の半導体素子と、半導体素子の複数の電
極パッドと複数のインナーリードとをそれぞれ電気的に
接続する複数のワイヤとを備えているので、実装密度を
増加させて小型でありながら信頼性の向上を図ることが
できる。
【００２４】この発明に係るＣＯＢ基板は、ほぼ矩形の
基板本体と、基板本体の表面上に形成された唯一のダイ
パッドと、基板本体の表面上に形成されると共にダイパ
ッドを囲むようにほぼ矩形形状かつ均等に配列された複
数のインナーリードと、複数のインナーリードにそれぞ
れ対応して設けられると共に基板本体の周縁部に粗密に
配列形成された複数のアウターリードと、基板本体の表
面上に形成され且つそれぞれ互いに対応するインナーリ
ードとアウターリードとを電気的に接続する複数の配線
パターンとを備え、複数のインナーリードは互いに隣接
する配線パターンの間隔が所定値以上となるように基板
本体の各辺に対して所定の傾きをもった矩形形状に配列
されているので、小型で且つ信頼性の高い半導体装置を
形成することができる。
【００２５】
【００２６】
【００２７】
【００２８】
【図面の簡単な説明】
【図１】この発明の第１実施例に係る半導体装置を示す
平面図である。
【図２】図１の半導体装置に用いられたＣＯＢ基板を示
す平面図である。
【図３】ＣＯＢ基板の具体例を示す平面図である。
【図４】ＣＯＢ基板の変形例を示す平面図である。
【図５】第２実施例に係る半導体装置を示す平面図であ
る。
【図６】第３実施例に係る半導体装置を示す平面図であ
る。
【図７】従来の半導体装置に用いられたＣＯＢ基板を示
す平面図である。
【符号の説明】
１０ ＣＯＢ基板 １１、３１ａ、３１ｂ、４１ ダイパッド １２、２２、４２、５２ インナーリード １３、３３ａ、３３ｂ 配線パターン １４、２４、４４、５４ アウターリード １５、２５、３５ 基板本体 １６、４６、５６ 半導体素子 １７、４７ 電極パッド １８、４８ ワイヤ ３２Ａ、３２Ｂ インナーリード群 ３４Ａ、３４Ｂ アウターリード群 ４９、５９ 封止領域 ５５ 絶縁フィルム １５ａ、１５ｂ、２５ａ、２５ｂ 長辺 ５５ａ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石丸 善行 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (56)参考文献 特開 平２−16791（ＪＰ，Ａ) 特開 昭59−181653（ＪＰ，Ａ) 特開 平３−256353（ＪＰ，Ａ) 実開 平２−13767（ＪＰ，Ｕ) 実開 平１−50447（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ほぼ矩形のＣＯＢ基板本体と、 前記基板本体の表面上に形成された唯一のダイパッド
    と、 前記基板本体の周縁部に粗密に配列形成された複数のア
    ウターリードと、 前記基板本体の表面上に形成され且つそれぞれ一端が対
    応するアウターリードに接続された複数の配線パターン
    と、 前記基板本体の表面上に前記ダイパッドを囲むように形
    成されると共にそれぞれ対応する配線パターンの他端に
    接続され且つ互いに隣接する配線パターンの間隔が所定
    値以上となるように前記基板本体の各辺に対して所定の
    傾きをもったほぼ矩形形状かつ均等に配列された複数の
    インナーリードと、 複数の電極パッドを有すると共に前記ダイパッド上に搭
    載された唯一の半導体素子と、 前記半導体素子の複数の電極パッドと前記複数のインナ
    ーリードとをそれぞれ電気的に接続する複数のワイヤと
    を備えたことを特徴とする半導体装置。
  2. 【請求項２】 ほぼ矩形の基板本体と、 前記基板本体の表面上に形成された唯一のダイパッド
    と、 前記基板本体の表面上に形成されると共に前記ダイパッ
    ドを囲むようにほぼ矩形形状かつ均等に配列された複数
    のインナーリードと、 前記複数のインナーリードにそれぞれ対応して設けられ
    ると共に前記基板本体の周縁部に粗密に配列形成された
    複数のアウターリードと、 前記基板本体の表面上に形成され且つそれぞれ互いに対
    応するインナーリードとアウターリードとを電気的に接
    続する複数の配線パターンとを備え、前記複数のインナ
    ーリードは互いに隣接する配線パターンの間隔が所定値
    以上となるように前記基板本体の各辺に対して所定の傾
    きをもった矩形形状に配列されたことを特徴とするＣＯ
    Ｂ基板。
  3. 【請求項３】 ほぼ矩形の基板本体と、 前記基板本体の表面上に形成された唯一のダイパッド
    と、 前記基板本体の表面上に形成されると共に前記ダイパッ
    ドを囲むようにほぼ矩形形状かつ均等に配列された複数
    のインナーリードと、 前記複数のインナーリードにそれぞれ対応して設けられ
    ると共に前記基板本体の一対の長辺側の縁部に粗密に配
    列形成された複数のアウターリードと、 前記基板本体の表面上に形成され且つそれぞれ互いに対
    応するインナーリードとアウターリードとを電気的に接
    続する複数の配線パターンとを備え、前記複数のインナ
    ーリードは互いに隣接する配線パターンの間隔が所定値
    以上となるように前記基板本体の各辺に対して所定の傾
    きをもった矩形形状に配列されたことを特徴とするＣＯ
    Ｂ基板。
JP04173137A 1992-06-30 1992-06-30 半導体装置及びｃｏｂ基板 Expired - Fee Related JP3138539B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04173137A JP3138539B2 (ja) 1992-06-30 1992-06-30 半導体装置及びｃｏｂ基板
US08/079,737 US5410182A (en) 1992-06-30 1993-06-22 High density semiconductor device having inclined chip mounting
DE4321592A DE4321592B4 (de) 1992-06-30 1993-06-29 Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
FR939307915A FR2693031B1 (fr) 1992-06-30 1993-06-29 Dispositif à semiconducteurs, substrat et cadre de montage pour ce dispositif.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04173137A JP3138539B2 (ja) 1992-06-30 1992-06-30 半導体装置及びｃｏｂ基板

Publications (2)

Publication Number Publication Date
JPH0621257A JPH0621257A (ja) 1994-01-28
JP3138539B2 true JP3138539B2 (ja) 2001-02-26

Family

ID=15954808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04173137A Expired - Fee Related JP3138539B2 (ja) 1992-06-30 1992-06-30 半導体装置及びｃｏｂ基板

Country Status (4)

Country Link
US (1) US5410182A (ja)
JP (1) JP3138539B2 (ja)
DE (1) DE4321592B4 (ja)
FR (1) FR2693031B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935242B1 (ko) * 2018-05-29 2019-01-04 (주)제이에스엠티 Cnc 선반의 기내 로봇 자동화 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
JPH11186326A (ja) 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
GB2396063B (en) * 2001-02-15 2005-02-09 Hewlett Packard Co Connector system and assembly
US6882046B2 (en) * 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
KR100665840B1 (ko) * 2004-12-10 2007-01-09 삼성전자주식회사 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611317A (en) * 1970-02-02 1971-10-05 Bell Telephone Labor Inc Nested chip arrangement for integrated circuit memories
DE2725260A1 (de) * 1977-06-03 1978-12-14 Nippon Electric Co Rahmen- und leiter-anordnung fuer ein halbleiterbauelement
DE2938567C2 (de) * 1979-09-24 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Gehäuse für hochintegrierte Schaltkreise
JPS63160260A (ja) * 1986-12-23 1988-07-04 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
JPH0216791A (ja) * 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935242B1 (ko) * 2018-05-29 2019-01-04 (주)제이에스엠티 Cnc 선반의 기내 로봇 자동화 장치

Also Published As

Publication number Publication date
US5410182A (en) 1995-04-25
DE4321592A1 (de) 1994-01-05
DE4321592B4 (de) 2008-07-31
JPH0621257A (ja) 1994-01-28
FR2693031A1 (fr) 1993-12-31
FR2693031B1 (fr) 1994-09-16

Similar Documents

Publication Publication Date Title
EP0595021A1 (en) Improved lead frame package for electronic devices
US20080023848A1 (en) Semiconductor device and its wiring method
KR100255476B1 (ko) 볼 그리드 어레이 패키지
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPH064595Y2 (ja) ハイブリッドｉｃ
US7180182B2 (en) Semiconductor component
US5399904A (en) Array type semiconductor device having insulating circuit board
JPH0529537A (ja) 半導体モジユール構造
JPS59107551A (ja) 半導体装置
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH023621Y2 (ja)
JPH03109760A (ja) 半導体装置
JPS6362339A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2706699B2 (ja) 半導体モジュール
JPH0364934A (ja) 樹脂封止型半導体装置
JPS5980957A (ja) 半導体装置
JPS63307762A (ja) 半導体装置
JP2001298039A (ja) 半導体装置
JPH04237154A (ja) 半導体パッケージ
JPH06350025A (ja) 半導体装置
JPH0982752A (ja) 半導体装置
JPH09321218A (ja) 半導体装置およびその製造方法
JPH0119395Y2 (ja)
JPS5835952A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees