KR100743319B1 - 표면 실장형 반도체 장치 및 그 제조 방법 - Google Patents

표면 실장형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100743319B1
KR100743319B1 KR1020060048642A KR20060048642A KR100743319B1 KR 100743319 B1 KR100743319 B1 KR 100743319B1 KR 1020060048642 A KR1020060048642 A KR 1020060048642A KR 20060048642 A KR20060048642 A KR 20060048642A KR 100743319 B1 KR100743319 B1 KR 100743319B1
Authority
KR
South Korea
Prior art keywords
sealing resin
semiconductor device
semiconductor element
slit
resin member
Prior art date
Application number
KR1020060048642A
Other languages
English (en)
Other versions
KR20060125537A (ko
Inventor
히로유끼 오꾸라
데쯔야 사또
다까시 이모또
가쯔히꼬 오야마
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060125537A publication Critical patent/KR20060125537A/ko
Application granted granted Critical
Publication of KR100743319B1 publication Critical patent/KR100743319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

표면 실장형 반도체 장치는, 서로 대향하는 제1 및 제2 표면을 가짐과 함께, 중앙부에 홈부를 갖고, 상기 제2 표면에 볼 랜드, 접속 단자 및 이들을 접속하는 배선 회로를 갖는 지지 기판과, 적어도 중앙부에 전극 패드가 설치된 반도체 소자로서, 상기 전극 패드가 상기 홈부 내에 위치하고, 상기 반도체 소자의 폭이 상기 홈부의 길이 방향의 길이보다 짧고, 상기 홈부의 양단이 상기 반도체 소자의 단부보다 밖에 위치하도록 상기 제1 표면에 재치된 반도체 소자와, 상기 제2 표면에서 상기 전극 패드와 상기 접속 단자를 전기적으로 접속하는 금속 세선과, 상기 제1 표면에서 상기 반도체 소자를 밀봉하도록 설치된 제1 밀봉 수지 부재와, 상기 제2 표면에서 상기 홈부를 밀봉하도록 설치된 제2 밀봉 수지 부재를 구비하고 있다.
볼 랜드, 접속 단자, 배선 회로, 지지 기판, 반도체 소자, 전극 패드

Description

표면 실장형 반도체 장치 및 그 제조 방법{SURFACE-MOUNTED SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 제1 실시예에 따른 표면 실장형 반도체 장치의 기판 부품을 모식적으로 도시하는 상면도.
도 2는 제1 실시예에 따른 표면 실장형 반도체 장치의 기판 부품을 모식적으로 도시하는 하면도.
도 3은 제1 실시예에 따른 센터 패드 구조를 갖는 반도체 소자를 페이스 다운 방식에 의해 상면에 접착한 상태를 모식적으로 도시하는 상면도.
도 4는 제1 실시예에 따른 센터 패드 구조를 갖는 반도체 소자를 페이스 다운 방식에 의해 상면에 접착한 상태를 모식적으로 도시하는 하면도.
도 5는 제1 실시예에 따른 상기 반도체 소자측을 밀봉 수지 부재로 충전하는 상태를 모식적으로 도시하는 사시도.
도 6은 제1 실시예에 따른 상기 반도체 소자측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 사시도.
도 7은 제1 실시예에 따른 상기 하면측을 밀봉 수지 부재로 충전하는 상태를 모식적으로 도시하는 사시도.
도 8은 제1 실시예에 따른 상기 하면측을 밀봉 수지 부재로 충전하는 상태를 모식적으로 도시하는 사시도.
도 9는 제1 실시예에 따른 상기 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 사시도.
도 10은 제1 실시예에 따른 상기 반도체 소자측 및 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 사시도.
도 11은 제1 실시예에 따른 표면 실장형 반도체 장치를 모식적으로 도시하는 단면도.
도 12는 제2 실시예에 따른 표면 실장형 반도체 장치에서의 상기 기판 부품의 하면측을 모식적으로 도시하는 평면도.
도 13은 제2 실시예에 따른 상기 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 하면도.
도 14는 제2 실시예에 따른 상기 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 하면도.
도 15는 제2 실시예의 변형예에 따른 상기 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 하면도.
도 16은 제2 실시예의 변형예에 따른 상기 하면측을 밀봉 수지 부재로 충전한 상태를 모식적으로 도시하는 하면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판 부품
12 : 홈부(슬릿)
13 : 접속 단자
14 : 볼 랜드
15 : 배선 회로
16 : 반도체 소자
17 : 전극 패드
18 : 세선
[특허 문헌1] 일본 특개 2001-85565호 공보
본 출원은 2005년 5월 31일 출원된 일본 특허 출원 제2005-160683호에 기초한 것으로 그 우선권 주장을 하며, 그 전체 내용은 본 명세서에서 참조로서 포함된다.
본 발명은 표면 실장형 반도체 장치 및 그 제조 방법에 관한 것으로, 특히, 페이스 다운 구조의 표면 실장형 반도체 장치 및 그 제조 방법에 관한 것이다.
종래의 기판 부품을 이용한 표면 실장형 반도체 장치에서는, 글래스 에폭시재 혹은 폴리이미드재 등으로 이루어지는 박판의 일 표면에 구리 등의 금속 재료의 박막에 의해 접속 단자, 볼 랜드 및 이들을 접속하는 배선 회로를 형성하고, 이 배선 회로를 보호하기 위해 박판 표면에 솔더 레지스트를 도포하여 기판 부품을 형성 하고 있다(예를 들면, 특허 문헌 1 참조).
상기 기판 부품의 중앙부에는, 홈부(슬릿)가 형성되고, 접착제를 통하여 센터 패드 구조 혹은 주변 패드 구조를 갖는 반도체 소자를 페이스 다운 방식에 의해 접착한다. 다음으로, 반도체 소자면에 형성된 전극 패드와 배선 회로에 접속된 접속 단자를 금 등의 세선에 의해 전기적으로 접속한다.
그런 후에, 반도체 소자면측과 기판 부품의 볼측을 트랜스퍼 몰드에 의해 밀봉 수지 재료에 의해 밀봉한다. 기판 부품의 볼측에 형성된 볼 랜드에 땜납볼을 접합하고, 원하는 사이즈로 절단하여 패키지를 구성하고 있다.
트랜스퍼 몰드에 의해 밀봉 수지 재료에 의해 밀봉할 때, 반도체 소자면과 기판 부품의 볼측 각각에 밀봉 수지 주입구를 형성하거나, 포팅이나 인쇄 등의 방법으로 볼 면측을 별도의 공정으로서 밀봉하게 된다.
그러나, 주입 방식에서의 볼측에의 밀봉은 주입구의 위치에 제약이 있어, 금형 디자인 상 문제로 된다. 더구나, 반도체 소자의 중심부에 전극 패드를 갖는 센터 패드 구조와 반도체 소자 주변부에 전극 패드를 갖는 반도체 소자의 밀봉에는, 밀봉하지 않더라도 좋은 곳까지 밀봉하게 된다. 즉, 반도체 소자 주변부의 전극 패드부만을 밀봉하는 것은 곤란하며, 패키지 디자인의 자유도가 없어질 뿐만 아니라, 패키지의 휘어짐이나 밀봉 수지의 충전성에 큰 문제로 된다. 또한, 포팅 등의 방법으로 행하는 경우에는 공정이 증가하여, 공사 기간이 한층 더 소요되어 재료비도 덤으로 발생하여 코스트 업으로 된다.
아무튼, 종래의 표면 실장형 반도체 장치에서는, 반도체 소자 주변부의 전극 패드부만을 밀봉하는 것은 곤란하며, 밀봉 수지 재료 주입구의 위치에 제약이 있어, 금형 디자인 상 문제로 되고, 더구나, 패키지 디자인의 자유도가 없어질 뿐만 아니라, 밀봉 수지의 충전성이 문제로 된다.
본 발명의 제1 양태에 따르면, 표면 실장형 반도체 장치는, 서로 대향하는 제1 및 제2 표면을 가짐과 함께, 중앙부에 홈부를 갖고, 상기 제2 표면에 볼 랜드, 접속 단자 및 이들을 접속하는 배선 회로를 갖는 지지 기판과, 적어도 중앙부에 전극 패드가 설치된 반도체 소자로서, 상기 전극 패드가 상기 홈부 내에 위치하고, 상기 반도체 소자의 폭이 상기 홈부의 길이 방향의 길이보다 짧고, 상기 홈부의 양단이 상기 반도체 소자의 단부보다 밖에 위치하도록 상기 제1 표면에 재치된 반도체 소자와, 상기 제2 표면에서 상기 전극 패드와 상기 접속 단자를 전기적으로 접속하는 금속 세선과, 상기 제1 표면에서 상기 반도체 소자를 밀봉하도록 설치된 제1 밀봉 수지 부재와, 상기 제2 표면에서 상기 홈부를 밀봉하도록 설치된 제2 밀봉 수지 부재를 구비하고 있다.
본 발명의 제2 양태에 따르면, 표면 실장형 반도체 장치의 제조 방법은, 서로 대향하는 제1 및 제2 표면을 갖는 기판을 준비하고, 상기 기판의 중앙부에 상기 제1 표면에서 수지 밀봉되는 반도체 소자의 단부를 초과하는 길이를 갖는 슬릿을 형성하고, 상기 기판의 제2 표면에 금속 재료의 박막에 의해 복수개의 접속 단자, 볼 랜드 및 이들을 접속하는 배선 회로를 형성하고, 복수의 전극 패드가 상기 슬릿으로부터 상기 제2 표면에 노출하도록, 센터 패드 구조를 갖는 반도체 소자를 페이 스 다운 방식에 의해 상기 제1 표면에 접착하고, 노출한 상기 각 전극 패드와 상기 배선 회로에 접속된 상기 접속 단자를 세선에 의해 전기적으로 접속하고, 상기 반도체 소자를 갖는 상기 기판을 금형 내에 수납하고, 상기 제1 표면에 형성된 밀봉 수지 주입구로부터 밀봉 수지를 유입시키고, 상기 슬릿에 관련하는 상기 노출된 전극 패드, 상기 접속 단자 및 세선을 밀봉 수지 부재로 충전하고, 상기 제1 표면에서 상기 반도체 소자를 밀봉하도록 설치된 제1 밀봉 수지 부재와, 상기 제2 표면에서 상기 슬릿을 밀봉하도록 설치된 제2 밀봉 수지 부재를 형성하고, 상기 볼 랜드에 땜납볼을 접합하고, 원하는 사이즈로 절단하여 패키지를 형성하는 것을 구비하고 있다.
[실시예 1]
도 1 내지 도 11은, 제1 실시예에 따른 표면 실장형 반도체 장치(10)의 각 부물건 구조를 나타내고 있다. 도 1 및 도 2는, 각각 반도체 소자를 실장하는 기판 부품(11)의 상면도 및 하면도이다. 기판 부품(11)은 종래와 마찬가지로 글래스 에폭시재 혹은 폴리이미드재 등으로 이루어지고, 기판 부품(11)의 중앙부에는, 가늘고 긴 형상의 홈부(슬릿)(12)가 형성되어 있다. 상기 홈부(12)는, 밀봉 수지재가 이면에 감돌도록, 제1 표면, 즉 상면에서 수지 밀봉되는 반도체 소자의 단부를 초과하는 길이의 가늘고 긴 형상을 갖고 있다.
도 2에 도시한 바와 같이 상기 기판 부품(11)의 제2 표면, 즉 하면에는 구리 등의 금속 재료의 박막에 의해 복수개의 접속 단자(13), 볼 랜드(14) 및 이들을 접 속하는 배선 회로(15)를 형성하고, 이 배선 회로를 보호하기 위해 박판 표면에 솔더 레지스트가 도포되어 있다.
도 3 및 도 4에 도시한 바와 같이 센터 패드 구조를 갖는 반도체 소자(16)를 페이스 다운 방식에 의해 상면에 접착제를 통하여 접착한다. 상기 기판 부품(11)의 하면에서의 상기 홈부(12)로부터 노출되는 각 전극 패드(17)와 상기 배선 회로(15)에 접속된 상기 접속 단자(13)를 금 등의 세선(18)에 의해 전기적으로 접속한다. 도 2 및 도 4로부터 분명한 바와 같이, 상기 접속 단자(13)는 상기 홈부(12)로부터 노출된 상기 전극 패드(17)에 대응하여 상기 홈부(12)의 양측에 배치되어 있다. 또한, 상기 홈부(12)는 상기 반도체 소자(16)의 단부를 초과하는 길이로 하고 있다.
다음으로, 도 5에 도시한 바와 같이 상기 반도체 소자(16)를 갖는 상기 기판 부품(11)을 금형 내에 넣고, 밀봉 수지 주입구(19)로부터 밀봉 수지를 유입시킨다. 이 때, 밀봉 수지는 화살표와 같이 흘러 도 6에 도시한 바와 같이 상면의 반도체 소자(16)측은 밀봉 수지 부재(20)로 충전된다.
도 7에 도시한 바와 같이 볼면측, 즉 상기 기판 부품(11)의 하면측의 충전에 대해서는, 상기 반도체 소자면측으로부터 주입된 밀봉 수지는 상기 홈부(12)로 진입하여, 상기 반도체 소자(16)와 상기 홈부(12)와의 간극을 통하여 상기 기판 부품(11)의 하면측으로 향한다. 진입한 밀봉 수지는 하면측의 금형의 형상에 맞추어서 도 8의 화살표와 같이 진행하고, 도 9에 도시한 바와 같이 하면측의 성형은 완료하여 하면측, 즉 상기 홈부(12)에 관련하는 상기 노출된 전극 패드(17), 상기 접 속 단자(13) 및 세선(18)은 밀봉 수지 부재(21)로 충전된다.
도 10에 도시한 바와 같이 최종적으로 상기 반도체 소자면측 및 하면측을 밀봉 수지(20, 21)에 의해 일괄하여 행할 수 있다. 이 때의 상기 홈부(12)와 상기 반도체 소자와의 간극은 0.2㎜나 있으면 충분하게 충전할 수 있다.
도 11은 표면 실장형 반도체 장치(10)의 단면 구조를 나타내고, 센터 패드 구조를 갖는 상기 반도체 소자(16)가 접착제(22)를 통하여 페이스 다운 방식에 의해 접착되어 있고, 상기 기판 부품(11)의 볼측에 형성된 볼 랜드에 땜납볼(23)을 접합하여, 원하는 사이즈로 절단하여 패키지를 구성하고 있다.
[실시예 2]
도 12 내지 14는 제2 실시예에 따른 표면 실장형 반도체 장치(10)에서의 상기 기판 부품(11)의 하면측을 나타내고, 기본적으로는 실시예 1과 마찬가지이기 때문에, 공통되는 부분에 대해서는 생략하고, 특징적인 부분에만 대하여 설명한다.
상기한 제1 실시예에서는 상기 기판 부품(11)의 상면에 센터 패드 구조를 갖는 반도체 소자(16)를 페이스 다운 방식에 의해 설치하고 있지만, 이 실시예에서는 도 12에 도시한 바와 같이, 상기 반도체 소자(16)는 센터 패드 구조와 반도체 소자 주변부에도 복수의 전극 패드(24)를 갖는 주변 패드 구조를 갖고 있다.
상기 반도체 소자(16)의 주변부에 형성된 상기 전극 패드(24)는 상기 기판 부품(11)의 주변부로부터 노출되어 있다. 즉, 상기 기판 부품(11)의 주변부에 형성되고, 상기 반도체 소자(16)의 단부를 초과하는 길이를 갖는 정방 형상의 홈부(25)로부터 노출되어 있다.
상기 전극 패드(24)에 대해서도, 상기 센터 패드 구조와 마찬가지로 상기 정방 형상의 홈부(25)는, 도 13에 도시한 바와 같이 각각 상기 전극 패드, 상기 금속 세선 및 상기 접속 단자를 포함하도록 밀봉 수지로 밀봉되어 하면측 각 주변부에 패키지단과 접촉하도록 각각 1개의 밀봉 수지 부재(26)를 형성하고 있다.
도 14에서는, 상기 밀봉 수지 부재(21)의 양측에는, 하면측 각 주변부에 패키지단과 접촉하도록 각각 3개의 밀봉 수지 부재(26-1 내지 26-3)를 형성하고 있다. 그런 후에, 실시예 1과 마찬가지로, 상기 기판 부품(11)의 하면측에 형성된 볼 랜드에 땜납볼을 접합하여, 원하는 사이즈로 절단하여 패키지를 구성하고 있다.
도 15 및 도 16은 제2 실시예의 변형예를 나타낸다. 즉, 도 13 및 도 14에서는, 하면측 각 주변부의 밀봉 수지 부재(26, 26-1 내지 26-3)는 패키지단과 접촉하도록 각각 밀봉되어 있지만, 이 예에서는 상기 각 밀봉 수지 부재가 패키지단과 접촉하지 않도록 형성되어 있고, 상기 각 밀봉 수지 부재의 면적을 작게 하고 있다.
I. 센터 패드 구조를 갖는 반도체 소자를 실장하는 표면 실장형 반도체 장치의 제조 공정은 하기와 같이 된다.
(1) 글래스 에폭시재 혹은 폴리이미드재 등으로 이루어지고, 서로 대향하는 제1 및 제2 표면을 갖는 기판을 준비한다.
(2) 상기 기판의 중앙부에 상기 제1 표면에서 수지 밀봉되는 반도체 소자의 단부를 초과하는 길이의 가늘고 긴 형상을 갖는 홈부(슬릿)를 형성한다.
(3) 상기 기판의 제2 표면에 구리 등의 금속 재료의 박막에 의해 복수개의 접속 단자, 볼 랜드 및 이들을 접속하는 배선 회로를 형성하고, 이 배선 회로를 보호하기 위해 기판 표면에 솔더 레지스트를 도포한다.
(4) 복수의 전극 패드가 상기 홈부로부터 노출하도록, 센터 패드 구조를 갖는 반도체 소자를 페이스 다운 방식에 의해 상기 제1 표면에 접착한다.
(5) 노출된 각 전극 패드와 상기 배선 회로에 접속된 상기 접속 단자를 세선에 의해 전기적으로 접속한다.
(6) 상기 반도체 소자를 갖는 상기 기판을 금형 내에 수납하고, 상기 제1 표면에 형성된 밀봉 수지 주입구로부터 밀봉 수지를 유입시킨다. 이에 의해, 상기 제1 표면에서의 상기 반도체 소자는 밀봉 수지 부재로 충전됨과 함께, 상기 밀봉 수지는 상기 슬릿으로 진입하여, 상기 반도체 소자와 상기 홈부와의 간극을 통하여 상기 기판의 상기 제2 표면측으로 향하여, 상기 슬릿에 관련하는 상기 노출된 전극 패드, 상기 접속 단자 및 세선을 밀봉 수지 부재로 충전된다.
(7) 상기 볼 랜드에 땜납볼을 접합하고, 원하는 사이즈로 절단하여 패키지를 구성한다.
이러한 제조 방법에 따르면, 상기 기판 중앙부에는, 상기 반도체 소자의 단부를 초과하는 길이의 가늘고 긴 형상을 갖는 상기 홈부가 형성되어 있기 때문에, 상기 제1 및 제2 표면에 형성되는 각 밀봉 수지 부재를 별개로 밀봉하지 않고, 일괄하여 형성할 수 있다.
II. 센터 패드 구조와 반도체 소자 주변부에 복수의 전극 패드를 갖는 주변 패드 구조를 갖는 반도체 소자를 실장하는 표면 실장형 반도체 장치의 제조 공정에 서도, 센터 패드 구조를 갖는 반도체 소자를 실장하는 표면 실장형 반도체 장치의 제조 공정과 마찬가지로 하기와 같이 형성할 수 있다.
(8) 상기 기판 중앙부에 형성된 가늘고 긴 형상을 갖는 상기 홈부에 대하여 대칭으로 형성되고, 상기 반도체 소자의 단부를 초과하는 길이를 갖는 정방 형상의 홈부를 형성하고,
(9) 노출된 각 전극 패드와 상기 배선 회로에 접속된 상기 접속 단자를 세선에 의해 전기적으로 접속한다.
(10) 상기 반도체 소자를 갖는 상기 기판을 금형 내에 수납하고, 상기 제1 표면에 형성된 밀봉 수지 주입구로부터 밀봉 수지를 유입시킨다. 이에 의해, 상기 제1 표면에서의 상기 반도체 소자는 밀봉 수지 부재로 충전됨과 함께, 밀봉 수지는 상기 각 홈부로 진입하여, 상기 반도체 소자와 상기 각 홈부와의 간극을 통하여 상기 기판의 상기 제2 표면측으로 향하여, 상기 각 홈부에 관련하는 상기 노출된 전극 패드, 상기 접속 단자 및 세선은 밀봉 수지 부재로 충전된다.
상술한 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허 청구 범위 내에 의해 정의되며, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것으로 의도되어야 한다.
이와 같은 제조 방법에 따르면, 상기 제1 및 제2 표면에 형성되는 각 밀봉 수지 부재를 별개로 밀봉하지 않고, 일괄하여 형성할 수 있을 뿐만 아니라, 상기 주변 패드가 노출되는 상기 정방 형상의 홈부마다 밀봉 수지 부재로 충전할 수 있다.
상기한 기재로부터 분명한 바와 같이, 본 발명에 따르면, 상기한 종래의 결점을 해소하여 반도체 소자 주변부의 전극 패드부만을 밀봉하는 것이 가능해져, 반도체 소자 디자인의 자유도가 증가하고, 소자 특성이 향상된 표면 실장형 반도체 장치 및 그 제조 방법이 얻어진다.
또한, 트랜스퍼 몰드 방식으로써 볼 랜드와 접촉하지 않고 필요한 부분에만 일괄하여 밀봉 수지를 주입할 수 있어, 공정, 공사 기간, 코스트의 삭감이 가능하게 된다. 또한, 전극 패드의 위치를 문제삼지 않기 때문에 반도체 소자 디자인의 자유도가 증가 소자 특성이 향상된다.

Claims (20)

  1. 서로 대향하는 제1 및 제2 표면을 가짐과 함께, 중앙부에 슬릿을 갖고, 상기 제2 표면에 볼 랜드, 접속 단자 및 이들을 접속하는 배선 회로를 갖는 지지 기판과,
    적어도 중앙부에 전극 패드가 설치된 반도체 소자로서, 상기 전극 패드가 상기 슬릿 내에 위치하고, 상기 반도체 소자의 폭이 상기 슬릿의 길이 방향의 길이보다 짧고, 상기 슬릿의 양단이 상기 반도체 소자의 단부보다 밖에 위치하도록 상기 제1 표면에 재치된 반도체 소자와,
    상기 제2 표면에서 상기 전극 패드와 상기 접속 단자를 전기적으로 접속하는 금속 세선과,
    상기 제1 표면에서 상기 반도체 소자를 밀봉하도록 설치된 제1 밀봉 수지 부재와,
    상기 제2 표면에서 상기 슬릿을 밀봉하도록 설치된 제2 밀봉 수지 부재를 구비하는 표면 실장형 반도체 장치.
  2. 제1항에 있어서,
    상기 슬릿은 각각 상기 전극 패드, 상기 금속 세선 및 상기 접속 단자를 포함하도록 밀봉 수지로 밀봉되어 있는 표면 실장형 반도체 장치.
  3. 제1항에 있어서,
    상기 반도체 소자는 센터 패드 구조를 갖는 표면 실장형 반도체 장치.
  4. 제1항에 있어서,
    상기 볼 랜드에 땜납볼이 접합되는 표면 실장형 반도체 장치.
  5. 제1항에 있어서,
    상기 슬릿은 상기 반도체 소자의 단부를 초과하는 길이를 갖는 표면 실장형 반도체 장치.
  6. 제1항에 있어서,
    상기 지지 기판은 주변부에 적어도 하나의 제2 슬릿을 더 가짐과 함께, 상기 반도체 소자는 주변부에 설치된 전극 패드를 구비하고, 상기 제2 표면에서 상기 제2 슬릿을 밀봉하도록 설치된 적어도 하나의 제3 밀봉 수지 부재를 구비하는 표면 실장형 반도체 장치.
  7. 제6항에 있어서,
    상기 반도체 소자는 센터 패드 구조와 주변 패드 구조를 갖는 표면 실장형 반도체 장치.
  8. 제6항에 있어서,
    상기 볼 랜드에 땜납볼이 접합되는 표면 실장형 반도체 장치
  9. 제6항에 있어서,
    상기 제2 슬릿은 각각 상기 전극 패드, 상기 금속 세선 및 상기 접속 단자를 포함하도록 밀봉 수지로 밀봉되어 있는 표면 실장형 반도체 장치.
  10. 제6항에 있어서,
    상기 적어도 하나의 제3 밀봉 수지 부재는 상기 반도체 소자의 단부보다도 길거나, 또는 짧은 표면 실장형 반도체 장치.
  11. 제6항에 있어서,
    상기 적어도 하나의 제3 밀봉 수지 부재는 패키지단과 접촉하도록 각각 밀봉되어 있는 표면 실장형 반도체 장치.
  12. 제6항에 있어서,
    상기 적어도 하나의 제3 밀봉 수지 부재는 패키지단과 접촉하지 않도록 각각 밀봉되어 있는 표면 실장형 반도체 장치.
  13. 서로 대향하는 제1 및 제2 표면을 갖는 기판을 준비하고,
    상기 기판의 중앙부에 상기 제1 표면에서 수지 밀봉되는 반도체 소자의 단부를 초과하는 길이를 갖는 슬릿을 형성하고,
    상기 기판의 제2 표면에 금속 재료의 박막에 의해 복수개의 접속 단자, 볼 랜드 및 이들을 접속하는 배선 회로를 형성하고,
    복수의 전극 패드가 상기 슬릿으로부터 상기 제2 표면에 노출하도록, 센터 패드 구조를 갖는 반도체 소자를 페이스 다운 방식에 의해 상기 제1 표면에 접착하고,
    노출된 상기 각 전극 패드와 상기 배선 회로에 접속된 상기 접속 단자를 세선에 의해 전기적으로 접속하고,
    상기 반도체 소자를 갖는 상기 기판을 금형 내에 수납하고, 상기 제1 표면에 형성된 밀봉 수지 주입구로부터 밀봉 수지를 유입시켜, 상기 슬릿에 관련하는 상기 노출된 전극 패드, 상기 접속 단자 및 세선을 밀봉 수지 부재로 충전하고, 상기 제1 표면에서 상기 반도체 소자를 밀봉하도록 설치된 제1 밀봉 수지 부재와, 상기 제2 표면에서 상기 슬릿을 밀봉하도록 설치된 제2 밀봉 수지 부재를 형성하고,
    상기 볼 랜드에 땜납볼을 접합하고, 원하는 사이즈로 절단하여 패키지를 형성하는 표면 실장형 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 밀봉 수지는 상기 슬릿에 진입하고, 상기 반도체 소자와 상기 홈부와의 간극을 통하여 상기 기판의 상기 제2 표면측으로 향하여 상기 노출된 전극 패드, 상기 접속 단자 및 세선을 밀봉 수지 부재로 충전하는 표면 실장형 반도체 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 반도체 소자는 센터 패드 구조를 갖는 표면 실장형 반도체 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 기판 중앙부에 형성된 가늘고 긴 형상을 갖는 상기 슬릿에 대하여 대칭으로 형성되고, 상기 반도체 소자의 단부를 초과하는 길이를 갖는 정방 형상의 슬릿을 형성하고,
    노출된 상기 각 전극 패드와 상기 배선 회로에 접속된 상기 접속 단자를 세선에 의해 전기적으로 접속하고,
    상기 각 슬릿을 수지 밀봉하여 상기 기판의 주변부에 적어도 하나의 제3 수지 밀봉 부재를 형성하는 것을 더 구비하는 표면 실장형 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 반도체 소자는 센터 패드 구조와 주변 패드 구조를 갖는 표면 실장형 반도체 장치의 제조 방법.
  18. 제13항에 있어서,
    상기 배선 회로를 보호하기 위해 기판 표면에 솔더 레지스트를 도포하는 표면 실장형 반도체 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 적어도 하나의 제3 밀봉 수지 부재는 패키지단과 접촉하도록 각각 밀봉되어 있는 표면 실장형 반도체 장치의 제조 방법.
  20. 제16항에 있어서,
    상기 적어도 하나의 제3 밀봉 수지 부재는 패키지단과 접촉하지 않도록 각각 밀봉되어 있는 표면 실장형 반도체 장치의 제조 방법.
KR1020060048642A 2005-05-31 2006-05-30 표면 실장형 반도체 장치 및 그 제조 방법 KR100743319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005160683A JP2006339317A (ja) 2005-05-31 2005-05-31 表面実装型半導体装置
JPJP-P-2005-00160683 2005-05-31

Publications (2)

Publication Number Publication Date
KR20060125537A KR20060125537A (ko) 2006-12-06
KR100743319B1 true KR100743319B1 (ko) 2007-07-26

Family

ID=37463965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048642A KR100743319B1 (ko) 2005-05-31 2006-05-30 표면 실장형 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060270118A1 (ko)
JP (1) JP2006339317A (ko)
KR (1) KR100743319B1 (ko)
TW (1) TW200703593A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020003512A (ko) * 2000-07-04 2002-01-12 니시가키 코지 반도체 장치 및 그 제조 방법
JP2004007005A (ja) 1994-12-20 2004-01-08 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3194917B2 (ja) * 1999-08-10 2001-08-06 トーワ株式会社 樹脂封止方法
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2002033418A (ja) * 2000-07-17 2002-01-31 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2003007971A (ja) * 2001-06-25 2003-01-10 Toshiba Corp 半導体装置
US6963142B2 (en) * 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
US20030100174A1 (en) * 2001-11-28 2003-05-29 Walsin Advanced Electronics Ltd Process for making a ball grid array semiconductor package
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
US6879030B2 (en) * 2002-09-30 2005-04-12 Ultratera Corporation Strengthened window-type semiconductor package
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
JP3832430B2 (ja) * 2002-12-24 2006-10-11 松下電工株式会社 Ｗ−ｂｇａ用半導体封止材料及びｗ−ｂｇａ型半導体装置
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
US20040251532A1 (en) * 2003-06-10 2004-12-16 Potter Chien Chip package structure
KR100587081B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
TWI241697B (en) * 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007005A (ja) 1994-12-20 2004-01-08 Renesas Technology Corp 半導体装置及びその製造方法
KR20020003512A (ko) * 2000-07-04 2002-01-12 니시가키 코지 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TW200703593A (en) 2007-01-16
US20060270118A1 (en) 2006-11-30
JP2006339317A (ja) 2006-12-14
TWI311801B (ko) 2009-07-01
KR20060125537A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
US5808873A (en) Electronic component assembly having an encapsulation material and method of forming the same
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
KR100211421B1 (ko) 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JP4901458B2 (ja) 電子部品内蔵基板
US8541891B2 (en) Semiconductor device
JP3672280B2 (ja) スルーホール電極付き電子部品の製造方法
KR100594248B1 (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
EP1189273A2 (en) Semiconductor device and production process
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
US20090032977A1 (en) Semiconductor device
JP3839178B2 (ja) 半導体装置
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US6774500B1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
GB2396963A (en) Semiconductor packaging structure
US6833607B2 (en) Resin-molded semiconductor device that includes at least one additional electronic part
KR100743319B1 (ko) 표면 실장형 반도체 장치 및 그 제조 방법
JPH06283561A (ja) 半導体装置のパッケージ
KR100388211B1 (ko) 멀티 칩 패키지
JP3466354B2 (ja) 半導体装置
JP3342172B2 (ja) 電子回路部品及びその製造方法
KR100708050B1 (ko) 반도체패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR101319393B1 (ko) 멀티 칩이 실장된 기판의 제조방법 및 멀티 칩이 실장된기판
JPH10214934A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee