JPH0319703B2 - - Google Patents

Info

Publication number
JPH0319703B2
JPH0319703B2 JP61240693A JP24069386A JPH0319703B2 JP H0319703 B2 JPH0319703 B2 JP H0319703B2 JP 61240693 A JP61240693 A JP 61240693A JP 24069386 A JP24069386 A JP 24069386A JP H0319703 B2 JPH0319703 B2 JP H0319703B2
Authority
JP
Japan
Prior art keywords
insulating film
opening
semiconductor element
front surface
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61240693A
Other languages
English (en)
Other versions
JPS6394645A (ja
Inventor
Masanobu Obara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61240693A priority Critical patent/JPS6394645A/ja
Priority to US07/107,396 priority patent/US4907061A/en
Publication of JPS6394645A publication Critical patent/JPS6394645A/ja
Publication of JPH0319703B2 publication Critical patent/JPH0319703B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電子装置に関し、特に薄型可撓性基
板に半導体素子が実装された電子装置に関するも
のである。
［従来の技術］ 従来、このような電子装置として厚みが0.76mm
程度の超薄型ICカードがある。ICカードに用い
られる半導体装置の実装方式として、従来のワイ
ヤボンデイング方式と可撓性有機絶縁フイルムを
用いる、いわゆるテープアセンブリ方式（TAB
−テープ・オートメイテツド・ボンデイングとも
いう）が用いられている。このうち、テープアセ
ンブリ方式は超薄型パツケージ化実装、自動化が
可能などの利点があり、将来性が期待されてい
る。そして、このテープアセンブリ方式による半
導体装置の実装形態は色々考えられている。
第４図は、従来のICカード用半導体素子の構
造を示す断面図である。
図において、半導体素子１の表側表面１ａに突
起電極２が形成されている。ポリイミド樹脂やガ
ラスエポキシ樹脂などからなる可撓性有機絶縁フ
イルム３０に開口部３１が形成されており、可撓
性有機絶縁フイルム３０の表側表面３０ａに、回
路配線３２およびこの回路配線３２の一方端に電
気的に接続される、半導体装置の外部電極３３が
形成されている。回路配線３２の他方端にリード
端子３４が電気的に接続されており、このリード
端子３４は開口部３１へ張り出している。可撓性
有機絶縁フイルム３０と回路配線３２と外部電極
３３とリード端子３４とはパツケージ基板３００
を構成する。半導体素子１はパツケージ基板３０
０の開口部３１下で可撓性有機絶縁フイルム３０
の裏側表面３０ｂ側に位置するように配置されて
いる。リード端子３４は突起電極２に位置合わせ
して重ねられるように配置されており、このリー
ド端子３４は突起電極２に電気的・機械的に接続
されている。半導体素子１の一部、突起電極２、
リード端子３４、回転配線３２の一部および開口
部３１は、エポキシ樹脂などの封止樹脂４０で封
止されている。この封止樹脂４０は半導体素子１
などを外部からの汚染や機械的影響などから防
ぐ。
第５図は、従来のICカードの構成を示す断面
図である。
図において、塩化ビニル樹脂などからなる可撓
性のカード５０の表側に凹部５１が形成されてい
る。第４図の半導体装置が回路配線３２側を表側
にして凹部５１に実装されており、可撓性有機絶
縁フイルム３０の表側表面３０ａがカード５０の
表側表面５０ａと一致するようになつている。こ
の実装は、半導体装置を凹部５１に埋め込み、ま
たは半導体装置を凹部５１に埋め込んだ後この半
導体装置を凹部５１に接着剤で貼付けることによ
つてなされる。半導体装置の表側表面まわりを平
坦化するように、この半導体装置の表側表面およ
びカード５０の表側表面５０ａに膜厚が約80μｍ
の透明のオーバコート膜６０が形成されている。
このオーバコート膜６０に開口部６１が形成され
て外部電極３３の一部が露出しており、この外部
電極３３に外部から電気的に接触できるようにな
つている。この例において、ICカードの総厚は
0.76mm程度であり、また、ICカード表面は凹凸の
ない平坦性が要求される。
なお、第４図においては、封止樹脂４０が半導
体素子１の一部を封止する構造の半導体装置につ
いて示したが、これ以外に、封止樹脂が半導体素
子１の裏側表面１ｂにも形成されて半導体素子１
全体を樹脂封止するような構造の半導体装置も用
いられている。
［発明が解決しようとする問題点］ ところで、従来のICカードにおいて、回路配
線３２は、可撓性有機絶縁フイルム３０の表側表
面３０ａに膜厚が一般に約35μｍの銅箔などから
なる金属膜を形成し、この金属膜を写真蝕刻法な
どによりパターニングして形成されるため、半導
体装置の仕上がり表面が35μｍ程度の凹凸を有す
るものとなる。これを防止するために、回路配線
３２表面にソルダーレジストと呼ばれる樹脂を塗
布してこの凹凸を小さくしているが、凹凸は完全
にはなくならない。また、可撓性有機絶縁フイル
ム３０の表側表面３０ａに回路配線３２、外部電
極３３があるため、封止樹脂４０の表側表面４０
ａを平坦にすることが困難である。このため、半
導体装置をカード５０に実装後、オーバコート膜
６０を施しても半導体装置の表側表面の凹凸を完
全には吸収できず若干の凹凸が残る。また、オー
バコート膜６０は約80μｍの膜厚を有するので、
0.76mmの厚みのICカードを得るためには、オーバ
コート膜６０の膜厚分だけ半導体装置の総厚を薄
くしなければならず、半導体装置の製造がより困
難になつてくる。また、回路配線３２は半導体装
置の表面に露出しているため、半導体装置をカー
ド５０に実装した後も回路配線３２が外部から見
えるためデザイン上見苦しいなどの問題点があつ
た。
この発明は上記のような問題点を解消するため
になされたもので、その表側表面を平坦化できる
とともに外から回路配線が見えないICカードを
得ることを目的とする。
［問題点を解決するための手段］ この発明に係る電子装置は、半導体素子の表側
表面に電極を形成し、第１開口部が形成された可
撓性絶縁フイルムの裏側表面に回路配線およびこ
の回路配線の一方端に電気的に接続される外部電
極を形成し、回路配線の他方端に第１開口部に張
り出したリード端子を電気的に接続し、可撓性絶
縁フイルムに外部電極の一部を露出するように第
２開口部を形成し、可撓性絶縁フイルムと回路配
線と外部電極とリード端子とからパツケージ基板
を構成し、第１開口部下で可撓性絶縁フイルムの
裏側表面側に半導体素子を配置してリード端子を
電極に電気的・機械的に接続し、封止樹脂で半導
体素子の一部または全体、電極、リード端子、回
路配線の一部および第１開口部を封止し、半導体
素子と電極とパツケージ基板と封止樹脂とから半
導体装置を構成し、薄型可撓性基板の表側に形成
された凹部に、半導体装置を可撓性絶縁フイルム
の表側表面が薄型可撓性基板の表側表面に一致す
るようにして実装したものである。」を「この発
明にかかるカード状の電子装置は、前側表面と後
側表面とを有し、第１開口部と第２開口部とが形
成された可撓性ある絶縁フイルムと、可撓性ある
絶縁フイルムの後側表面上に形成され、かつ一端
が第１開口部まで延在されたインナーリードと、
可撓性ある絶縁フイルムの後側表面上に形成さ
れ、第２開口部に露出された露出部を有し、かつ
インナーリードに電気的に接続された外部リード
と、可撓性ある絶縁フイルムの第１開口部の位置
でかつ後側表面側に配置され、表面にインナーリ
ードの一端にそれぞれ電気的に接続される複数の
電極が形成された半導体素子と、少なくとも可撓
性ある絶縁フイルムの第１開口部、半導体素子の
表面およびインナーリードと半導体素子の電極と
の接続部を覆い、可撓性ある絶縁フイルムの前側
表面と同一平面をなす平坦面を有した封止樹脂
と、可撓性ある絶縁フイルムおよび半導体素子が
収容される凹部を有し、可撓性ある絶縁フイルム
の前側表面と同一平面をなす平坦な前側表面を有
する可撓性ある基板とを含む。
［作用］ この発明においては、可撓性絶縁フイルムの裏
側表面に回路配線を形成し、第１開口部下で可撓
性絶縁フイルムの裏側表面側に半導体素子を配置
し、可撓性絶縁フイルムの表側表面を薄型可撓性
基板の表側表面に一致するようにしているので、
第１開口部の封止樹脂表面を平坦化しかつこの封
止樹脂表面を可撓性絶縁フイルムの表側表面に一
致させることができ、電子装置の表側表面を平坦
化することができる。また、回路配線は可撓性絶
縁フイルムの裏側表面に形成されているので、回
路配線は外から見えない。また、可撓性絶縁フイ
ルムに外部電極の一部が露出するように第２開口
部を形成することによつて、外部電極に外部から
電気的に接触できる。また、電子装置の表側表面
を平坦化できるため、オーバコート膜を形成する
必要がない。
［実施例］ 以下、この発明の実施例を図について説明す
る。なお、この実施例の説明において、従来の技
術の説明と重複する部分については適宜その説明
を省略する。
第１図は、この発明の実施例であるICカード
に用いられる半導体装置の構造を示す断面図であ
る。
図において、開口部３１を有する可撓性絶縁フ
イルム３０の裏側表面３０ｂに、回路配線３２お
よびこの回路配線３２の一方端に電気的に接続さ
れる、半導体素子の外部電極３３が形成されてい
る。回路配線３２の他方端にリード端子３４が電
気的に接続されており、このリード端子３４は開
口部３１へ張り出している。可撓性有機絶縁フイ
ルム３０に外部電極３３に達する開口部３５が形
成されている。この開口部３５に外部電極３３に
電気的に接続された金属突起部３６が形成されて
おり、金属突起部３６に外部から電気的に接触で
きるようになつている。金属突起部３６は、開口
部３５に電気メツキや、蒸着、スパツタなどによ
り金属膜を析出したり、開口部３５にこの寸法に
切断した金属箔を貼付けたりして形成される。可
撓性有機絶縁フイルム３０と回路配線３２と外部
電極３３とリード端子３４と金属突起部３６とは
パツケージ基板３０１を構成する。半導体素子１
は開口部３１下で可撓性有機絶縁フイルム３０の
裏側表面３０ｂ側に位置するように配置されてい
る。リード端子３４は突起電極２に位置合わせし
て重ねられるように配置されており、このリード
端子３４は突起電極２に電気的・機械的に接続さ
れている。半導体素子１の一部、突起電極２、リ
ード端子３４、回路配線３２の一部および開口部
３１はエポキシ樹脂などの封止樹脂４１で封止さ
れている。そして、封止樹脂４１の表側表面４１
ａは、半導体素子１の表側表面１ａまわりを平坦
化するように平坦になつており、かつ可撓性有機
絶縁フイルム３０の表側表面３０ａと一致するよ
うにしている。このような樹脂封止は回路配線３
２、外部電極３３が可撓性有機絶縁フイルム３０
の裏側表面３０ｂに形成されていることによつて
可能となる。この樹脂封止には、いわゆるトラン
スフアモールド法や、液状の樹脂を半導体素子１
などに滴下して凝固する方法や、所定の形状に成
形された未硬化状態の樹脂を半導体素子１に載
せ、この樹脂を加熱して溶融する方法などが用い
られる。なお、半導体装置の厚みの精度を上げる
ために、封止樹脂の硬化後その表面を研磨して半
導体装置表面をさらに平坦化してもよい。また、
金属突起部３６は有機可撓性絶縁フイルム３０の
膜厚が薄いときは必要でなく、有機可撓性絶縁フ
イルム３０の膜厚が厚くなるにつれて金属突起部
３６の突起高さを高くなるようにする。これは、
外部から金属突起部３６への電気的接触をより容
易にするためである。
第２図は、この発明の一実施例であるICカー
ドの構造を示す断面図である。
図において、可撓性のカード５０の表側に凹部
５２が形成されている。第１図の半導体装置が、
可撓性有機絶縁フイルム３０の表側表面３０ａを
カード５０の表側表面５０ａに一致するようにし
て凹部５２に実装されている。第１図の半導体装
置はその表側表面が可撓性有機絶縁フイルム３０
と封止樹脂４１とで平坦化されているため、この
半導体素子をカード５０に実装したとき、半導体
装置の表側表面をカード５０の表側表面５０ａと
同一平面に仕上げることが可能となる。このた
め、半導体装置の表側表面およびカード５０の表
側表面５０ａにオーバコート膜を形成する必要が
なく、その分半導体装置の総厚を厚くでき半導体
装置の製造がより容易となる。また、回路配線３
２が可撓性有機絶縁フイルム３０の裏側表面３０
ｂに形成されて半導体装置の内部にあるので、回
路配線３２は外から見えない。なお、この実施例
において、封止樹脂を半導体素子１の裏側表面１
ｂにも形成し、半導体素子１全体を樹脂封止する
ようにしてもよい。
第３図は、この発明の他の実施例であるICカ
ードの構造を示す断面図である。
図において、パツケージ基板３０１の開口部３
１下に容器７が配置されており、この容器７の端
部はパツケージ基板３０１に接着剤８で接着され
ている。容器７に半導体素子１が収納されてい
る。容器７をパツケージ基板３０１に接着後開口
部３１、容器７内に封止樹脂４２が充填され、封
止樹脂４２で半導体素子１全体、などが封止され
ている。カード５０の表側に凹部５３が形成され
ている。この凹部５３に、容器７とともに、半導
体素子１と突起電極２とパツケージ基板３０１と
封止樹脂４２とから構成される半導体装置が実装
されている。この方法によると、半導体装置の外
形を揃えるために極めて便利である。
なお、上記実施例では、半導体装置をカードに
実装したICカードについて示したが、この発明
は、ICカード以外の、半導体装置を薄型可撓性
基板に実装するような他の電子装置にも適用する
ことができる。
［発明の効果］ 以上のようにこの発明によれば、可撓性絶縁フ
イルムの裏側表面に回路配線を形成し、第１開口
部下で可撓性絶縁フイルムの裏側表面側に半導体
素子を配置し、可撓性絶縁フイルムの表側表面を
薄型可撓性基板の表側表面に一致するようにして
いるので、第１開口部の封止樹脂表面を平坦化し
かつこの封止樹脂表面を可撓性絶縁フイルムの表
側表面に一致させることができ、電子装置の表側
表面を平坦化することができる。また、回路配線
は可撓性絶縁フイルムの裏側表面に形成されて半
導体装置の内部にあるので、回路配線は外から見
えない。また、可撓性絶縁フイルムに外部電極の
一部が露出するように第２開口部を形成すること
によつて、外部電極に外部から電気的に接触でき
る。また、電子装置の表側表面が平坦化されてい
るためオーバコート膜を形成する必要がなく、そ
の分半導体装置の総厚を厚くでき半導体装置の製
造がより容易になる。
【図面の簡単な説明】
第１図は、この発明の実施例であるICカード
に用いられる半導体装置の構造を示す断面図であ
る。第２図は、この発明の一実施例であるICカ
ードの構造を示す断面図である。第３図は、この
発明の他の実施例であるICカードの構造を示す
断面図である。第４図は、従来のICカード用半
導体装置の構造を示す断面図である。第５図は、
従来のICカードの構造を示す断面図である。 図において、１は半導体素子、２は突起電極、
３０は可撓性有機絶縁フイルム、３１は開口部、
３２は回路配線、３３は外部電極、３４はリード
端子、３５は開口部、３６は金属突起部、３０１
はパツケージ基板、４１，４２は封止樹脂、５０
はカード、５２，５３は凹部、７は容器、８は接
着剤である。なお、各図中同一符号は同一または
相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 前側表面と後側表面とを有し、第１開口部と
    第２開口部が形成された可撓性ある絶縁フイルム
    と、 前記可撓性ある絶縁フイルムの後側表面上に形
    成され、かつ一端が第１開口部まで延在されたイ
    ンナーリードと、 前記可撓性ある絶縁フイルムの後側表面上に形
    成され、前記第２開口部に露出された露出面を有
    し、かつ前記インナーリードに電気的に接続され
    た外部リードと、 前記可撓性ある絶縁フイルムの前記第１開口部
    の位置でかつ前記後側表面側に配置され、表面に
    前記インナーリードの一端にそれぞれ電気的に接
    続される複数の電極が形成された半導体素子と、 少なくとも可撓性ある絶縁フイルムの第１開口
    部、前記半導体素子の表面および前記インナーリ
    ードと前記半導体素子の電極との接続部を覆い、
    前記可撓性ある絶縁フイルムの前側表面と同一平
    面をなす平坦面を有した封止樹脂と、 前記可撓性ある絶縁フイルムおよび前記半導体
    素子が収容される凹部を有し、前記可撓性ある絶
    縁フイルムの前側表面と同一平面をなす平坦な前
    側表面を有する可撓性ある基板とを含むカード状
    の電子装置。 ２ さらに、前記第２開口内部に前記外部リード
    に電気的に接続される金属膜を備えた特許請求の
    範囲第１項に記載の電子装置。 ３ さらに、容器を備え、 前記容器は前記第１開口部下に配置されて該容
    器の端部が前記可撓性ある基板に接着され、前記
    半導体素子は前記容器に収容されており、前記封
    止樹脂は前記半導体素子と前記容器との〓間に充
    填されている特許請求の範囲第１項または第２項
    に記載の電子装置。
JP61240693A 1986-10-08 1986-10-08 電子装置 Granted JPS6394645A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61240693A JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置
US07/107,396 US4907061A (en) 1986-10-08 1987-10-06 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61240693A JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置

Publications (2)

Publication Number Publication Date
JPS6394645A JPS6394645A (ja) 1988-04-25
JPH0319703B2 true JPH0319703B2 (ja) 1991-03-15

Family

ID=17063296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61240693A Granted JPS6394645A (ja) 1986-10-08 1986-10-08 電子装置

Country Status (2)

Country Link
US (1) US4907061A (ja)
JP (1) JPS6394645A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
US6756670B1 (en) * 1988-08-26 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
FR2674681A1 (fr) * 1991-03-28 1992-10-02 Em Microelectronic Marin Sa Composant electronique ultramince et procede pour sa fabrication.
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
WO1994016544A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Process for manufacturing integrated microcircuits
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
EP0942392A3 (en) * 1998-03-13 2000-10-18 Kabushiki Kaisha Toshiba Chip card
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
CN108027892B (zh) * 2015-09-18 2021-04-09 X卡控股有限公司 用于信息携带卡的自定心嵌体和芯层、过程以及得到的产品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5211767A (en) * 1975-07-17 1977-01-28 Matsushita Electric Ind Co Ltd Semiconductor device
JPS5230184A (en) * 1975-09-02 1977-03-07 Sharp Corp Semiconductor device
JPS5237769A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Semiconductor device
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
JPS5552250A (en) * 1978-10-11 1980-04-16 Nippon Telegr & Teleph Corp <Ntt> Connecting structure in semiconductor integrated circuit
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures

Also Published As

Publication number Publication date
JPS6394645A (ja) 1988-04-25
US4907061A (en) 1990-03-06

Similar Documents

Publication Publication Date Title
JP2849594B2 (ja) 電子モジュールの封止方法
US4822989A (en) Semiconductor device and method of manufacturing thereof
US5081520A (en) Chip mounting substrate having an integral molded projection and conductive pattern
US5253010A (en) Printed circuit board
US7786567B2 (en) Substrate for electrical device and methods for making the same
JPH0319703B2 (ja)
JPH01503184A (ja) 集積回路装置パッケージ
US5434357A (en) Reduced semiconductor size package
JP3440238B2 (ja) 液晶表示装置への半導体装置の実装構造およびその半導体装置
JPH01198351A (ja) 電子素子とそのコンタクトを基板上に固定する方法
JPH09186267A (ja) Ｂｇａ半導体パッケージ
JP2794262B2 (ja) 電子回路パッケージ
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2661115B2 (ja) Ｉｃカード
JPS62235799A (ja) 混成集積回路装置
JPS62260343A (ja) 半導体装置
JPH06334070A (ja) 混成集積回路装置
KR19980027872A (ko) 칩 카드
JPH0810746B2 (ja) メモリーモジュール
JPS6011646Y2 (ja) フラツトパツケ−ジ
JPS598067B2 (ja) 半導体装置の製造方法
JPH0276798A (ja) 集積回路装置の製造方法
JPH0143872Y2 (ja)
JPS60262434A (ja) 半導体装置
JPS6394646A (ja) 電子装置