JPS6245159A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6245159A
JPS6245159A JP60184227A JP18422785A JPS6245159A JP S6245159 A JPS6245159 A JP S6245159A JP 60184227 A JP60184227 A JP 60184227A JP 18422785 A JP18422785 A JP 18422785A JP S6245159 A JPS6245159 A JP S6245159A
Authority
JP
Japan
Prior art keywords
bonding pads
semiconductor chip
insulating film
semiconductor device
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60184227A
Other languages
English (en)
Inventor
Shoji Matsugami
松上　昌二
Michiaki Furukawa
古川　道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP60184227A priority Critical patent/JPS6245159A/ja
Publication of JPS6245159A publication Critical patent/JPS6245159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置に係り、特に、半導体チップとリ
ードフレーｔ、とを電気的に接続する技術に適用して有
効な技術に関するものである。
〔背景技術〕
一般に使用されているデュアル・インライン・パッケー
ジ（以下、単にＤＩＰという）型半導体装置は、例えば
、第４図に示すように、半導体チップ１の長手方向の端
部上にボンディングパッド２を設け、リードピン４と一
体的に形成されているリードフレーム５とを半導体チッ
プ１とをボンディングワイヤ６によって電気的に接続し
ている。
なお、３は封止レジンである。
そして、近年、大型集積回路が要望されるようになり、
半導体チップが大型化してきている。
そこで、パッケージの外形・」法は、規格により決めら
れているため、大型半導体チップをパッケージに実装す
る場合、前記従来の半導体装置では。
リードフレームをボンディングパッドまで引き回すこと
が国電となるという問題があった。
なお、前記のように、パッケージ内にリードフレームを
引き回し、このリードフレームと半導体チップとを電気
的に接続する技術は、例えば１日経マグロウヒル社発行
「日経エレクトロニクス」。
１９８４年６月１１日−号、ｎｏ２、ｐ１３６に記戟さ
れている。
〔発明の目的〕
本発明の目的は、同一パッケージに実装できる半導体チ
ップの大型化が可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添イ」図面によって明らかになるであ
ろう。
〔発明の概要〕
本願において開示さＪｚる発明のうち、代表的なものの
概要を説明すれば、下記のとおりである。
すなわち、半導体チップの保護絶縁膜上に中間ボンデン
グパッドを設け、この中間ボンディングパッドと半導体
チップの長手方向の端部りに設けられたボンディングパ
ッドを電気的に接続する配線を前記保護絶縁膜上に設け
たことにより、同一パッケージに実装できる半導体チッ
プの大型化をはかったものである。
以下、本発明をディアルインラインプラスチック封止型
（以下、ＤＩＰ型と称する）４コ導体装置に適用した一
実施例とともに説明する。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
第１図乃至第２図は、本発明の一実施例のＤＩＰ型半導
体装置を説明するための図であり、第１図は、その半導
体装置の上面の封止樹脂を除去した状態における平面図
、第２図は、第１図のＡ−へ切断線における断面図、第
３図は、第１図のＢ−Ｂ切断線における断面図である。
本実施例のＤＩＰ型半導体装置は、第１図に示すように
、半導体チップエの長手方向の端部」二にボンディング
パッド２を設け、封止樹脂３内には、それとともに一体
化されるリードピン４のイナーリード部１０が設けられ
ている。また、第１図及び第３図に示すように、半導体
チップ１の保護絶縁膜（パッシベーション膜）１１上の
長手方向の両側に沿って中間ボンデングパッド１２を設
け。
この中間ボンディングパッド１２と前記ボンデぞングパ
ッド２を電気的に接続する配線１３を前記保護絶縁膜ｌ
ｌ上に設けている。そして、第１図に示すように、前記
中間ボンデングパッド１２と封止樹脂３とともに一体化
されるリード線４のうちイナーリード部１０とをボンデ
ィングワイヤ６によって電気的に接続しである。
なお、フリップチップ方式の半導体装置では。
封止樹脂３は、セラミックのようなパッケージ基板にか
えられる。この場合、前記中間ボンデングパッド１２と
パッケージ基板」二にリードピンに接続されている電極
との接続は、突起電極で行う。
前記中間ボンデングパッド１２及び配線１３は。
アルミニウム、銅、金等を蒸着によって形成する６以上
の説明かられかるように、本実施例によれば、半導体チ
ップｌの保護絶縁膜ｌｌ上に中間ボンデングパッド１２
を設け、この中間ボンディングパッド１２と半導体チッ
プ１の長手方向の端部上に設けられたボンディングパッ
ド２を電気的に接続する配線１３を前記保護絶縁膜１２
上に設けたことにより、パッケージ部分におけるリード
フレーム部分のスペース、特に、幅方向のスペースが減
少するので、同一パッケージに実装できる半導体チ ツブ１を大型化することが可能となる。
例えば、前記実施例では５本発明をワイヤボンディング
方式の半導体装置に適用した例で説明したが５本発明は
、フリップチップ方式の半導体装置にも適用できること
は勿論である。
〔効果〕
以上説明したように、本願で開示した新規な技術によれ
ば、半導体チップの保護絶縁膜上に中間ボンデングパッ
ドを設け、この中間ボンディングパッドと半導体チップ
の長手方向の端部上に設けられたボンディングパッドの
ような外部接続用電極とを電気的に接続する配線を前記
保護絶縁膜上に設けたことにより、パッケージ内のリー
ドフレーム部分のスペース、特に５幅方向のスペースが
減少するので、同一パッケージに実装できる半導体チッ
プを大型化することができる。
以上１本発明を実施例にもとずき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種゛　々変形可能である
ことはいうまでもない。
【図面の簡単な説明】
第１図は、本発明の一実施例のＤＩＰ型半導体装置のキ
ャップを外した平面図。 第２図は、第１図のＡ−Δ切断線における断面図、 第３図は、第１図のＢ−Ｂ切断線における断面図。 第４図は、従来のＤＴＰ型半導体装置の問題点を説明す
るための平面図である。 図中、１０・・・リード線のイナーリード部、１１・・
・保護絶縁膜、１２・・・中間ボンディングパッド。 １３・・・配線、１４・・・半導体ベレット取付用タブ
でし

Claims (1)

  1. 【特許請求の範囲】 １、長手方向の端部上に外部接続用電極が配列されてな
    る半導体チップを備えた半導体装置において、前記半導
    体チップの保護絶縁膜上に前記外部接続用電極ボンディ
    ングパッドを電気的に接続する配線を設けたことを特徴
    とする半導体装置。 ２、前記ボンディングパッド及び配線は、アルミニウム
    、銅、金等からなることを特徴とする特許請求の範囲第
    １項記載の半導体装置。 ３、前記配線は、蒸着又はワイヤで形成することを特徴
    とする特許請求の範囲第１項記載の半導体装置。
JP60184227A 1985-08-23 1985-08-23 半導体装置 Pending JPS6245159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60184227A JPS6245159A (ja) 1985-08-23 1985-08-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60184227A JPS6245159A (ja) 1985-08-23 1985-08-23 半導体装置

Publications (1)

Publication Number Publication Date
JPS6245159A true JPS6245159A (ja) 1987-02-27

Family

ID=16149594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60184227A Pending JPS6245159A (ja) 1985-08-23 1985-08-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS6245159A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board

Similar Documents

Publication Publication Date Title
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
KR940007649B1 (ko) 반도체 패키지
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
EP0810655A2 (en) A package for a semiconductor device
KR960705357A (ko) 반도체 장치
US7508060B2 (en) Multi-chip semiconductor connector assemblies
US5719748A (en) Semiconductor package with a bridge for chip area connection
US20020153600A1 (en) Double sided chip package
JPH0645504A (ja) 半導体装置
JPS6245159A (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2539763B2 (ja) 半導体装置の実装方法
KR950003904B1 (ko) 반도체 패키지
JP2522182B2 (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS6132451A (ja) 樹脂封止型半導体装置
JP2587722Y2 (ja) 半導体装置
KR100250148B1 (ko) 비지에이 반도체 패키지
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR100206975B1 (ko) 반도체 패키지
KR920018913A (ko) 반도체 장치 및 그의 제조 방법
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ