JPS5947605A - バツク・アツプ制御装置 - Google Patents
バツク・アツプ制御装置Info
- Publication number
- JPS5947605A JPS5947605A JP57159158A JP15915882A JPS5947605A JP S5947605 A JPS5947605 A JP S5947605A JP 57159158 A JP57159158 A JP 57159158A JP 15915882 A JP15915882 A JP 15915882A JP S5947605 A JPS5947605 A JP S5947605A
- Authority
- JP
- Japan
- Prior art keywords
- stand
- circuit
- check
- working
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 6
- 238000012360 testing method Methods 0.000 abstract description 2
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、相互に他の処理動作をバック・アップする
２重系のバック・アップ制御装置に関する。
２重系のバック・アップ制御装置に関する。
従来、この種の装置として第１図に示すものがあった。
図において、１ａ＊ｉｂはコンピュータ、２ａ、２ｂは
メモリ、３はバス３ａ 、３ｂを介しテコンピュータ１
ａ、メモリ２ａ、コンピュータ１ｂ及びメモＩＪ ２
ｂ Ｋ接続され、またノ（ス６Ｃを介して図示なしのプ
ロセス装置へ接続され、プロセス処理の際はバス３Ｃを
バス３ａ又は６ｂへ切換える制御及びコンピュータｉａ
又は１ｂの動作を監視する機能をもつバック・アップ制
御装置である。′ 次に動作について説明する８いま、）くス６ａ。
メモリ、３はバス３ａ 、３ｂを介しテコンピュータ１
ａ、メモリ２ａ、コンピュータ１ｂ及びメモＩＪ ２
ｂ Ｋ接続され、またノ（ス６Ｃを介して図示なしのプ
ロセス装置へ接続され、プロセス処理の際はバス３Ｃを
バス３ａ又は６ｂへ切換える制御及びコンピュータｉａ
又は１ｂの動作を監視する機能をもつバック・アップ制
御装置である。′ 次に動作について説明する８いま、）くス６ａ。
３ｃがバック・アップ制御装置６を介して接続され、コ
ンピュータ１ａ及びメモリ２１Ｌが動作状態（動作系）
にあり、コンピュータ１ｂ及びメモリ２ｂが待機状態（
待機系）にあるものとする。ノぐツク・アップ装置３は
バス６８．上の信号をチェックし、これに異常が検出さ
れたときは、ノ（ス６Ｃの接続を待機系のバス３ｂに切
換え、コンピュータ１ｂを起動させてこれを動作系にて
、コンピュータ１ａを待機系にして処理を継続する。
ンピュータ１ａ及びメモリ２１Ｌが動作状態（動作系）
にあり、コンピュータ１ｂ及びメモリ２ｂが待機状態（
待機系）にあるものとする。ノぐツク・アップ装置３は
バス６８．上の信号をチェックし、これに異常が検出さ
れたときは、ノ（ス６Ｃの接続を待機系のバス３ｂに切
換え、コンピュータ１ｂを起動させてこれを動作系にて
、コンピュータ１ａを待機系にして処理を継続する。
従来のバック・アップ装置は、以上のように栴成されて
いるので、待機系の機能がチェックされておラス、例え
バック・アップのための切換えがあっても待機系が正常
に動作するという保障がなされていない欠点があった。
いるので、待機系の機能がチェックされておラス、例え
バック・アップのための切換えがあっても待機系が正常
に動作するという保障がなされていない欠点があった。
この発明は、上記のような従来のものの欠点之除去する
ためになされたもので、動作系のチェックと共に待機系
のチェックも反復的に適時行なうことにより、信頼性の
高い２重系が得られるバック・アップ制御装置を提供す
ることを目的とする。
ためになされたもので、動作系のチェックと共に待機系
のチェックも反復的に適時行なうことにより、信頼性の
高い２重系が得られるバック・アップ制御装置を提供す
ることを目的とする。
以下、この発明の一実施例を図について説明する。Ｗ、
２図において、第１図と同一符号は同一部分を示し、４
はこの発明によるバック・アップ制御装置である。バッ
ク・アップ制御装置４において、５はバス３ａ及び３ｂ
の信号をチェックするチェック回路、６は第１図に示す
バック・アップ制御装置６と同一機能をもつ監視切換回
路、７はチェック回路５及び監視切換回路６の動作を制
御する制御回路、８はチェック回路５から出力されるエ
ラー信号圧よりエラー発生の表示をする表示回路である
。
２図において、第１図と同一符号は同一部分を示し、４
はこの発明によるバック・アップ制御装置である。バッ
ク・アップ制御装置４において、５はバス３ａ及び３ｂ
の信号をチェックするチェック回路、６は第１図に示す
バック・アップ制御装置６と同一機能をもつ監視切換回
路、７はチェック回路５及び監視切換回路６の動作を制
御する制御回路、８はチェック回路５から出力されるエ
ラー信号圧よりエラー発生の表示をする表示回路である
。
次に動作圧ついて説明する。コンピュータ１ａが動作系
、コンピュータ１ｂが待機系にあるものとすると、チェ
ック回路５はバス３ａ 、３ｂを介して適時、例えば一
定の周期で試験信号を出力してコンピュータ１ａ、ｉｂ
、メモリ３ａ、３ｂが正常に機能するか否かのチェック
を行なう。これにより異常が検出されたときは表示回路
８にエラー信号を送り、表示回路８によりどの部分にど
のような異常があるかを、数字、符号又は各部分にそれ
ぞれ対応される複数のラングから当該部分に対応するも
のを点灯することにより、エラー発生の表示をする。ま
た、チェック回路５は表示回路８ヘ工ラー信号を上記の
ように出力すると共に、エラーの発生を図示なしの外部
装置にも接点信号５ａにより知らせる。
、コンピュータ１ｂが待機系にあるものとすると、チェ
ック回路５はバス３ａ 、３ｂを介して適時、例えば一
定の周期で試験信号を出力してコンピュータ１ａ、ｉｂ
、メモリ３ａ、３ｂが正常に機能するか否かのチェック
を行なう。これにより異常が検出されたときは表示回路
８にエラー信号を送り、表示回路８によりどの部分にど
のような異常があるかを、数字、符号又は各部分にそれ
ぞれ対応される複数のラングから当該部分に対応するも
のを点灯することにより、エラー発生の表示をする。ま
た、チェック回路５は表示回路８ヘ工ラー信号を上記の
ように出力すると共に、エラーの発生を図示なしの外部
装置にも接点信号５ａにより知らせる。
また処理の過程で動作系のコンピュータ１ａからコンピ
ュータ１ｂへデータを転送することがある。これには、
操作員のスイッチ操作に従ってプログラムやデータを転
送する場合、一定周期で動作系から待機系へ最新データ
を与え、待機系を動作系にフォローアツプさせる場合が
含まれる。このようなデータ転送に対してもチェック回
路５はバス３ａ、３ｂの信号をチェックすることにより
、それらにおける異常の有無をチェックする。これには
データにエラーが検出されたときにリトライを行なわせ
、回復不能のエラーを検出する処理が含まれる。
ュータ１ｂへデータを転送することがある。これには、
操作員のスイッチ操作に従ってプログラムやデータを転
送する場合、一定周期で動作系から待機系へ最新データ
を与え、待機系を動作系にフォローアツプさせる場合が
含まれる。このようなデータ転送に対してもチェック回
路５はバス３ａ、３ｂの信号をチェックすることにより
、それらにおける異常の有無をチェックする。これには
データにエラーが検出されたときにリトライを行なわせ
、回復不能のエラーを検出する処理が含まれる。
以上のように、この発明によれば、待機糸についても正
常に機能するか否かのチェックを適時行なうよ５にした
ので、待機系の異常を予め除去しておくことが可能とな
り、動作系から待機系へのバック・アップが確実に得ら
れ、システム全体のｃ３頼性を高めることができる効果
がある。
常に機能するか否かのチェックを適時行なうよ５にした
ので、待機系の異常を予め除去しておくことが可能とな
り、動作系から待機系へのバック・アップが確実に得ら
れ、システム全体のｃ３頼性を高めることができる効果
がある。
第１Ｎは従来のバック・アップ制御装置を示すブロック
図、第２図はこの発明の一実施例によるバック・アップ
制御装置のブロック図である。 ｉａ、ｌｂ川用ンピュータ、２ ａ 、 ２ ｂ−・メ
モリ、３，４・・・バック・アップ制御装置、５・・・
チェック回路、６一監視切換回路、７・・・制御回路。 なお、図中、同一符号は同一部を示づ−。 代理人 葛野信−（ほか、１名） 第１図 フａｔで７装置へ
図、第２図はこの発明の一実施例によるバック・アップ
制御装置のブロック図である。 ｉａ、ｌｂ川用ンピュータ、２ ａ 、 ２ ｂ−・メ
モリ、３，４・・・バック・アップ制御装置、５・・・
チェック回路、６一監視切換回路、７・・・制御回路。 なお、図中、同一符号は同一部を示づ−。 代理人 葛野信−（ほか、１名） 第１図 フａｔで７装置へ
Claims (1)
- 一対のコンピュータのいずれかをバスを介して選択的に
プロセス装置に接続し、接続された一方の上記コンピュ
ータの動作を監視し、異常が検出されたときは他方の上
記コンピュータに接続を切換える監視切換回路と、上記
各コンピュータの機能を反復的にチェックし、異常を検
出したときはエラー信号を出力するチェック回路とを備
えたバック・アップ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159158A JPS5947605A (ja) | 1982-09-10 | 1982-09-10 | バツク・アツプ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159158A JPS5947605A (ja) | 1982-09-10 | 1982-09-10 | バツク・アツプ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947605A true JPS5947605A (ja) | 1984-03-17 |
Family
ID=15687531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159158A Pending JPS5947605A (ja) | 1982-09-10 | 1982-09-10 | バツク・アツプ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19516595A1 (de) * | 1993-11-02 | 1996-11-14 | Sumitomo Metal Ind | Lochwalzverfahren und Lochwalzvorrichtung für nahtlose Stahlrohre |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS512889A (en) * | 1974-06-26 | 1976-01-10 | Tokyo Shibaura Electric Co | Jidoseigyokeino kanshisochi |
| JPS51148172A (en) * | 1975-06-16 | 1976-12-20 | Hitachi Ltd | An atutomatic control apparatus |
| JPS5741704A (en) * | 1980-08-26 | 1982-03-09 | Toshiba Corp | Sequence controller |
-
1982
- 1982-09-10 JP JP57159158A patent/JPS5947605A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS512889A (en) * | 1974-06-26 | 1976-01-10 | Tokyo Shibaura Electric Co | Jidoseigyokeino kanshisochi |
| JPS51148172A (en) * | 1975-06-16 | 1976-12-20 | Hitachi Ltd | An atutomatic control apparatus |
| JPS5741704A (en) * | 1980-08-26 | 1982-03-09 | Toshiba Corp | Sequence controller |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19516595A1 (de) * | 1993-11-02 | 1996-11-14 | Sumitomo Metal Ind | Lochwalzverfahren und Lochwalzvorrichtung für nahtlose Stahlrohre |
| US5636542A (en) * | 1993-11-02 | 1997-06-10 | Sumitomo Metal Industries, Ltd. | Piercing-rolling method and piercing/rolling apparatus for seamless steel tube |
| DE19516595C2 (de) * | 1993-11-02 | 1999-10-07 | Sumitomo Metal Ind | Lochwalzverfahren und Lochwalzvorrichtung für nahtlose Stahlrohre |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPS61169036A (ja) | システム監視装置 | |
| JPH0319978B2 (ja) | ||
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JP2002032239A (ja) | 多重化システム | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS6113627B2 (ja) | ||
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPS58225401A (ja) | プロセス入出力システム | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH08137709A (ja) | 情報処理システム |