JPH0319978B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、異常発生時とか、故障時（いわゆ
る異常時等）のバツクアツプシステムに関するも
のであつて、いわゆる冗長化メモリ方式を採用し
た計算機システムにおいて、異常、故障等（これ
らを含めて、この明細書では異常等と言う）が発
生してそのメモリの１つを交換した場合に、交換
したメモリを予備メモリとして使用でき、常用メ
モリに異常等が発生しても、このシステムの処理
又は制御を一時的に中断するとか停止させること
なく、いわゆるバンプレス（ゆらぎがなく連続的
な形）でこの交換したメモリを常用側として切り
換え使用できるような異常時等のバツクアツプシ
ステムに関するものである。

〔従来技術とその問題点〕

従来、異常等が発生した場合に対処するため
に、メモリを冗長化したシステムを採用した計算
機システムがあるが、この種の異常時等のバツク
アツプシステムの代表的な従来例として第１図に
示すような構成を備える情報処理システムを挙げ
ることができる。

すなわち、第１図に見るごとく、演算処理装置
１は、共通バス７に接続されていて、この共通バ
ス７には、重複して設けられたシステムに共通の
第１のメモリ４（MEM４）及び第２のメモリ５
（MEM５）と入出力インタフエースユニツト６
（PIOU６）が接続されている。そして演算処理
装置１は、これら第１のメモリ４、第２のメモリ
５、又は入出力インタフエース６をアクセスし
て、これらの間でデータ転送を行い所定の処理又
は制御を実行する。

ここで、演算処理装置１は、演算実行プロセツ
サユニツト２（EPU２）とバスインタフエース
ユニツト３（BIU３）とを備えていて、演算実行
プロセツサユニツト２がこの情報処理システムの
制御演算を実行し、バスインタフエースユニツト
３が演算実行プロセツサユニツト２と共通バス７
との間でのデータ転送を制御する。

このような構成の情報処理システムでは、通常
は、２つのメモリ４，５に同一のデータが記憶さ
れていて、これらの内のどちらか一方が常用のメ
モリとして使用され、他方が予備のメモリとされ
る。そして、常用されているメモリに異常とか故
障が発生したときには、予備側のメモリに切り換
えられてこれを常用のメモリとして使用しシステ
ムにおける処理又は制御がなされるものである。

ここで、異常とか故障の原因によつて異常等が
発生したメモリを交換する必要性が生じる。

このような方式において、メモリを交換した場
合に、再び常用メモリに異常等が発生して、この
交換した新しいメモリ側に切り換えて使用しよう
としたときに、この交換したメモリにはシステム
で使用されたデータが入つていないことになる。
そこで、この情報処理システムの処理又は制御を
一旦中断するとか又は停止して、交換した新しい
メモリに対して、常用であつたメモリと同様なデ
ータを入力する処理を行なう必要がある。

このような処理を行う場合に、この情報処理シ
ステムの処理又は制御に、いわゆるバンプが発生
してしまい問題となる。

しかも、制御対象がこのようなバンプの発生を
許さないか、バンプがあつては困るようなプラン
トなどの場合では特に、このようなメモリの交換
がシステムに悪影響を及ぼし、問題である。

〔発明の目的〕

この発明は、このような従来技術の問題にかん
がみてなされたものであつて、このような従来技
術の問題を解決するとともに、交換したメモリを
予備メモリとして使用でき、バンプレスでこのメ
モリを常用側として切り換え使用できる異常時等
のバツクアツプシステムを提供することを目的と
する。

〔発明の要点〕

このような目的を達成するために、この発明
は、演算処理装置にバスを介して接続された第１
のメモリと第２のメモリとを有し、これら第１、
第２のメモリのうちの一方のメモリを常用メモリ
として使用し、他方のメモリを異常時等における
バツクアツプのための予備メモリとする異常時等
のバツクアツプシステムにおいて、前記バツクア
ツプがなされて予備のメモリが常用メモリとして
使用されている状態において、異常等が発生した
メモリを新しいメモリと交換した場合に、この交
換したメモリ側から前記演算処理装置に交換され
たことを通知し、この通知を受けた演算処理装置
は、前記常用として使用されているメモリのデー
タを前記交換したメモリにコピーする処理をし
て、交換したメモリを予備メモリとするものであ
り、前記第１のメモリと第２のメモリは、メモリ
交換時に電力が供給されるコネクタを有し、この
コネクタに電力が供給されなくなつたことを検出
して、メモリが交換されたことを前記演算処理装
置に通知することを特徴とするものである。

このように構成することにより、交換したメモ
リには常用メモリと同様なデータが記憶されるこ
とになり、いつでも常用メモリとして切り換えて
使用することができるものである。

その結果、この交換したメモリ側へシステムの
処理又は制御が切り換えられても、この切り換え
に対してシステムの処理又は制御にバンプが発生
しない、いわゆるバンプレスで切り換えが行え
て、システムの処理又は制御は連続性が保たれる
ことになる。

〔発明の実施例〕

以下、この発明の一実施例について図面を用い
て説明する。

第２図は、この発明の異常時等のバツクアツプ
システムを適用した情報処理システムの主要部分
のブロツク図である。なお、第１図に示したもの
と同一のものは同一の符号で示す。

１０は、演算処理装置であつて、演算実行プロ
セツサユニツト１１（EPU１１）とバスインタ
フエースユニツト１２（BIU１２）とを備えてい
る。

また、８，９はそれぞれ重複して設けられたシ
ステムに共通の第１、第２のメモリであつて、演
算処理装置１０からバス７を介してアクセスされ
るものであり、どちらか一方が常用のメモリとさ
れ、他方が予備のメモリとされる。

ここで、第１のメモリ８、第２のメモリ９は、
それぞれ同様な構成をしていて、メモリ交換時に
接続される電源供給コネクタ１３と、メモリ交換
完了検出回路１４、そして割込み信号発生回路１
５とを備えている。

さて、演算実行プロセツサユニツト１１は、演
算実行プロセツサユニツト２と同様に、この情報
処理システムの制御演算を実行し、バスインタフ
エースユニツト１２が演算実行プロセツサユニツ
ト１１と共通バス７との間でのデータ転送を制御
する。そして、演算実行プロセツサユニツト１１
は、第１のメモリ８又は第２のメモリ９の一方、
例えば第１のメモリ８からメモリの交換を示す割
込み信号を受けたときに、所定の制御プログラム
を起動して常用側となつている交換されてない方
のメモリのデータを読出して、すなわち現在の場
合では第２のメモリ９のデータを読出して、これ
を交換された第１のメモリ８に転送して、そのデ
ータを第１のメモリ８側にコピーする処理をす
る。

ここで、第１のメモリ８又は第２のメモリ９の
いずれかを一方が常用として使用され、他方が予
備として使用されるものであるが、今仮に常用と
して使用されていた第１のメモリ８が故障して、
常用側が第２のメモリ９に切り換えられていると
し、第１のメモリ８が交換されると仮定する。

まず、異常乃至故障した第１のメモリ８を共通
バス７から切り離す。次に新しい第１のメモリ８
にあらかじめそのコネクタ１３を介して電力を供
給しておき、その後共通バス７に接続する。共通
バス７の接続を完了した後に、電力を供給してい
るコネクタをコネクタ１３から抜き、電力の供給
を絶つ。このとき、交換した第１のメモリ８に
は、共通バス７側から電力が供給されている。

このようにすることにより、システムに影響を
与えることなく、メモリの交換が可能となる。

さて、前記の場合、第１のメモリ８の交換が完
了して、例えば電力供給側のコネクタが抜かれる
と、このコネクタ１３に電力が供給されなくな
る。そして、メモリ交換完了検出回路１４がこの
電力が供給されなくなつた状態をコネクタが抜か
れたことにより検出して、その検出信号を割込み
信号発生回路１５に送出する。

この検出信号を受けた割込み信号発生回路１５
は、接続が完了している共通バス７の所定の制御
線を介して、メモリの交換を示す割込み信号を演
算実行プロセツサユニツト１１に送出する。

演算実行プロセツサユニツト１１が、共通バス
７とバスインタフエースユニツト１２を経て、こ
の割込み信号を受けると、そのステータスを参照
して前述したように現在常用のメモリである、第
２のメモリ９のデータを第１のメモリ８に転送し
てコピーをする。

そして、このコピーが終了すると、交換した第
１のメモリ８は、例えば第１のメモリ８の所定の
ステータス情報を異常状態から予備の状態にセツ
トすることで、異常等が回復した予備側のメモリ
として処理されて、以後、演算実行プロセツサユ
ニツト１１に予備側メモリとして認識される。

そこで、現在常用側である第２のメモリ９に異
常が発生した場合には、交換が完了している第１
のメモリ８に切り換えられ、即、これを常用メモ
リとして使用することが可能となる。

このように常用側のメモリに異常等が発生し
て、交換した予備側のメモリに常用権が移つて
も、また、この情報処理システムに異常等が発生
しても、その制御の連続性が保持され、いわゆる
バンプレスで例えばプラント等の制御の続行が可
能となる。

〔発明の効果〕

以上の説明から理解できるように、この発明
は、異常等が発生したメモリを新しいメモリと交
換した場合に、この交換したメモリ側から演算処
理装置に交換されたことを通知し、この通知を受
けた演算処理装置が常用として使用されているメ
モリのデータを交換したメモリにコピーする処理
をして、交換したメモリを予備メモリとするよう
にしているので、交換したメモリには常用メモリ
と同様なデータが記憶されることになり、いつで
も常用メモリとして切り換えて使用することがで
きることになる。

その結果、この交換したメモリ側への処理の切
り換えに対してはステムの処理又は制御にバンプ
が発生しない、いわゆるバンプレスで行えて、シ
ステムの制御等は連続性が保たれることになる。

しかも、電力供給側のコネクタが抜かれると、
それが直ちに交換したメモリを予備の側のメモリ
としてセツトし、且つ認識することにつながるの
で、異常時のバツクアツプが簡単、且つ迅速に行
えることになる。

【図面の簡単な説明】

第１図は、従来の異常時等のバツクアツプシス
テムを適用した情報処理システムの主要部分のブ
ロツク図、第２図は、この発明の異常時等のバツ
クアツプシステムを適用した情報処理システムの
主要部分のブロツク図である。 １，１０…演算処理装置、２，１１…演算実行
プロセツサユニツト、３，１２…バスインタフエ
ースユニツト、４，８…第１のメモリ、５，９…
第２のメモリ、６…入出力インタフエース、７…
共通バス、１３…電源供給コネクタ、１４…メモ
リ交換完了検出回路、１５…割込み信号発生回
路。

Claims (1)

【特許請求の範囲】
1. １ 演算処理装置にバスを介して接続された第１
   のメモリと第２のメモリとを有し、これら第１、
   第２のメモリのうちの一方のメモリを常用メモリ
   として使用し、他方のメモリを異常時等における
   バツクアツプのための予備メモリとする異常時等
   のバツクアツプシステムにおいて、前記バツクア
   ツプがなされて予備のメモリが常用メモリとして
   使用されている状態において、異常等が発生した
   メモリを新しいメモリと交換した場合に、この交
   換したメモリ側から前記演算処理装置に交換され
   たことを通知し、この通知を受けた演算処理装置
   は、前記常用として使用されているメモリのデー
   タを前記交換したメモリにコピーする処理をし
   て、交換したメモリを予備メモリとするものであ
   り、前記第１のメモリと第２のメモリは、メモリ
   交換時に電力が供給されるコネクタを有し、この
   コネクタに電力が供給されなくなつたことを検出
   して、メモリが交換されたことを前記演算処理装
   置に通知することを特徴とする異常時等のバツク
   アツプシステム。