JPS6077252A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6077252A JPS6077252A JP58186531A JP18653183A JPS6077252A JP S6077252 A JPS6077252 A JP S6077252A JP 58186531 A JP58186531 A JP 58186531A JP 18653183 A JP18653183 A JP 18653183A JP S6077252 A JPS6077252 A JP S6077252A
- Authority
- JP
- Japan
- Prior art keywords
- control
- area
- control program
- storage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は入出力制御装置、特に制御記憶の状態を監視し
該制御記憶の障害救済策を備えた入出力制御装置に関す
る。
該制御記憶の障害救済策を備えた入出力制御装置に関す
る。
マイクロプログラム制御による従来の入出力制御装置に
おいては、これに具備しているマイクロプログラム等を
格納する制御記憶部の異常発生した個所を入出力制御部
のプロセッサが再読出ししても不成功の時には、クステ
ムダウンして当該入出力制御装置を交換し障害の回復を
している。
おいては、これに具備しているマイクロプログラム等を
格納する制御記憶部の異常発生した個所を入出力制御部
のプロセッサが再読出ししても不成功の時には、クステ
ムダウンして当該入出力制御装置を交換し障害の回復を
している。
また従来の入出力制御装置では制御記憶部が記憶してい
る内容を常に監視し事前に障害を発見し対処するととを
しないため障害が潜在的に発生していても制御プログラ
ムが走行しないと発見できず思わぬ事故を招きシステム
ダクンして復旧せねばならぬという欠点がある。
る内容を常に監視し事前に障害を発見し対処するととを
しないため障害が潜在的に発生していても制御プログラ
ムが走行しないと発見できず思わぬ事故を招きシステム
ダクンして復旧せねばならぬという欠点がある。
本発明の目的は上記の欠点をなくし制御記憶部の記憶内
容に障害が発生してもシステムダウンせずに回復でき障
害回復時間を格段に短縮し業務を継続することができる
入出力制御装置を提供することにある。
容に障害が発生してもシステムダウンせずに回復でき障
害回復時間を格段に短縮し業務を継続することができる
入出力制御装置を提供することにある。
本発明の装置は、第１の記憶領域と前記第１の記憶領域
が障害時に使用される第２の記憶領域とを備え補助記憶
装置から供給される制御プログラムを格納する記憶手段
と、一定時間毎に供給される割込信号または予め定めた
場合に供給される割込信号の中の少くとも一つの割込信
号に応答して前記第１の記憶領域に格納されている前記
制御プログラムと前記補助記憶装置に格納されている前
記制御グログラムとを比較する制御プログラム監視手段
と、前記制御プログラム監視手段の比較結果が同一でな
いときには前記第１の記憶領域を使用不能とし前記第二
の記憶領域を使用可能とする記憶領域切換手段とを含ん
で構成される。
が障害時に使用される第２の記憶領域とを備え補助記憶
装置から供給される制御プログラムを格納する記憶手段
と、一定時間毎に供給される割込信号または予め定めた
場合に供給される割込信号の中の少くとも一つの割込信
号に応答して前記第１の記憶領域に格納されている前記
制御プログラムと前記補助記憶装置に格納されている前
記制御グログラムとを比較する制御プログラム監視手段
と、前記制御プログラム監視手段の比較結果が同一でな
いときには前記第１の記憶領域を使用不能とし前記第二
の記憶領域を使用可能とする記憶領域切換手段とを含ん
で構成される。
次に本発明について図面を８照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図の入出力制御装置１は入出力制御部１０と、制御記
憶部２０と監視部：３０とから構成式れる。
１図の入出力制御装置１は入出力制御部１０と、制御記
憶部２０と監視部：３０とから構成式れる。
入出力制御部１０は一時待合せ制御ができる機能を有し
制御記憶部２０に格納されている制御１０グラムにより
チャンネル装置２と入出力装置４との間の入出力動作を
制御する。入出力制御部１０てプログラムカウンタが初
期値に設定されその後初期状態から動作が再スター１す
る。
制御記憶部２０に格納されている制御１０グラムにより
チャンネル装置２と入出力装置４との間の入出力動作を
制御する。入出力制御部１０てプログラムカウンタが初
期値に設定されその後初期状態から動作が再スター１す
る。
制御記憶部２０は記憶回路２２とこの書込み読出し動作
を制御する記憶制御回路２１とインバータ２４とを含ん
でいる。記憶回路２２は運用記憶領域（以下運用エリヤ
と称す）２３−１と予備記憶領域（以下予備エリヤと称
す）２３−２とに分割されており記憶制御回路２１は同
時に両エリヤを制御するが、運用工ＩＪヤ２３−１の記
憶内容に異常のないときには運用エリヤ２３−１が使用
され、運用エリヤ２３−１の記憶内容に異常があるとき
にのみ予備エリヤ２３−２に切換えられてこれが使用さ
れる。エリヤ切換信号４６は監視部３０から供給され運
用エリヤ２３−１の記憶内容に異常なきときはエリヤ切
換信号は論理″′０″′、異常ありの場合には論理゛１
″°となる。このエリヤ切換信号とインバータ２４の動
作による論理″１″が供給されたエリヤが使用可能とな
り論理′０″が供給されたエリヤが使用不能となる。
を制御する記憶制御回路２１とインバータ２４とを含ん
でいる。記憶回路２２は運用記憶領域（以下運用エリヤ
と称す）２３−１と予備記憶領域（以下予備エリヤと称
す）２３−２とに分割されており記憶制御回路２１は同
時に両エリヤを制御するが、運用工ＩＪヤ２３−１の記
憶内容に異常のないときには運用エリヤ２３−１が使用
され、運用エリヤ２３−１の記憶内容に異常があるとき
にのみ予備エリヤ２３−２に切換えられてこれが使用さ
れる。エリヤ切換信号４６は監視部３０から供給され運
用エリヤ２３−１の記憶内容に異常なきときはエリヤ切
換信号は論理″′０″′、異常ありの場合には論理゛１
″°となる。このエリヤ切換信号とインバータ２４の動
作による論理″１″が供給されたエリヤが使用可能とな
り論理′０″が供給されたエリヤが使用不能となる。
監視部３０は監視動作を制御する監視制御回路３１と、
一定時間毎に割込み信号を監視制御回路３１に供給し監
視動作を行なわせるインタバルタイマ３５と、ウェイト
信号４４．イニシャライズ信号４５．エリヤ切換信号４
６をそれぞれ発生する７リソブフロツフー３２．３３お
よび３４とを含んでいる。
一定時間毎に割込み信号を監視制御回路３１に供給し監
視動作を行なわせるインタバルタイマ３５と、ウェイト
信号４４．イニシャライズ信号４５．エリヤ切換信号４
６をそれぞれ発生する７リソブフロツフー３２．３３お
よび３４とを含んでいる。
次に本実施例の動作について説明する。
入出力制御装置１はチャンネルバス４１を介してチャン
ネル装置２と接続され複数の入出力装置（−例として入
出力装置４）とチャンネル装置２との間の入出力動作を
制御する。
ネル装置２と接続され複数の入出力装置（−例として入
出力装置４）とチャンネル装置２との間の入出力動作を
制御する。
入出力制御装置１の初期状態ではフリップフロップ３２
．３３および３４はリセッｌれており、その出力は論理
″０″′となっている。まず入出力制御装置１は補助記
憶装置３から制御プログラムを読み出して制御記憶部２
ｏの記憶回路２２に格納する。この場合エリヤ切換信号
４６は論理“０″故運用エリヤ２３−１にはインバータ
２４から論理″１゛′が供給され使用可能状態にあり、
一方予備エリヤ２３−２には論理″０″′が供給され使
用不能状態にあるので、制御プログラムは運用エリヤ２
３−１に格納されることとなる。かくして入出力制御部
１０は運用エリヤ２３−１に格納された制御プログラム
に基づいて正常な入出力制御動作を行なう。
．３３および３４はリセッｌれており、その出力は論理
″０″′となっている。まず入出力制御装置１は補助記
憶装置３から制御プログラムを読み出して制御記憶部２
ｏの記憶回路２２に格納する。この場合エリヤ切換信号
４６は論理“０″故運用エリヤ２３−１にはインバータ
２４から論理″１゛′が供給され使用可能状態にあり、
一方予備エリヤ２３−２には論理″０″′が供給され使
用不能状態にあるので、制御プログラムは運用エリヤ２
３−１に格納されることとなる。かくして入出力制御部
１０は運用エリヤ２３−１に格納された制御プログラム
に基づいて正常な入出力制御動作を行なう。
上記の如き入出力動作が正常に行なわれているときでも
、監視部３０ではインタバルタイマ３５は一定時間毎に
監視制御回路３１に割込み信号を供給し異常検出のため
の定期チェックを促している。監視制御回路３１は割込
み信号の供給に応答してフリップフロップ３２をセット
し論理Ｎ１″のウェイト信号４４を入出力制御部１０に
供給してこれを待合せ状態とし更に運用エリヤ２３−１
の記憶内容（制御プログラム）を記憶制御回路２１を介
して読み出し、補助記憶装ｗ３に格納されている制御プ
ログラムの内容と比較し異常の検出動作を行い、比較結
果が同じの場合にはフリップフロラ１３２をリセットし
入出力制御部ｌＯの待合せ状態を解放し入出力動作全続
行せしめる。
、監視部３０ではインタバルタイマ３５は一定時間毎に
監視制御回路３１に割込み信号を供給し異常検出のため
の定期チェックを促している。監視制御回路３１は割込
み信号の供給に応答してフリップフロップ３２をセット
し論理Ｎ１″のウェイト信号４４を入出力制御部１０に
供給してこれを待合せ状態とし更に運用エリヤ２３−１
の記憶内容（制御プログラム）を記憶制御回路２１を介
して読み出し、補助記憶装ｗ３に格納されている制御プ
ログラムの内容と比較し異常の検出動作を行い、比較結
果が同じの場合にはフリップフロラ１３２をリセットし
入出力制御部ｌＯの待合せ状態を解放し入出力動作全続
行せしめる。
次に運用エリヤ２３−１に格納されている制御プログラ
ムの記憶内容に異常が発生した場合について説明する。
ムの記憶内容に異常が発生した場合について説明する。
この異常の発見は前述の監視部３０による定期チェック
により発見される場合とこれ以外に発見される場合とが
ある。それは異常が相続く定期チェックの中間の時点で
発生して且つその異常発生した部分が入出力制御部１０
０制御動作に必要とされパリティチェックにより異常が
発見された場合である。
により発見される場合とこれ以外に発見される場合とが
ある。それは異常が相続く定期チェックの中間の時点で
発生して且つその異常発生した部分が入出力制御部１０
０制御動作に必要とされパリティチェックにより異常が
発見された場合である。
このような場合にはパリティチェックによる異常発見に
応答して制御記憶部２０から割込み信号が監視部３０の
監視制御回路３１に供給され以後定期チェックと同じく
監視制御回路３１はフリップフロップ３２をセクトし論
理゛１”のウェイト信号を入出力制御部１０に供給して
これを待合せ状態とし、運用エリヤ２３−１の記憶内容
を読みだし、補助記憶装置３に格納されている制御プロ
グラムの内容と比較し、異常の検出動作を行なう。
応答して制御記憶部２０から割込み信号が監視部３０の
監視制御回路３１に供給され以後定期チェックと同じく
監視制御回路３１はフリップフロップ３２をセクトし論
理゛１”のウェイト信号を入出力制御部１０に供給して
これを待合せ状態とし、運用エリヤ２３−１の記憶内容
を読みだし、補助記憶装置３に格納されている制御プロ
グラムの内容と比較し、異常の検出動作を行なう。
とれて比較結果が同じの場合には発生したパリティエラ
ーは間欠障害と考えフリップフロラ１３２をリセットし
入出力制御部１０の待合せ状態を解放し入出力動作を再
試行せしめる。
ーは間欠障害と考えフリップフロラ１３２をリセットし
入出力制御部１０の待合せ状態を解放し入出力動作を再
試行せしめる。
以下異常が発生して補助記憶装置３に格納されている制
御プログラムの内容と監視制御回路３１により読み出さ
れた運用エリヤ２３−１の内容とが同じでなく異ってい
る場合について説明する。
御プログラムの内容と監視制御回路３１により読み出さ
れた運用エリヤ２３−１の内容とが同じでなく異ってい
る場合について説明する。
この場合には運用エリヤ２３−１の記憶内容に誤りが発
生していることとなるので、運用エリヤ２３−１は障害
であり使用ゝを継続することはできない。そこで監視制
御回路３１はフリップフロップ３３をセットし論理″１
″゛のイニシャライズ信号４５を入出力制御部１０に供
給し、さらにフリップフロップ３４をセットし論理″１
″のエリヤ切換信号４６を制御記憶部２０に供給する。
生していることとなるので、運用エリヤ２３−１は障害
であり使用ゝを継続することはできない。そこで監視制
御回路３１はフリップフロップ３３をセットし論理″１
″゛のイニシャライズ信号４５を入出力制御部１０に供
給し、さらにフリップフロップ３４をセットし論理″１
″のエリヤ切換信号４６を制御記憶部２０に供給する。
入出力制御部１０は論理″１″のイニシャライズ信号４
５の供給に応答してそのプログラムカウンタを初期値に
リセットする。制御記憶部２０は論理０１″のエリヤ切
換信号４６の供給に応答して使用メモリエリヤを運用エ
リヤ２３−１から予備エリヤ２３−２に切換える。すな
わち運用エリヤ２３−１はインバータ２４を経て接続線
４７を介して論理″Ｏ″の信号の供給をうけ使用不能と
なり予備エリヤ２３−２は論理”１゛″の切換信号の供
給をうけて使用可能となるのである。
５の供給に応答してそのプログラムカウンタを初期値に
リセットする。制御記憶部２０は論理０１″のエリヤ切
換信号４６の供給に応答して使用メモリエリヤを運用エ
リヤ２３−１から予備エリヤ２３−２に切換える。すな
わち運用エリヤ２３−１はインバータ２４を経て接続線
４７を介して論理″Ｏ″の信号の供給をうけ使用不能と
なり予備エリヤ２３−２は論理”１゛″の切換信号の供
給をうけて使用可能となるのである。
次に監視制御回路３１は補助記憶装置３から制御プログ
ラムを読出し制御記憶部２０に供給する。
ラムを読出し制御記憶部２０に供給する。
前述のように予備エリヤ２３−２が使用可能になってい
るのでこれに制御プログラムが書込まれる。
るのでこれに制御プログラムが書込まれる。
その後監視制御回路３１はフリップフロップ３２および
３３をリセットしウェイト信号４４ならびにイニシャラ
イズ信号４５の論理値を′０”とする。
３３をリセットしウェイト信号４４ならびにイニシャラ
イズ信号４５の論理値を′０”とする。
かくすることにより入出力制御部１０は予備エリヤ２３
−２に新たに格納された正常な制御プログラムに基づい
て入出力動作の制御を再開できることとなる。なおこの
時にはエリヤ切換信号４６の論理値は１”の状態が維持
されている。
−２に新たに格納された正常な制御プログラムに基づい
て入出力動作の制御を再開できることとなる。なおこの
時にはエリヤ切換信号４６の論理値は１”の状態が維持
されている。
かくして本実施例では運用エリヤ２３−１の記憶内容に
障害が発生してもシステムダウンをすることなく障害を
回避して業務を続行することができる。
障害が発生してもシステムダウンをすることなく障害を
回避して業務を続行することができる。
本発明には入出力制御装置の制御プログラムを格納する
エリヤに予備エリヤ全般は記憶内容の定期チェックを行
い障害時には予備エリヤに切換使用することによりシス
テムダウンをすることなく障害を回避でき障害回復時間
を格段に短縮できるという効果がある。
エリヤに予備エリヤ全般は記憶内容の定期チェックを行
い障害時には予備エリヤに切換使用することによりシス
テムダウンをすることなく障害を回避でき障害回復時間
を格段に短縮できるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・入出力制御装置、２・・・・・・チャン
ネル装置、３・−・・・・補助記憶装置、４・・・・・
・入出力装置、１０・・・・・・入出力制御部、２０・
・・・・・制御記憶部、２１・・・・・・記憶制御回路
、２２・・・・・・記憶回路、２３−１・・・・・・運
用エリヤ、２３−２・・・・・・予備エリヤ、２４・・
・・・・インバータ、３０・・・・・・監視部、３１・
・・・・・監視制御回路、３２〜３４・・・・・・フリ
ップフロッグ、３５・・・・・・インタバルタイマ、４
１・・・・・・チャンネルバス、４２．４３，４７．４
８・・・・・・接続線、４４・・・・・・ウェイト信号
、４５・・・・・・イニシャライズ信号、４６・・・・
・・エリヤ切換信号。
ネル装置、３・−・・・・補助記憶装置、４・・・・・
・入出力装置、１０・・・・・・入出力制御部、２０・
・・・・・制御記憶部、２１・・・・・・記憶制御回路
、２２・・・・・・記憶回路、２３−１・・・・・・運
用エリヤ、２３−２・・・・・・予備エリヤ、２４・・
・・・・インバータ、３０・・・・・・監視部、３１・
・・・・・監視制御回路、３２〜３４・・・・・・フリ
ップフロッグ、３５・・・・・・インタバルタイマ、４
１・・・・・・チャンネルバス、４２．４３，４７．４
８・・・・・・接続線、４４・・・・・・ウェイト信号
、４５・・・・・・イニシャライズ信号、４６・・・・
・・エリヤ切換信号。
Claims (1)
- 【特許請求の範囲】 第１の記憶領域と前記第１の記憶領域が障害時に使用さ
れる第２の記憶領域とを備え補助記憶装置から供給され
る制御プログラムを格納する記憶手段と、 一定時間毎に供給される割込信号または予め定めた場合
に供給される割込信号の中の少くとも一つの割込信号に
応答して前記第１の記憶領域に格納されている前記制御
プログラムと前記補助記憶装置に格納されている前記制
御プログラムとを比較する制御プログラム監視手段と、 前記制御プログラム監視手段の比較結果が同一でないと
きには前記第１の記憶領域を使用不能とし前記第二の記
憶領域を使用可能とする記憶領域切換手段とを含むこと
を特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186531A JPS6077252A (ja) | 1983-10-05 | 1983-10-05 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186531A JPS6077252A (ja) | 1983-10-05 | 1983-10-05 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6077252A true JPS6077252A (ja) | 1985-05-01 |
Family
ID=16190119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186531A Pending JPS6077252A (ja) | 1983-10-05 | 1983-10-05 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236066A (ja) * | 1990-02-14 | 1991-10-22 | Tokyo Electric Co Ltd | 電子写真装置 |
| WO2006072312A1 (de) * | 2005-01-04 | 2006-07-13 | Disetronic Licensing Ag | Datenübertragungsprüfung von konfigurationsparametern einer infusionspumpe |
-
1983
- 1983-10-05 JP JP58186531A patent/JPS6077252A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236066A (ja) * | 1990-02-14 | 1991-10-22 | Tokyo Electric Co Ltd | 電子写真装置 |
| WO2006072312A1 (de) * | 2005-01-04 | 2006-07-13 | Disetronic Licensing Ag | Datenübertragungsprüfung von konfigurationsparametern einer infusionspumpe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| US4377000A (en) | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control | |
| JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPH09251443A (ja) | 情報処理システムのプロセッサ障害回復処理方法 | |
| EP1185932B1 (en) | Method and apparatus for automatically reintegrating a module into a computer system | |
| JPH0887341A (ja) | 自動縮退立ち上げ機能を有したコンピュータシステム | |
| WO2008004330A1 (fr) | Système à processeurs multiples | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JP2002049509A (ja) | データ処理システム | |
| JP7212510B2 (ja) | 電源管理装置、電源管理方法、及び電源管理プログラム | |
| JPS6113626B2 (ja) | ||
| JP3448197B2 (ja) | 情報処理装置 | |
| JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
| JP2021149393A (ja) | プロセッサ及びプロセッサの冗長化方法 | |
| JPH0534877B2 (ja) | ||
| KR100922409B1 (ko) | 정보 처리 장치 및 메모리 이상 감시 방법 | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| US7962781B2 (en) | Control method for information storage apparatus, information storage apparatus and computer readable information recording medium | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JP3381588B2 (ja) | 記憶装置正常性確認装置および情報処理装置 | |
| JPH08329025A (ja) | プロセスマイグレーション方式 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPH04167046A (ja) | 記憶装置の動作監視装置 | |
| JPH0784890A (ja) | 制御情報の二重化方式 |