JPS5946131B2

JPS5946131B2 - 符号化回路

Info

Publication number: JPS5946131B2
Application number: JP51098474A
Authority: JP
Inventors: 力佐藤; 伊佐雄田代
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-08-18
Filing date: 1976-08-18
Publication date: 1984-11-10
Also published as: JPS5323553A

Description

【発明の詳細な説明】本発明は例えば画像信号等のアナログ信号を符号化する
符号化回路の改良に関する。

一般にテレビジョン画像信号等を符号化する場合、その
信号中に含まれる同期信号レベルを用いて信号の基準レ
ベルを設定し、画像信号成分を抽出している。

そしてこの抽出された画像信号成分を例えばアナログ・
デジタル変換器等で変換し符号化している。

第１図はこのような符号化回路の従来例を示す構成図で
ある。

例えばテレビジョン信号等のアナログ信号はクランプ回
路１に入力して、同期パルスによって設定される所定ク
ランプレベルでクランプされる。

このクランプされた信号はサンプル・ホールド回路２に
よって逐次サンプリングされ、そのサンプリングされた
信号は保持されている。

このサンプリング・保持された信号は順次外部の図示し
ない回路に出力されると共にアナログ・デジタル変換器
３へ供給されている。

そしてこのアナログ・デジタル変換器３により逐次変換
されデジタル信号に符号化されて出力される。

しかしこのような従来の構成においては次のような問題
点があった。

即ち、通常サンプル・ホールド回路２やアナログ・デジ
タル変換器等にはオフセット電圧や温度ドリフト等が存
在する。

これらのオフセット電圧や温度トリノ１４の為に、クラ
ンプ回路１でクランプされる信号のクランプレベルが不
安定にな多信号レベルが変動した。

従って従来においては上記信０号の変動分を考慮して入
力信号のダイナミックレンジを小さく設定するなどして
、符号化に悪影響を及ぼさないような対策がとられてい
た。

また、各回路のオフセット電圧、温度ドリフト等を小さ
く抑える為に高価な温度特性の良い部品を用いたり、温
度補償回路を付加したり等して特性の向上をはかつてい
た。

この為、回路が複雑になると共に高価なものとなってい
た。

更に前述したダイナミックレンジの限定の為にアナログ
・デジタル変換器３の有するダイナミックレンジを有効
に活用することができないという不合理な点を有してい
た。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、簡略化された回路構成において
温度ドリフト等の悪影響を受けることなく、広いダイナ
ミックレンジで信号を適確に符号化することのできる符
号化回路を提供することにある。

以下本発明の詳細を図面を参照して説明する。

第２図は本発明の一実施例を示す回路構成図である。

アナログ信号入力端としての信号入力端Ａには結合コン
デンサ１１を介してサンプル・ホールド回路１２が接続
されている。

このサンプル・ホールド回路１２の出力端にはアナログ
・デジタル変換器１３内の比較回路１４の一方の入力端
が接続されている。

このアナログ・デジタル変換器１３には前記比較回路１
４と共に論理回路１５及びデジタル・アナログ変換器１
６が内蔵され、前記比較回路１４の出力端は外部にデジ
タル出力すると共に、論理回路１５に信号を供給するよ
うになっている。

そしてこの論理回路１５からの出力信号はデジタル・ア
ナログ変換器１６を介して前記比較回路１４の他方の入
力信号端に供給されると共に外部へ出力されるようにな
っている。

このデジタル・アナログ変換器１６から外部へ出力され
る信号は同期信号によって開閉制御される例えばトラン
ジスタ等からなるアナログスイッチ１７を介して演算増
幅器１８の非反転入力端に供給されるようになっている
。

またこの演算増幅器１８の反転入力端には前記同期信号
によって開閉制御されるアナログスイッチ１９を介して
前記サンプル・ホールド回路１２からの出発信号が供給
されるようになっている。

そしてこの演算増幅器１８の出力端には、前記同期信号
によ〃開閉制御されるアナログ・スイッチ２０を介して
前記結合コンデンサ１１とサンプル・ホールド回路１２
との接続点Ｂに接続されている。

また前記演算増幅器１８の非反転入力端はコンデンサ２
１を介して接地され、反転入力端と出力端間にはコンデ
ンサ２２が接続されている。

また前記同期信号は信号入力端Ｃから供給され前記各ア
ナログスイッチ１７．１９．２０に信号を印加すると共
に、前記アナログ・デジタル変換器１３の論理回路１５
に供給されるようになっている。

このような回路構成において、信号入力端Ａに第３図ａ
に示す如く画像信号が印加され、上記画像信号中から図
示しない手段によ乃抽出された第３図すに示す如く同期
信号が信号入力端Ｃに印加された場合、本回路は次のよ
うに動作する。

即ち、信号入力端Ａから入力される画像信号は結合コン
デンサ１１の両端子間に与えられた電圧によってクラン
プされてサンプル・ホールド回路１２に入力される。

この信号をサンプル・ホールド回路１２は所定の周期で
標本化保持し、この標本化保持された信号に対してアナ
ログ・デジタル変換器１３は逐次デジタル変換する。

しかして今、画像信号中のクランプ・レベル設定の為の
基準となる同期信号が入力されると、この同期信号によ
りスイッチ１７，１９．２０は全て閉成されると共に論
理回路１５はプリセットされる。

そして論理回路１５からは、例えば４ビツトの” ｏ
ｏｏｏ ”なる信号がデジタル・アナログ変換器１
５に出力される。

この信号の印加によりデジタル・アナログ変換器１６は
基準信号としての例えば−２Ｖの電圧信号を比較回路１
４へ供給すると共に演算増幅器１８の非反転入力端に供
給する。

この非反転入力端に供給された基準信号はコンデンサ２
１によって蓄積保持されると共に演算増幅器１８を作動
する。

この演算増幅器１８はこの基準信号と前記サンプル・ホ
ールド回路１２に標本化保持された前記同期信号の前記
コンデンサ１１を介してクランプされた信号レベルとの
差を求めてお〃、この差電圧を前記結合コンデンサ１１
に出力している。

そしてサンプル・ホールド回路１２及びアナログ・デジ
タル変換器１３の温度ドリフト成分を除去すべく前記差
電圧が前記コンデンサ１１の端子間に与えられている電
圧に足し込まれる。

これによって、コンデンサ１１には前記サンプル・ホー
ルド回路１３等の温度ドリフト等が補正されたクランプ
・レベルが設定されることになる。

そして前記同期信号の消滅に伴って前記各アナログ・ス
イン、チ１７，１９，２０が開成されると共に、論理回
路１５のプリセット状態が解除され、サンプル・ホール
ド回路１２及びアナログ・デジタル変換器１３等からな
る符号化回路と演算増幅器１８等からなるクランプレベ
ル設定回路とが分離される。

このようにしてクランプレベルが設定された回路におい
ては、信号入力端Ａから入力するアナログ信号は結合コ
ンデンサ１１において所定のクランプレベルでクランプ
され、このクランプされた信号はサンプル・ホールド回
路１２によ〃逐次サンプリングされ保持される。

そしてこの保持された信号はアナログ・デジタル変換器
１３によりデジタル変換され、符号化されて出力される
。

そしてアナログ信号から再び同期信号が抽出されたとき
、前記アナログ・スイッチ１７，１９．２０は再び閉成
されサンプル・ホールド回路１２及びアナログ・デジタ
ル変換器１３の経時的な温度ドリフト等の変化分を補正
する。

この補正されたクランプレベルにおいて再びアナログ信
号が符号化され、これが順次繰返えされる。

ところで前記演算増幅器１８にはコンデンサ２１．２２
が接続され、コンデンサ２１はアナログ・デジタル変換
器１３からの特定された基準信号を保持し、コンデンサ
２２は結合コンデンサ１１に供給される所定の信号レベ
ルを保持している。

これらのコンデンサ２１．２２に保持された各信号によ
シ、例えばサンプル・ホールド回路１２及びアナログ・
デジタル変換器１３等における経時的な温度ドリフト等
の変動は、上記保持された各信号にその変動分を補うこ
とだけにより、所定のクランプレベルを設定することが
できる。

従って温度ドリフト等の変動が大きい場合においても、
その変動に高速度に追従してクランプレベルを設定する
ことができる。

また通常アナログ・デジタル変換器１３に外部素子、例
えば上記実施例においては演算増幅器１８やコンデンサ
２１等が付加されることにより、その変換速度が低下す
るが、本回路構成によれば適宜、アナログスイッチ１７
によシ、その接続を分離して行う為に、アナログ・デジ
タル変換器１３の有する変換速度を最大限に活用して符
号化を行っている。

このように本構成によればサンプル・ホールド回路１２
．アナログ・デジタル変換器１３の温度ドリフト、オフ
セット電圧等に基すいてアナログ・デジタル変換器１３
の特定された基準信号によって信号のクランプレベルを
設定している。

従って、サンプル・ホールド回路１２等の温度ドリフｔ
４により、入力信号のダイナミックレンジが制限される
ことがな（、この入力信号のダイナミックレンジをアナ
ログ・デジタル変換器１３の有するダイナミックレンジ
を有効に生かして設定することができる。

また入力信号の中の同期信号を抽出する毎にクランプレ
ベルを設定し直す為に、サンプル・ホールド回路１２や
アナログ・デジタル変換器１３等の経時的な温度ドリフ
ト等による悪影響が生じることがない。

従って長時間に亘る作動においても所定のクランプレベ
ルにおいて適確に信号を符号化することができる。

また、演算増幅器１８の作用によシ、サンプル・ホール
ド回路１２．及びアナログ・デジタル変換器１３の温度
ドリフトやオフセット電圧等が補正される為に、従来の
ように高価な部品や個々に温度補償回路を付加する必要
がない。

従って、簡略化された構成で、しかも安価な構成におい
て温度ドリフト等の悪影響を除去することができる。

第４図は、本発明の他の実施例を示す構成図である。

この実施例は前記第２図に示す実施例においてアナログ
・デジタル変換器１３の代如に並列的に設けられた比較
回路群２３．論理回路２４゜基準電圧源２５からなる並
列型のアナログ・デジタル変換器２６を用いたものであ
る。

即ち、サンプル・ホールド回路１２からの出力信号は前
記比較回路群２３の各比較回路の一方の入力端に供給さ
れ、これらの比較回路の他方の入力端には前記基準電圧
源２５からそれぞれ基準電圧が供給されている。

そして前記比較回路群２３の各出力端は論理回路２４を
介して符号化されたデジタル信号を出力するようになっ
ている。

また前記基準電圧源２５からは特定された基準信号が演
算増幅器１８に供給されるようになっている。

かくしてこのような構成によれば前記第２図に示す実施
例と同様に動作すると共に同様な作用、効果を有する。

なお本発明は上記各実施例に限定されるものではない。

例えばアナログスイッチ１７．１９を省略してもよい。

しかしこの場合、サンプル・ホールド回路１２及びアナ
ログ・デジタル変換器１３と演算増幅器１８とが分離さ
れない為に、符号化速度が若干低下することが考えられ
るが、上述した温度ドリフト等の影響は完全に除去する
ことができる。

またアナログ・デジタル変換器１３．２６によシ特定さ
れた基準信号は、入力信号に対応して適宜設定すれば良
く、アナログ・デジタル変換器１３．２６のダイナミッ
クレンジを有効に活用できるようにすればよい。

例えば第３図Ｃに示す如く入力信号に対しては、基準信
号をダイナミックレンジの最上限に設定することによっ
て、また第３図ｄに示す如（入力信号に対しては、ダイ
ナミックレンジの中間レベルに設定することによって、
それぞれアナログデジタル変換器１３．２６の有するダ
イナミックレンジを有効に活用することができる。

また、アナログ・デジタル変換器も上記各実施例に示す
ものに限定されるものではなく、用途に適した各種の変
換手段による変換器を用いることができる。

またコンデンサ２１．２２は、例えば、演算増幅器１８
の応答速度が非常に速いものを使用した場合においては
適宜省略してもよい。

またスイッチ回路等には前述したトランジスタによるア
ナログ・スイッチのほかＦＥＴ。

ダイオード等によるスイッチング素子も適用することが
できる。

更に、温度ドリフト等によるクランプレベルの補正は同
期信号毎に行う必要はな（、例えば同期信号の５回の抽
出に対して１回の補正等、間欠的に行うようにしてもよ
い。

以上詳述したように本発明は結合コンデンサを介して入
力しサンプリングして保持された信号をアナログ・デジ
タル変換器で符号化する符号化回路において、アナログ
・デジタル変換器で特定された基準信号と、前記サンプ
リング、保持された信号とを用いて前記アナログ・デジ
タル変換器及びサンプル・ホールド回路の温度ドリフト
等の影響を除去すべく帰還信号を前記結合コンデンサへ
帰還するようにしたものである。

そしてこの帰還された信号と結合コンデンサとにより入
力信号のダイナミック・レンジを十分に確保した上で、
その入力信号を所定レベルでクランプするようにしたも
のである。

かくして本発明によれば簡略化された回路構成において
、信号のダイナミックレンジを十分に確保して、温度ド
リフト等の悪影響を受けるととなく所定のレベルで信号
を適確にクランプして符号化することができる等、種々
格別の利点を有する符号化回路を提供することができる
。

【図面の簡単な説明】

第１図は従来例を示す回路構成図、第２図は本発明の一
実施例を示す回路構成図、第３図は同実施例における入
力信号の一例を示す図、第４図は本発明の他の実施例を
示す回路構成図である。１１・・・結合コンデンサ、１２・・・サンプル・ホー
ルド回路、１３，２６・・・アナログ・デジタル変換器
、１８・・・演算増幅器。

Claims

【特許請求の範囲】

１所定の端子間電位が与えられて入力信号をクランプ
する結合コンデンサと、このコンデンサを介して入力さ
れた信号を標本化保持するサンプル・ホールド回路と、
この回路で保持された信号をデジタル変換するアナログ
・デジタル変換器と、前記コンデンサを介して所定の基
準レベル信号が入力されたとき、上記変換器内に設定さ
れた基準信号電圧と上記所定の基準レベル信号の前記サ
ンプル・ホールド回路に標本化保持された信号電圧との
差電圧を求める演算回路と、この演算回路が求めた差電
圧を前記結合コンデンサに与えられた端子間電圧に足し
込む手段とを具備したことを特徴とする符号化回路。