JPH04192677A - クランプ装置 - Google Patents
クランプ装置Info
- Publication number
- JPH04192677A JPH04192677A JP2320296A JP32029690A JPH04192677A JP H04192677 A JPH04192677 A JP H04192677A JP 2320296 A JP2320296 A JP 2320296A JP 32029690 A JP32029690 A JP 32029690A JP H04192677 A JPH04192677 A JP H04192677A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- level
- converter
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013139 quantization Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号の直流レベル制御を行うもので、特に
ビデオテープレコーダに用いるクランプ装置に関するも
のである。
ビデオテープレコーダに用いるクランプ装置に関するも
のである。
従来の技術
近年、映像信号に対するディジタル信号処理が盛んに行
われるようになり、大容量メモリの普及とともに民生用
VTRの分野でもディジタル処理のY/C分離やTBC
の導入が容易になってきた。
われるようになり、大容量メモリの普及とともに民生用
VTRの分野でもディジタル処理のY/C分離やTBC
の導入が容易になってきた。
ディジタル信号処理を精度よく行うためには、映像信号
かA/D変換器の入力ダイナミックレンジに収まるよう
に制御する必要があり、その一つの手段として、A/D
変換器の前にアナログクランプ回路をつけ、直流電圧値
の調整を行っている。
かA/D変換器の入力ダイナミックレンジに収まるよう
に制御する必要があり、その一つの手段として、A/D
変換器の前にアナログクランプ回路をつけ、直流電圧値
の調整を行っている。
ディジタルY/C分離装置を一例に挙げると、その構成
は簡略的には第4図に示すようになっている。
は簡略的には第4図に示すようになっている。
入力端子4aに与えられたアナログ映像信号はアナログ
クランプ回路40によりシンクチップあるいはペデスタ
ルを所定の直流電圧値にクランプしたのち、A/D変換
器4Iでアナログ・ディジタル変換し、Y/C分離回路
42でY/C分離し、出力端子4b、4cにそれぞれ輝
度信号と色信号を得る。
クランプ回路40によりシンクチップあるいはペデスタ
ルを所定の直流電圧値にクランプしたのち、A/D変換
器4Iでアナログ・ディジタル変換し、Y/C分離回路
42でY/C分離し、出力端子4b、4cにそれぞれ輝
度信号と色信号を得る。
発明が解決しようとする課題
しかしながら、上記従来構成では、アナログクランプを
かけてA/D変換した信号をそのままディジタル処理す
る場合、Y/C分離のような処理では問題はないが、記
録系の信号処理時のFM変調、などを行おうとすると問
題が発生する。すなわち、FM変調ではシンクチップ周
波数や白100%周波数がフォーマットによって決めら
れているが、ディジタル処理により変調を行う場合、そ
れぞれ量子化されるレベルに応じて変調周波数が決まる
ため、アナログクランプが変動してA/D変換器41の
出力で直流レベルが数ステップずれると、FM変調の変
調周波数も変化し、再生時に正確にFM復調ができない
という問題を有していた。
かけてA/D変換した信号をそのままディジタル処理す
る場合、Y/C分離のような処理では問題はないが、記
録系の信号処理時のFM変調、などを行おうとすると問
題が発生する。すなわち、FM変調ではシンクチップ周
波数や白100%周波数がフォーマットによって決めら
れているが、ディジタル処理により変調を行う場合、そ
れぞれ量子化されるレベルに応じて変調周波数が決まる
ため、アナログクランプが変動してA/D変換器41の
出力で直流レベルが数ステップずれると、FM変調の変
調周波数も変化し、再生時に正確にFM復調ができない
という問題を有していた。
本発明は上記問題を解決するもので、アナログクランプ
の直流変動やA/D変換器の量子化レベル変動を吸収し
てシンクチップレベルが常に一定の値になるように制御
することができるクランプ装置を提供することを目的と
する。
の直流変動やA/D変換器の量子化レベル変動を吸収し
てシンクチップレベルが常に一定の値になるように制御
することができるクランプ装置を提供することを目的と
する。
課題を解決するための手段
上記問題を達成するために本発明のクランプ装置は、入
力されたアナログ映像信号をクランプするアナログクラ
ンプ回路と、前記アナログクランプ回路の圧力をアナロ
グ・ディジタル変換するA/D変換器と、前記A/D変
換器の出力をクランプし、ディジタル映像信号を出力す
るディジタルフィードバッククランプ回路とにより構成
されている。
力されたアナログ映像信号をクランプするアナログクラ
ンプ回路と、前記アナログクランプ回路の圧力をアナロ
グ・ディジタル変換するA/D変換器と、前記A/D変
換器の出力をクランプし、ディジタル映像信号を出力す
るディジタルフィードバッククランプ回路とにより構成
されている。
作用
上記構成により、クランプをアナログとディジタルの両
方でかけることによりA/D変換器のダイナミックレン
ジを有効に使い、かつシンクチップの量子化レベルを常
に一定に保つことができる。
方でかけることによりA/D変換器のダイナミックレン
ジを有効に使い、かつシンクチップの量子化レベルを常
に一定に保つことができる。
実施例
以下、本発明の実施例のクランプ装置について、第1図
〜第3図を参照しながら説明する。
〜第3図を参照しながら説明する。
第1図は本発明の実施例におけるクランプ装置の構成を
示すブロック図である。
示すブロック図である。
第1図に示すように、クランプ装置は、入力されたアナ
ログ映像信号をクランプするアナログクランプ回路10
と、このアナログクランプ回路10の出力をアナログ・
ディジタル変換するA/D変換器11と、このA/D変
換器11の出力をクランプし、ディジタル映像信号を出
力するディジタルフィードバッククランプ回路12とに
より構成されている。
ログ映像信号をクランプするアナログクランプ回路10
と、このアナログクランプ回路10の出力をアナログ・
ディジタル変換するA/D変換器11と、このA/D変
換器11の出力をクランプし、ディジタル映像信号を出
力するディジタルフィードバッククランプ回路12とに
より構成されている。
なお、1aはアナログ映像信号が入力される入力端子、
1bはディジタル映像信号が出力される出力端子である
。
1bはディジタル映像信号が出力される出力端子である
。
また、ディジタルフィードバッククランプ回路12は、
第2図に示すように、加算器20とシンクチップレベル
検出回路21と減算器22と積分回路23とに倍回路2
4とからなる。なお、2a、2cは入力端子、2bは出
力端子である。
第2図に示すように、加算器20とシンクチップレベル
検出回路21と減算器22と積分回路23とに倍回路2
4とからなる。なお、2a、2cは入力端子、2bは出
力端子である。
次に、上記構成における作用を説明する。
入力端子1aに入力されたアナログ映像信号はアナログ
クランプ回路10によりシンクチップあるいはペデスタ
ルレベルが一定の電圧値になるようにクランプされる。
クランプ回路10によりシンクチップあるいはペデスタ
ルレベルが一定の電圧値になるようにクランプされる。
そして、クランプされた信号はA/D変換器11でディ
ジタル信号に変換されディジタルフィードバッククラン
プ回路12に入力される。ディジタルフィードバックク
ランプ回路12では、出力端子2bにおける映像信号の
シンクチップレベルをシンクチップレベル検出回路21
で検出する。このシンクチップレベル検出回路21のア
ルゴリズムを第3図(R)〜(d)を用いて説明する。
ジタル信号に変換されディジタルフィードバッククラン
プ回路12に入力される。ディジタルフィードバックク
ランプ回路12では、出力端子2bにおける映像信号の
シンクチップレベルをシンクチップレベル検出回路21
で検出する。このシンクチップレベル検出回路21のア
ルゴリズムを第3図(R)〜(d)を用いて説明する。
第3図(a)に示すようにシステムクロックでサンプリ
ングされた水平同期信号が出力端子2bに現われると同
時に第3図(b)に示すゲートパルスが入力される。こ
の時、第3図(C)に示すタイミングで回路がリセット
され、続くn個のサンプルデータを累積加算する。xo
からX。はシンクチップのデータを表わしており、これ
らのデータをアベレージングすることによりシンクチッ
プの量子化レベルを知ることができる。そして、シンク
チップレベル検出回路21の出力には第3図(d)に示
すように、シンクチップレベルの平均値が水平同期信号
の期間毎に更新されて現われることになる。
ングされた水平同期信号が出力端子2bに現われると同
時に第3図(b)に示すゲートパルスが入力される。こ
の時、第3図(C)に示すタイミングで回路がリセット
され、続くn個のサンプルデータを累積加算する。xo
からX。はシンクチップのデータを表わしており、これ
らのデータをアベレージングすることによりシンクチッ
プの量子化レベルを知ることができる。そして、シンク
チップレベル検出回路21の出力には第3図(d)に示
すように、シンクチップレベルの平均値が水平同期信号
の期間毎に更新されて現われることになる。
上記のようにして求められたシンクチップレベルは入力
端子2Cに与えられた基準値又と減算器22で比較され
、その結果得られた誤差信号を積分回路23で積分し、
K倍回路24でに倍した信号をフィードバックして入力
端子2aに入力された映像信号と加算器20で加算する
ことによりクランプを行うことができる。
端子2Cに与えられた基準値又と減算器22で比較され
、その結果得られた誤差信号を積分回路23で積分し、
K倍回路24でに倍した信号をフィードバックして入力
端子2aに入力された映像信号と加算器20で加算する
ことによりクランプを行うことができる。
具体例を挙げて動作説明を行うと以下のようになる。
n=0のときシンクチップレベルが基準値Xで量子化さ
れていたところ、アナログクランプの変動などでn=1
のときにX+aに量子化されたとする。
れていたところ、アナログクランプの変動などでn=1
のときにX+aに量子化されたとする。
ここで、加算器20、減算器22の出力をそれぞれy、
、e、、積分器23の出力をg。とすると、y、=x+
a十Ka g、−r (yo =x)en =x−
yn (eo =O)g、=gn−1+
eゎ (go =0)なる漸化式が成立するか
ら、上式をgnについて解くと g、 =a・((1−K) ’−’ ) /Ky7に代
入すると y、=x+a・ (1−K)”−’ なる式で出力が規定できる。
、e、、積分器23の出力をg。とすると、y、=x+
a十Ka g、−r (yo =x)en =x−
yn (eo =O)g、=gn−1+
eゎ (go =0)なる漸化式が成立するか
ら、上式をgnについて解くと g、 =a・((1−K) ’−’ ) /Ky7に代
入すると y、=x+a・ (1−K)”−’ なる式で出力が規定できる。
したがって、Kの値を1以下の適当な値に設定すれば定
常的な直流レベル誤差を指数関数的に補正することがで
き、出力端子2bには正規の直流レベルを有したディジ
タル映像信号が得られる。
常的な直流レベル誤差を指数関数的に補正することがで
き、出力端子2bには正規の直流レベルを有したディジ
タル映像信号が得られる。
発明の効果
以上のように本発明によれば、アナログクランプで取り
きれなかった直流変動やA/D変換器の量子化時のレベ
ル変動をディジタルクランプで補正するため、映像信号
の直流レベルを常に正確に保つことができる。
きれなかった直流変動やA/D変換器の量子化時のレベ
ル変動をディジタルクランプで補正するため、映像信号
の直流レベルを常に正確に保つことができる。
また、アナログクランプとディジタルクランプの総合特
性でシステム応答が決まるので、比較的速いクランプを
アナログでかけ、ディジタルフィードバッククランプを
遅い時定数で動作させることにより非常に安定したクラ
ンプを行うことができる。
性でシステム応答が決まるので、比較的速いクランプを
アナログでかけ、ディジタルフィードバッククランプを
遅い時定数で動作させることにより非常に安定したクラ
ンプを行うことができる。
第1図は本発明の実施例におけるクランプ装置のブロッ
ク図、第2図は同クランプ装置のディジタルフィードバ
ッククランプ回路のブロック図、第3図(a) と(b
)〜(d)は同ディジタルフィードバッククランプ回路
の動作を説明する波形図とタイミングチャート、第4図
は従来のクランプ装置を用いたディジタルY/C分離装
置のブロック図である。 10・・・アナログクランプ回路、11・・・A/D変
換器、12・・・ディジタルフィードバッククランプ回
路、20・・・加算器、21・・・シンクチップレベル
検出回路、22・・・減算器、23・・・積分器、24
・・・K倍回路。 代理人 森 本 義 弘 X→← × 第3図
ク図、第2図は同クランプ装置のディジタルフィードバ
ッククランプ回路のブロック図、第3図(a) と(b
)〜(d)は同ディジタルフィードバッククランプ回路
の動作を説明する波形図とタイミングチャート、第4図
は従来のクランプ装置を用いたディジタルY/C分離装
置のブロック図である。 10・・・アナログクランプ回路、11・・・A/D変
換器、12・・・ディジタルフィードバッククランプ回
路、20・・・加算器、21・・・シンクチップレベル
検出回路、22・・・減算器、23・・・積分器、24
・・・K倍回路。 代理人 森 本 義 弘 X→← × 第3図
Claims (1)
- 1、入力されたアナログ映像信号をクランプするアナロ
グクランプ回路と、前記アナログクランプ回路の出力を
アナログ・ディジタル変換するA/D変換器と、前記A
/D変換器の出力をクランプし、ディジタル映像信号を
出力するディジタルフィードバッククランプ回路とを備
えたクランプ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2320296A JPH04192677A (ja) | 1990-11-22 | 1990-11-22 | クランプ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2320296A JPH04192677A (ja) | 1990-11-22 | 1990-11-22 | クランプ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04192677A true JPH04192677A (ja) | 1992-07-10 |
Family
ID=18119923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2320296A Pending JPH04192677A (ja) | 1990-11-22 | 1990-11-22 | クランプ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04192677A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0796008A2 (en) * | 1996-03-12 | 1997-09-17 | SANYO ELECTRIC Co., Ltd. | Digital camera with analog and digital clamp circuit |
US9020737B2 (en) | 2009-07-03 | 2015-04-28 | Toyota Jidosha Kabushiki Kaisha | Control apparatus for internal combustion engine including engine stop control |
-
1990
- 1990-11-22 JP JP2320296A patent/JPH04192677A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0796008A2 (en) * | 1996-03-12 | 1997-09-17 | SANYO ELECTRIC Co., Ltd. | Digital camera with analog and digital clamp circuit |
EP0796008A3 (en) * | 1996-03-12 | 1997-11-05 | SANYO ELECTRIC Co., Ltd. | Digital camera with analog and digital clamp circuit |
US6157407A (en) * | 1996-03-12 | 2000-12-05 | Sanyo Electric Co., Inc. | Digital camera with analog and digital clamp circuit |
US6323900B1 (en) | 1996-03-12 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital camera with analog and digital clamp circuit |
US9020737B2 (en) | 2009-07-03 | 2015-04-28 | Toyota Jidosha Kabushiki Kaisha | Control apparatus for internal combustion engine including engine stop control |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930000974B1 (ko) | 디지탈 자동이득 제어장치 및 그 제어방법 | |
US4410876A (en) | D.C. Stabilized analog-to-digital converter | |
EP0472332A1 (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
JPS5946131B2 (ja) | 符号化回路 | |
JPS60113586A (ja) | クランプ装置 | |
JPH04192677A (ja) | クランプ装置 | |
EP0573295B1 (en) | Level detection circuit and automatic color control circuit | |
US4561013A (en) | Color sign inserting circuit for video signal reproducing system | |
EP0217091A1 (en) | Velocity error correcting circuit for time base error corrector | |
CA1106058A (en) | Noise reduction system for color television | |
JPS60261282A (ja) | 色信号処理装置 | |
JPS5936326B2 (ja) | ジカンジクゴサホセイソウチ | |
JP2956431B2 (ja) | 同期信号すげ替え装置 | |
JPH02183680A (ja) | 自動利得制御回路 | |
JPS6087574A (ja) | クランプ回路 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JPH0252442B2 (ja) | ||
JPS5816289Y2 (ja) | 画信号処理回路 | |
JPS62130096A (ja) | 時間軸補正装置の速度エラ−補正信号出力装置 | |
JPH1098383A (ja) | 信号変換器 | |
KR100213011B1 (ko) | 직류레벨 재생회로 | |
JPS6128269B2 (ja) | ||
JPS6354886A (ja) | 画像信号デイジタル記録再生装置 | |
JPS58210761A (ja) | クランプ回路 | |
JPH03212090A (ja) | パイロット信号挿入装置 |