JP3006291B2 - テレビジョンカメラのアナログ／ディジタル変換装置 - Google Patents
テレビジョンカメラのアナログ／ディジタル変換装置Info
- Publication number
- JP3006291B2 JP3006291B2 JP4171303A JP17130392A JP3006291B2 JP 3006291 B2 JP3006291 B2 JP 3006291B2 JP 4171303 A JP4171303 A JP 4171303A JP 17130392 A JP17130392 A JP 17130392A JP 3006291 B2 JP3006291 B2 JP 3006291B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- digital
- digital conversion
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の出力信
号から雑音成分を除去する機能を有するサンプリング回
路において有用なテレビジョンカメラのアナログ／ディ
ジタル変換装置に関する。
号から雑音成分を除去する機能を有するサンプリング回
路において有用なテレビジョンカメラのアナログ／ディ
ジタル変換装置に関する。
【０００２】
【従来の技術】従来のテレビジョンカメラのアナログ／
ディジタル変換装置としては、図３に示すような回路が
ある。図３に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、固体撮像素子１の出力信号をフィー
ドスルークランプ回路（Ａ）２によってクランプし、更
に、サンプルホールド回路（Ａ）３によって雑音成分を
除去して映像信号を得て、この映像信号を直接８ビット
・アナログ／ディジタル変換回路１８によってディジタ
ル信号に変換している。ここで、８ビット・アナログ／
ディジタル変換回路１８のビット数は、一般的に使用さ
れているものを例としている。図３において、参照電圧
発生回路１０は、８ビット・アナログ／ディジタル変換
回路１８の変換基準電圧を発生する回路である。また、
タイミング発生回路１１は、フィードスルークランプ回
路（Ａ）２及びサンプルホールド回路（Ａ）３の動作タ
イミングを決めるパルスを発生する回路である。
ディジタル変換装置としては、図３に示すような回路が
ある。図３に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、固体撮像素子１の出力信号をフィー
ドスルークランプ回路（Ａ）２によってクランプし、更
に、サンプルホールド回路（Ａ）３によって雑音成分を
除去して映像信号を得て、この映像信号を直接８ビット
・アナログ／ディジタル変換回路１８によってディジタ
ル信号に変換している。ここで、８ビット・アナログ／
ディジタル変換回路１８のビット数は、一般的に使用さ
れているものを例としている。図３において、参照電圧
発生回路１０は、８ビット・アナログ／ディジタル変換
回路１８の変換基準電圧を発生する回路である。また、
タイミング発生回路１１は、フィードスルークランプ回
路（Ａ）２及びサンプルホールド回路（Ａ）３の動作タ
イミングを決めるパルスを発生する回路である。
【０００３】図４は、従来のテレビジョンカメラのアナ
ログ／ディジタル変換装置の他の例を示すブロック図で
ある。図４に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、図３に示すテレビジョンカメラのア
ナログ／ディジタル変換装置にゲインコントロールアン
プ１９及びゲイン制御回路２０を追加したものである。
ゲインコントロールアンプ１９は、１台のテレビジョン
カメラに対して１個の固体撮像素子を用いた単板式テレ
ビジョンカメラの場合はゲイン切替回路又はオートゲイ
ンコントロール回路として、また、１台のテレビジョン
カメラに対して２又は３個の固体撮像素子を用いた多板
式テレビジョンカメラの場合はマスターゲイン切替回路
及び白バランスを調整するためのゲイン調整回路として
利用されることが多い。
ログ／ディジタル変換装置の他の例を示すブロック図で
ある。図４に示すテレビジョンカメラのアナログ／ディ
ジタル変換装置は、図３に示すテレビジョンカメラのア
ナログ／ディジタル変換装置にゲインコントロールアン
プ１９及びゲイン制御回路２０を追加したものである。
ゲインコントロールアンプ１９は、１台のテレビジョン
カメラに対して１個の固体撮像素子を用いた単板式テレ
ビジョンカメラの場合はゲイン切替回路又はオートゲイ
ンコントロール回路として、また、１台のテレビジョン
カメラに対して２又は３個の固体撮像素子を用いた多板
式テレビジョンカメラの場合はマスターゲイン切替回路
及び白バランスを調整するためのゲイン調整回路として
利用されることが多い。
【０００４】ゲインコントロールアンプ１９を８ビット
・アナログ／ディジタル変換回路１８の前段に設ける利
点は、固体撮像素子１の出力信号を予めゲインコントロ
ールアンプ１９によってある程度のレベル範囲に調整す
ることにより、テレビジョンカメラとしてのダイナミッ
クレンジを８ビット・アナログ／ディジタル変換回路１
８のダイナミックレンジよりも広くすることができる点
である。
・アナログ／ディジタル変換回路１８の前段に設ける利
点は、固体撮像素子１の出力信号を予めゲインコントロ
ールアンプ１９によってある程度のレベル範囲に調整す
ることにより、テレビジョンカメラとしてのダイナミッ
クレンジを８ビット・アナログ／ディジタル変換回路１
８のダイナミックレンジよりも広くすることができる点
である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た図３に示す従来のテレビジョンカメラのアナログ／デ
ィジタル変換装置では、ディジタル信号に変換した映像
信号の分解能及びダイナミックレンジは、８ビット・ア
ナログ／ディジタル変換回路１８の性能によって一義的
に定まってしまうので、８ビット・アナログ／ディジタ
ル変換回路１８の性能を超える分解能及びダイナミック
レンジをもつ映像信号を出力することができないという
問題点がある。現在及び近い将来においては、８ビット
を大きく上回るビット数をもつアナログ／ディジタル変
換回路をテレビジョンカメラのアナログ／ディジタル変
換装置に用いることは、技術的及びコスト的理由によ
り、非常に困難である。
た図３に示す従来のテレビジョンカメラのアナログ／デ
ィジタル変換装置では、ディジタル信号に変換した映像
信号の分解能及びダイナミックレンジは、８ビット・ア
ナログ／ディジタル変換回路１８の性能によって一義的
に定まってしまうので、８ビット・アナログ／ディジタ
ル変換回路１８の性能を超える分解能及びダイナミック
レンジをもつ映像信号を出力することができないという
問題点がある。現在及び近い将来においては、８ビット
を大きく上回るビット数をもつアナログ／ディジタル変
換回路をテレビジョンカメラのアナログ／ディジタル変
換装置に用いることは、技術的及びコスト的理由によ
り、非常に困難である。
【０００６】また、上述した図４に示す従来のテレビジ
ョンカメラのアナログ／ディジタル変換装置では、映像
信号のダイナミックレンジを８ビット・アナログ／ディ
ジタル変換回路１８のダイナミックレンジよりも広くす
ることができるが、映像信号の分解能は、図３に示すテ
レビジョンカメラのアナログ／ディジタル変換装置より
も大きくすることができないという問題点がある。更
に、図４に示す従来のテレビジョンカメラのアナログ／
ディジタル変換装置では、経時変化，回路のばらつき及
び調整精度等の点から、ディジタル回路によって構成し
た方が有利であるゲイン制御回路がアナログ回路で構成
されているので、経時変化の発生，回路のばらつきの発
生及び回路調整のための労力の増大等の問題点がある。
ョンカメラのアナログ／ディジタル変換装置では、映像
信号のダイナミックレンジを８ビット・アナログ／ディ
ジタル変換回路１８のダイナミックレンジよりも広くす
ることができるが、映像信号の分解能は、図３に示すテ
レビジョンカメラのアナログ／ディジタル変換装置より
も大きくすることができないという問題点がある。更
に、図４に示す従来のテレビジョンカメラのアナログ／
ディジタル変換装置では、経時変化，回路のばらつき及
び調整精度等の点から、ディジタル回路によって構成し
た方が有利であるゲイン制御回路がアナログ回路で構成
されているので、経時変化の発生，回路のばらつきの発
生及び回路調整のための労力の増大等の問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、固体撮像素子の出力信号から雑音成分を除
去する機能を有するテレビジョンカメラのアナログ／デ
ィジタル変換装置において、映像信号のダイナミックレ
ンジを広げることができ、且つ、映像信号の分解能を本
装置の構成部品であるアナログ／ディジタル変換回路の
分解能よりも大きくすることができるテレビジョンカメ
ラのアナログ／ディジタル変換装置を提供することを目
的とする。
のであって、固体撮像素子の出力信号から雑音成分を除
去する機能を有するテレビジョンカメラのアナログ／デ
ィジタル変換装置において、映像信号のダイナミックレ
ンジを広げることができ、且つ、映像信号の分解能を本
装置の構成部品であるアナログ／ディジタル変換回路の
分解能よりも大きくすることができるテレビジョンカメ
ラのアナログ／ディジタル変換装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、固体撮像
素子の出力信号をディジタル信号に変換する機能を有す
るテレビジョンカメラのアナログ／ディジタル変換装置
において、前記固体撮像素子１つ毎に対応する複数のア
ナログ／ディジタル変換回路と、前記固体撮像素子の出
力信号を遅延する遅延回路と、前記複数のアナログ／デ
ィジタル変換回路における少なくとも１つのアナログ／
ディジタル変換回路の出力信号をアナログ信号に変換す
るディジタル／アナログ変換回路とを有し、前記複数の
アナログ／ディジタル変換回路における少なくとも１つ
のアナログ／ディジタル変換回路は、前記ディジタル／
アナログ変換回路の出力信号と前記遅延回路の出力信号
との差分をディジタル信号に変換することを特徴とす
る。そして、本発明に係るテレビジョンカメラのアナロ
グ／ディジタル変換装置は、前記複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路の出力信号を上位ビットとし、前記複
数のアナログ／ディジタル変換回路における他のアナロ
グ／ディジタル変換回路出力信号を下位ビットとして、
前記上位ビットと上記下位ビットとを合せて１つの値を
示すことが好ましい。
ンカメラのアナログ／ディジタル変換装置は、固体撮像
素子の出力信号をディジタル信号に変換する機能を有す
るテレビジョンカメラのアナログ／ディジタル変換装置
において、前記固体撮像素子１つ毎に対応する複数のア
ナログ／ディジタル変換回路と、前記固体撮像素子の出
力信号を遅延する遅延回路と、前記複数のアナログ／デ
ィジタル変換回路における少なくとも１つのアナログ／
ディジタル変換回路の出力信号をアナログ信号に変換す
るディジタル／アナログ変換回路とを有し、前記複数の
アナログ／ディジタル変換回路における少なくとも１つ
のアナログ／ディジタル変換回路は、前記ディジタル／
アナログ変換回路の出力信号と前記遅延回路の出力信号
との差分をディジタル信号に変換することを特徴とす
る。そして、本発明に係るテレビジョンカメラのアナロ
グ／ディジタル変換装置は、前記複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路の出力信号を上位ビットとし、前記複
数のアナログ／ディジタル変換回路における他のアナロ
グ／ディジタル変換回路出力信号を下位ビットとして、
前記上位ビットと上記下位ビットとを合せて１つの値を
示すことが好ましい。
【０００９】
【作用】本発明に係るテレビジョンカメラのアナログ／
ディジタル変換装置においては、複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路は、ディジタル／アナログ変換回路の
出力信号と遅延回路の出力信号との差分をディジタル信
号に変換することで、前記複数のアナログ／ディジタル
変換回路の出力信号における量子化誤差分の電圧を、前
記アナログ／ディジタル変換回路で更に細かく量子化す
ることができる。従って、本発明に係るテレビジョンカ
メラのアナログ／ディジタル変換装置は、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号を上位ビット
とし、前記複数のアナログ／ディジタル変換回路におけ
る他のアナログ／ディジタル変換回路出力信号を下位ビ
ットとして、前記上位ビットと前記下位ビットとを合せ
て１つの映像信号として出力することができる。
ディジタル変換装置においては、複数のアナログ／ディ
ジタル変換回路における少なくとも１つのアナログ／デ
ィジタル変換回路は、ディジタル／アナログ変換回路の
出力信号と遅延回路の出力信号との差分をディジタル信
号に変換することで、前記複数のアナログ／ディジタル
変換回路の出力信号における量子化誤差分の電圧を、前
記アナログ／ディジタル変換回路で更に細かく量子化す
ることができる。従って、本発明に係るテレビジョンカ
メラのアナログ／ディジタル変換装置は、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号を上位ビット
とし、前記複数のアナログ／ディジタル変換回路におけ
る他のアナログ／ディジタル変換回路出力信号を下位ビ
ットとして、前記上位ビットと前記下位ビットとを合せ
て１つの映像信号として出力することができる。
【００１０】これらにより、本発明に係るテレビジョン
カメラのアナログ／ディジタル変換装置は、前記複数の
アナログ／ディジタル変換回路のビット数の和に相当す
る分解能及びダイナミックレンジを得ることができるの
で、映像信号のダイナミックレンジを広げることがで
き、且つ、映像信号の分解能を本回路の構成部品である
アナログ／ディジタル変換回路の分解能よりも大きくす
ることができる。
カメラのアナログ／ディジタル変換装置は、前記複数の
アナログ／ディジタル変換回路のビット数の和に相当す
る分解能及びダイナミックレンジを得ることができるの
で、映像信号のダイナミックレンジを広げることがで
き、且つ、映像信号の分解能を本回路の構成部品である
アナログ／ディジタル変換回路の分解能よりも大きくす
ることができる。
【００１１】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１２】図１は、本発明の実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置を示す回路図
である。なお、図１において、図３及び図４に示す従来
のテレビジョンカメラのアナログ／ディジタル変換装置
と同一の構成部には、同一符号を付してその詳しい説明
を省略する。
ンカメラのアナログ／ディジタル変換装置を示す回路図
である。なお、図１において、図３及び図４に示す従来
のテレビジョンカメラのアナログ／ディジタル変換装置
と同一の構成部には、同一符号を付してその詳しい説明
を省略する。
【００１３】図１に示すように、固体撮像素子１の出力
端は、信号遅延素子１２の入力端及びフィードスルーク
ランプ回路（Ａ）２の入力端に接続されている。フィー
ドスルークランプ回路（Ａ）２の出力端はサンプルホー
ルド回路（Ａ）３の入力端に、サンプルホールド回路
（Ａ）３の出力端は４ビット・アナログ／ディジタル変
換回路４の入力端に、４ビット・アナログ／ディジタル
変換回路４の出力端はラッチ回路（Ａ）５の入力端及び
ラッチ回路（Ｂ）９の入力端に接続されている。ラッチ
回路（Ｂ）９の各ビットの出力端は、夫々端子２２に接
続されている。ラッチ回路（Ａ）５の各ビットの出力端
は、夫々反転回路６を経て４ビット・ディジタル／アナ
ログ変換回路７の入力端に接続されている。４ビット・
ディジタル／アナログ変換回路７の出力端はバッファア
ンプ８の入力端に、バッファアンプ８の出力端はフィー
ドスルークランプ回路（Ｂ）１５の入力端に接続されて
いる。
端は、信号遅延素子１２の入力端及びフィードスルーク
ランプ回路（Ａ）２の入力端に接続されている。フィー
ドスルークランプ回路（Ａ）２の出力端はサンプルホー
ルド回路（Ａ）３の入力端に、サンプルホールド回路
（Ａ）３の出力端は４ビット・アナログ／ディジタル変
換回路４の入力端に、４ビット・アナログ／ディジタル
変換回路４の出力端はラッチ回路（Ａ）５の入力端及び
ラッチ回路（Ｂ）９の入力端に接続されている。ラッチ
回路（Ｂ）９の各ビットの出力端は、夫々端子２２に接
続されている。ラッチ回路（Ａ）５の各ビットの出力端
は、夫々反転回路６を経て４ビット・ディジタル／アナ
ログ変換回路７の入力端に接続されている。４ビット・
ディジタル／アナログ変換回路７の出力端はバッファア
ンプ８の入力端に、バッファアンプ８の出力端はフィー
ドスルークランプ回路（Ｂ）１５の入力端に接続されて
いる。
【００１４】信号遅延素子１２の出力端はフィードスル
ークランプ回路（Ｂ）１５の入力端に、フィードスルー
クランプ回路（Ｂ）１５の出力端はサンプルホールド回
路（Ｂ）１６の入力端に、サンプルホールド回路（Ｂ）
１６の出力端は増幅器１７の入力端に、増幅器１７の出
力端は８ビット・アナログ／ディジタル変換回路１８の
入力端に、８ビット・アナログ／ディジタル変換回路１
８の各ビットの出力端は、夫々端子２１に接続されてい
る。
ークランプ回路（Ｂ）１５の入力端に、フィードスルー
クランプ回路（Ｂ）１５の出力端はサンプルホールド回
路（Ｂ）１６の入力端に、サンプルホールド回路（Ｂ）
１６の出力端は増幅器１７の入力端に、増幅器１７の出
力端は８ビット・アナログ／ディジタル変換回路１８の
入力端に、８ビット・アナログ／ディジタル変換回路１
８の各ビットの出力端は、夫々端子２１に接続されてい
る。
【００１５】タイミング発生回路１１の第１の出力端は
フィードスルークランプ回路（Ａ）２の制御端及びクラ
ンプパルス遅延回路１３の入力端に、第２の出力端はサ
ンプルホールド回路（Ａ）３の制御端及びサンプルホー
ルドパルス遅延回路１４の入力端に接続されている。ク
ランプパルス遅延回路１３の出力端はフィードスルーク
ランプ回路（Ｂ）１５の制御端に、サンプルホールドパ
ルス遅延回路１４の出力端はサンプルホールド回路
（Ｂ）１６の制御端に接続されている。参照電圧発生回
路１０の出力端はフィードスルークランプ回路（Ａ）２
の入力端，４ビット・アナログ／ディジタル変換回路４
の参照電圧入力端及び８ビット・アナログ／ディジタル
変換回路１８の参照電圧入力端に接続されている。
フィードスルークランプ回路（Ａ）２の制御端及びクラ
ンプパルス遅延回路１３の入力端に、第２の出力端はサ
ンプルホールド回路（Ａ）３の制御端及びサンプルホー
ルドパルス遅延回路１４の入力端に接続されている。ク
ランプパルス遅延回路１３の出力端はフィードスルーク
ランプ回路（Ｂ）１５の制御端に、サンプルホールドパ
ルス遅延回路１４の出力端はサンプルホールド回路
（Ｂ）１６の制御端に接続されている。参照電圧発生回
路１０の出力端はフィードスルークランプ回路（Ａ）２
の入力端，４ビット・アナログ／ディジタル変換回路４
の参照電圧入力端及び８ビット・アナログ／ディジタル
変換回路１８の参照電圧入力端に接続されている。
【００１６】次に、上述の如く構成された本実施例に係
るテレビジョンカメラのアナログ／ディジタル変換装置
の動作について説明する。図２は、図１に示すテレビジ
ョンカメラのアナログ／ディジタル変換装置における各
部の動作を示す波形図である。
るテレビジョンカメラのアナログ／ディジタル変換装置
の動作について説明する。図２は、図１に示すテレビジ
ョンカメラのアナログ／ディジタル変換装置における各
部の動作を示す波形図である。
【００１７】図１に示すように、固体撮像素子１の出力
信号である映像信号は、２系統に分配される。一方の系
統に分配された固体撮像素子１の出力信号は、フィード
スルークランプ回路（Ａ）２及びサンプルホールド回路
（Ａ）３によって直接サンプルホールドされてから、４
ビット・アナログ／ディジタル変換回路４でディジタル
信号に変換される。他方の系統に分配された固体撮像素
子１の出力信号は、信号遅延素子１２を経てからサンプ
ルホールドされる。ここで、映像信号をサンプルホール
ドする際のクランプパルス及びサンプリングパルスは、
タイミング発生回路１１によって生成される。
信号である映像信号は、２系統に分配される。一方の系
統に分配された固体撮像素子１の出力信号は、フィード
スルークランプ回路（Ａ）２及びサンプルホールド回路
（Ａ）３によって直接サンプルホールドされてから、４
ビット・アナログ／ディジタル変換回路４でディジタル
信号に変換される。他方の系統に分配された固体撮像素
子１の出力信号は、信号遅延素子１２を経てからサンプ
ルホールドされる。ここで、映像信号をサンプルホール
ドする際のクランプパルス及びサンプリングパルスは、
タイミング発生回路１１によって生成される。
【００１８】図２に示す波形３１は固体撮像素子１の出
力信号であり、波形３２はクランプパルスであり、波形
３３はサンプルパルスである。フィードスルークランプ
回路（Ａ）２と４ビット・アナログ／ディジタル変換回
路４とには、同じ電圧が参照電圧発生回路１０から供給
されているので、波形３１に示すように、フィードスル
ークランプ回路（Ａ）２のクランプレベルと４ビット・
アナログ／ディジタル変換回路４の参照電圧とは同一の
値になる。また、波形３１に示す電圧Ｖ１は、４ビット
・アナログ／ディジタル変換回路４によって量子化され
る電圧である。そして、４ビット・アナログ／ディジタ
ル変換回路４の出力信号は、ラッチ回路（Ａ）５及び反
転回路６を経て、４ビット・ディジタル／アナログ変換
回路７によって再度アナログ信号に変換される。ここ
で、ラッチ回路（Ａ）５を介した理由は、４ビット・デ
ィジタル／アナログ変換回路７が変換完了する前に、４
ビット・アナログ／ディジタル変換回路４において映像
信号をディジタル信号に変換することを可能にするため
である。反転回路６は、後述するように、固体撮像素子
１の出力信号が遅延される系統での処理において、固体
撮像素子１から入力した映像信号と４ビット・アナログ
／ディジタル変換回路４によって量子化された映像信号
との減算をするために挿入している。
力信号であり、波形３２はクランプパルスであり、波形
３３はサンプルパルスである。フィードスルークランプ
回路（Ａ）２と４ビット・アナログ／ディジタル変換回
路４とには、同じ電圧が参照電圧発生回路１０から供給
されているので、波形３１に示すように、フィードスル
ークランプ回路（Ａ）２のクランプレベルと４ビット・
アナログ／ディジタル変換回路４の参照電圧とは同一の
値になる。また、波形３１に示す電圧Ｖ１は、４ビット
・アナログ／ディジタル変換回路４によって量子化され
る電圧である。そして、４ビット・アナログ／ディジタ
ル変換回路４の出力信号は、ラッチ回路（Ａ）５及び反
転回路６を経て、４ビット・ディジタル／アナログ変換
回路７によって再度アナログ信号に変換される。ここ
で、ラッチ回路（Ａ）５を介した理由は、４ビット・デ
ィジタル／アナログ変換回路７が変換完了する前に、４
ビット・アナログ／ディジタル変換回路４において映像
信号をディジタル信号に変換することを可能にするため
である。反転回路６は、後述するように、固体撮像素子
１の出力信号が遅延される系統での処理において、固体
撮像素子１から入力した映像信号と４ビット・アナログ
／ディジタル変換回路４によって量子化された映像信号
との減算をするために挿入している。
【００１９】図２に示す波形３４は、バッファアンプ８
の出力信号である。バッファアンプ８の出力信号は、フ
ィードスルークランプ回路（Ｂ）１５に入力され、固体
撮像素子１の出力信号が遅延される系統におけるサンプ
ルホールドの際のクランプレベルとなる。
の出力信号である。バッファアンプ８の出力信号は、フ
ィードスルークランプ回路（Ｂ）１５に入力され、固体
撮像素子１の出力信号が遅延される系統におけるサンプ
ルホールドの際のクランプレベルとなる。
【００２０】図２に示す波形３５は、遅延信号素子１２
の出力信号であり、波形３６は、フィードスルークラン
プ回路（Ｂ）１５が入力する遅延されたクランプパルス
であり、波形３７は、サンプルホールド回路（Ｂ）１６
が入力する遅延されたサンプルパルスである。信号遅延
素子１２における遅延時間は、固体撮像素子１の出力信
号におけるフィードスルークランプのタイミングが、サ
ンプルホールド回路（Ａ）３，４ビット・アナログ／デ
ィジタル変換回路４，４ビット・ディジタル／アナログ
変換回路７及びバッファアンプ８を経てきた映像信号の
確定したときの後になるように設定される。また、波形
３６に示す遅延されたクランプパルスは、タイミング発
生回路１１において生成されたクランプパルスである波
形３２を、クランプパルス遅延回路１３によって遅延し
たものである。そのクランプパルス遅延回路１３におけ
る遅延時間は、遅延信号素子１２における遅延時間と同
一になるよう設定してある。同様に、波形３７で示す遅
延されたサンプルパルスも、遅延信号素子１２における
遅延時間と同一の遅延時間をもつサンプルホールドパル
ス遅延回路１４によって遅延されたものである。
の出力信号であり、波形３６は、フィードスルークラン
プ回路（Ｂ）１５が入力する遅延されたクランプパルス
であり、波形３７は、サンプルホールド回路（Ｂ）１６
が入力する遅延されたサンプルパルスである。信号遅延
素子１２における遅延時間は、固体撮像素子１の出力信
号におけるフィードスルークランプのタイミングが、サ
ンプルホールド回路（Ａ）３，４ビット・アナログ／デ
ィジタル変換回路４，４ビット・ディジタル／アナログ
変換回路７及びバッファアンプ８を経てきた映像信号の
確定したときの後になるように設定される。また、波形
３６に示す遅延されたクランプパルスは、タイミング発
生回路１１において生成されたクランプパルスである波
形３２を、クランプパルス遅延回路１３によって遅延し
たものである。そのクランプパルス遅延回路１３におけ
る遅延時間は、遅延信号素子１２における遅延時間と同
一になるよう設定してある。同様に、波形３７で示す遅
延されたサンプルパルスも、遅延信号素子１２における
遅延時間と同一の遅延時間をもつサンプルホールドパル
ス遅延回路１４によって遅延されたものである。
【００２１】遅延信号素子１２の出力信号は、フィード
スルークランプ回路（Ｂ）１５によってクランプされ、
サンプルホールド回路（Ｂ）１６によってサンプルホー
ルドされる。ここで、上述したように、フィードスルー
クランプ回路（Ｂ）１５は、バッファアンプ８の出力を
入力するので、映像信号は、参照電圧発生回路１０が発
生する電圧よりも電圧Ｖ１だけ高い電位でクランプされ
てホールドされる。従って、サンプルホールド回路
（Ｂ）１６の出力信号は、固体撮像素子１の出力信号か
ら４ビット・アナログ／ディジタル変換回路４の出力電
圧Ｖ１を等価的に減算した信号となり、参照電圧発生回
路１０が発生する参照電圧よりも波形３５に示す電圧Ｖ
２だけ高い値となる。その電圧Ｖ２は、４ビット・アナ
ログ／ディジタル変換回路４の量子化誤差分の電圧と等
しく、最大でも４ビット・アナログ／ディジタル変換回
路４における１ビット分の電圧しか取りえないので、サ
ンプルホールド回路（Ｂ）１６の出力信号を増幅器１７
によって８ビット・アナログ／ディジタル変換回路１８
のダイナミックレンジ一杯まで増幅することにより、電
圧Ｖ２を８ビットの分解能でディジタル変換することが
できる。
スルークランプ回路（Ｂ）１５によってクランプされ、
サンプルホールド回路（Ｂ）１６によってサンプルホー
ルドされる。ここで、上述したように、フィードスルー
クランプ回路（Ｂ）１５は、バッファアンプ８の出力を
入力するので、映像信号は、参照電圧発生回路１０が発
生する電圧よりも電圧Ｖ１だけ高い電位でクランプされ
てホールドされる。従って、サンプルホールド回路
（Ｂ）１６の出力信号は、固体撮像素子１の出力信号か
ら４ビット・アナログ／ディジタル変換回路４の出力電
圧Ｖ１を等価的に減算した信号となり、参照電圧発生回
路１０が発生する参照電圧よりも波形３５に示す電圧Ｖ
２だけ高い値となる。その電圧Ｖ２は、４ビット・アナ
ログ／ディジタル変換回路４の量子化誤差分の電圧と等
しく、最大でも４ビット・アナログ／ディジタル変換回
路４における１ビット分の電圧しか取りえないので、サ
ンプルホールド回路（Ｂ）１６の出力信号を増幅器１７
によって８ビット・アナログ／ディジタル変換回路１８
のダイナミックレンジ一杯まで増幅することにより、電
圧Ｖ２を８ビットの分解能でディジタル変換することが
できる。
【００２２】これらにより、本実施例に係るテレビジョ
ンカメラのアナログ／ディジタル変換装置は、８ビット
・アナログ／ディジタル変換回路１８の出力信号を下位
ビットとし、４ビット・アナログ／ディジタル変換回路
４の出力信号を保持するラッチ回路（Ｂ）９の出力信号
を上位ビットとすることで、全体として１２ビットの分
解能のディジタル信号を出力することができる。
ンカメラのアナログ／ディジタル変換装置は、８ビット
・アナログ／ディジタル変換回路１８の出力信号を下位
ビットとし、４ビット・アナログ／ディジタル変換回路
４の出力信号を保持するラッチ回路（Ｂ）９の出力信号
を上位ビットとすることで、全体として１２ビットの分
解能のディジタル信号を出力することができる。
【００２３】
【発明の効果】以上説明したように本発明に係るテレビ
ジョンカメラのアナログ／ディジタル変換装置によれ
ば、固体撮像素子の出力信号から雑音成分を除去するテ
レビジョンカメラのアナログ／ディジタル変換装置にお
いて、固体撮像素子１つ当りに複数のアナログ／ディジ
タル変換回路を具備して、これらの複数のアナログ／デ
ィジタル変換回路のビット数の和に相当する分解能及び
ダイナミックレンジを得ることができるので、映像信号
のダイナミックレンジを広げることができ、且つ、映像
信号の分解能を本回路の構成部品であるアナログ／ディ
ジタル変換回路の分解能よりも大きくすることができ
る。
ジョンカメラのアナログ／ディジタル変換装置によれ
ば、固体撮像素子の出力信号から雑音成分を除去するテ
レビジョンカメラのアナログ／ディジタル変換装置にお
いて、固体撮像素子１つ当りに複数のアナログ／ディジ
タル変換回路を具備して、これらの複数のアナログ／デ
ィジタル変換回路のビット数の和に相当する分解能及び
ダイナミックレンジを得ることができるので、映像信号
のダイナミックレンジを広げることができ、且つ、映像
信号の分解能を本回路の構成部品であるアナログ／ディ
ジタル変換回路の分解能よりも大きくすることができ
る。
【図１】本発明の実施例に係るテレビジョンカメラのア
ナログ／ディジタル変換装置を示すブロック図である。
ナログ／ディジタル変換装置を示すブロック図である。
【図２】図１に示すテレビジョンカメラのアナログ／デ
ィジタル変換装置における各部の動作を示す波形図であ
る。
ィジタル変換装置における各部の動作を示す波形図であ
る。
【図３】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の一例を示すブロック図である。
タル変換装置の一例を示すブロック図である。
【図４】従来のテレビジョンカメラのアナログ／ディジ
タル変換装置の他の例を示すブロック図である。
タル変換装置の他の例を示すブロック図である。
１；固体撮像素子 ２；フィードスルークランプ回路（Ａ） ３；サンプルホールド回路（Ａ） ４；４ビット・アナログ／ディジタル変換回路 ５；ラッチ回路（Ａ） ７；４ビット・ディジタル／アナログ変換回路 ８；バッファアンプ ９；ラッチ回路（Ｂ） １０；参照電圧発生回路 １１；タイミング発生回路 １５；フィードスルークランプ回路（Ｂ） １６；サンプルホールド回路（Ｂ） １７；増幅器 １８；８ビット・アナログ／ディジタル変換回路
Claims (2)
- 【請求項１】 固体撮像素子の出力信号をディジタル信
号に変換するテレビジョンカメラのアナログ／ディジタ
ル変換装置において、前記固体撮像素子１つ毎に対応す
る複数のアナログ／ディジタル変換回路と、前記固体撮
像素子の出力信号を遅延する遅延回路と、前記複数のア
ナログ／ディジタル変換回路における少なくとも１つの
アナログ／ディジタル変換回路の出力信号をアナログ信
号に変換するディジタル／アナログ変換回路とを有し、
前記複数のアナログ／ディジタル変換回路における少な
くとも１つのアナログ／ディジタル変換回路は、前記デ
ィジタル／アナログ変換回路の出力信号と前記遅延回路
の出力信号との差分をディジタル信号に変換することを
特徴とするテレビジョンカメラのアナログ／ディジタル
変換装置。 - 【請求項２】 前記複数のアナログ／ディジタル変換回
路における少なくとも１つのアナログ／ディジタル変換
回路の出力信号を上位ビットとし、前記複数のアナログ
／ディジタル変換回路における他のアナログ／ディジタ
ル変換回路出力信号を下位ビットとして、前記上位ビッ
トと下位ビットとを合せて１つの値を示すことを特徴と
する請求項１に記載のテレビジョンカメラのアナログ／
ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (ja) | 1992-06-29 | 1992-06-29 | テレビジョンカメラのアナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171303A JP3006291B2 (ja) | 1992-06-29 | 1992-06-29 | テレビジョンカメラのアナログ／ディジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619624A JPH0619624A (ja) | 1994-01-28 |
| JP3006291B2 true JP3006291B2 (ja) | 2000-02-07 |
Family
ID=15920785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171303A Expired - Fee Related JP3006291B2 (ja) | 1992-06-29 | 1992-06-29 | テレビジョンカメラのアナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006291B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4429796B2 (ja) * | 2004-05-10 | 2010-03-10 | 浜松ホトニクス株式会社 | センサ装置 |
-
1992
- 1992-06-29 JP JP4171303A patent/JP3006291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0619624A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH0560040U (ja) | ディジタルカメラのアナログ兼用回路 | |
| US5105194A (en) | Time shift two-step analog to digital converter | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| US6353405B1 (en) | Low distortion video analog-to-digital converter | |
| JP2974323B2 (ja) | 撮像装置 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JPH10285432A (ja) | 映像信号のクランプ装置 | |
| JPH05153428A (ja) | クランプ回路 | |
| JPS59193619A (ja) | 画像処理回路 | |
| JPH04322560A (ja) | 映像信号処理回路 | |
| JPS63305678A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP2720095B2 (ja) | アナログ／ディジタル変換装置 | |
| JPH05235764A (ja) | アナログ／ディジタル変換装置 | |
| KR930011572B1 (ko) | 아날로그-디지탈 영상신호 변환장치 | |
| JPH02244882A (ja) | 固体撮像装置 | |
| JPH0249075B2 (ja) | ||
| JPH05153429A (ja) | クランプ回路 | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| KR100209889B1 (ko) | 아날로그/디지탈 변환장치 | |
| JPH1098383A (ja) | 信号変換器 | |
| JPH0435367A (ja) | 同期分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |