JPS592429A - 非線形ａｄ変換回路 - Google Patents
非線形ａｄ変換回路Info
- Publication number
- JPS592429A JPS592429A JP11136682A JP11136682A JPS592429A JP S592429 A JPS592429 A JP S592429A JP 11136682 A JP11136682 A JP 11136682A JP 11136682 A JP11136682 A JP 11136682A JP S592429 A JPS592429 A JP S592429A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- nonlinear
- comparator
- feedback
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/464—Non-linear conversion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ信号をディジタル信号に非線形に変換
するＡＤ変換回路に関するものである。
するＡＤ変換回路に関するものである。
アナログ信号をディジタル信号に非線形に変換する新開
非線形ＡＤ変換器としては、従来から第１図に示す様な
構成のものがある。この第１図は逐次比較方式と呼ばれ
る非線形ＡＤ変換器を示しており、逐次近似レジスタ（
１１（Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘ−−ｔｉｏ
ｎ Ｒｅｇｌｓｔｅｒ）に設定されたディジタルデータ
（初期値はゼロ）が非線形ＤＡ変換器（２）に依ってア
ナログ信号に変換された後比較器（３）に送られる。比
較器（３）はディジタル信号に変換すべきアナ四グ入力
信号と変換器（２）から入力したアナログ信号さのレベ
ルを比較し、その結果”１”または“０”に依ってレジ
スタ（１１中の１つのビットの値が決定される。この様
な処理がレジスタ（１）の上位ビットから順次縁り返し
て行われ、非線形に変換されたディジタルデータがレジ
スタ（ＩＩに設定される。
非線形ＡＤ変換器としては、従来から第１図に示す様な
構成のものがある。この第１図は逐次比較方式と呼ばれ
る非線形ＡＤ変換器を示しており、逐次近似レジスタ（
１１（Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘ−−ｔｉｏ
ｎ Ｒｅｇｌｓｔｅｒ）に設定されたディジタルデータ
（初期値はゼロ）が非線形ＤＡ変換器（２）に依ってア
ナログ信号に変換された後比較器（３）に送られる。比
較器（３）はディジタル信号に変換すべきアナ四グ入力
信号と変換器（２）から入力したアナログ信号さのレベ
ルを比較し、その結果”１”または“０”に依ってレジ
スタ（１１中の１つのビットの値が決定される。この様
な処理がレジスタ（１）の上位ビットから順次縁り返し
て行われ、非線形に変換されたディジタルデータがレジ
スタ（ＩＩに設定される。
非線形ＤＡ変換器（２）に第２図のような振巾伸長特性
を与えれば、このＤＡ変換器を帰還系ｌこ備える第１図
のＡＤ変換器は、振巾圧縮の非線形特性を持つ。
を与えれば、このＤＡ変換器を帰還系ｌこ備える第１図
のＡＤ変換器は、振巾圧縮の非線形特性を持つ。
ところが比較器（３）を構成する差動増巾器の個々のト
ランジスタのベース−エミッタ間電圧には僅かながらも
違いがある。従ってこの違いや或いはＦランジスタの温
度特性等に依って、比較器１３）の精度には１〜２ｍＶ
の誤差（Ｄｏオフセット）が存在し得る。線形ＡＤ変換
器に於いては、このり。
ランジスタのベース−エミッタ間電圧には僅かながらも
違いがある。従ってこの違いや或いはＦランジスタの温
度特性等に依って、比較器１３）の精度には１〜２ｍＶ
の誤差（Ｄｏオフセット）が存在し得る。線形ＡＤ変換
器に於いては、このり。
オフセットに依る比較器の分解能の低下がＡＤ変゛ 換
特性に与える影響は入力信号レベルの大小に拘らず一定
であるが、一般に圧縮変換を行う非線形ＡＤ変換器に於
いては、この分解能の低下は小入力信号レベル時のＡＤ
変換精度に特に大きな影響を与える。
特性に与える影響は入力信号レベルの大小に拘らず一定
であるが、一般に圧縮変換を行う非線形ＡＤ変換器に於
いては、この分解能の低下は小入力信号レベル時のＡＤ
変換精度に特に大きな影響を与える。
本発明は上述の如き問題点を解決するものであって、非
線形ＡＤ変換器に於いて、比較器等から発生するＤＣオ
フセット１こ依る分解能の低下を防ぐことを目的として
いる。
線形ＡＤ変換器に於いて、比較器等から発生するＤＣオ
フセット１こ依る分解能の低下を防ぐことを目的として
いる。
以下本発明の実施例を第６図〜第５図を参照して説明す
る。なお第３図及び第５図に於いて、第１図と共通の部
分には共通の符号を付しである。
る。なお第３図及び第５図に於いて、第１図と共通の部
分には共通の符号を付しである。
一般に増巾器に於いて、その入力レベル、出力レベル、
利得及び増巾器が持っているＤｏオフセットを夫々Ｘ％
Ｙｓα及びＶ。ｆｆとし、帰還率βの帰還系で負帰還
を行うと、 となり、出力レベルｙは、 と表わされる。従って帰還系の帰還率βの内ＤＣ分の帰
還率を大きくすれば、Ｖｏｔｆの影響を小さくすること
が出来る。
利得及び増巾器が持っているＤｏオフセットを夫々Ｘ％
Ｙｓα及びＶ。ｆｆとし、帰還率βの帰還系で負帰還
を行うと、 となり、出力レベルｙは、 と表わされる。従って帰還系の帰還率βの内ＤＣ分の帰
還率を大きくすれば、Ｖｏｔｆの影響を小さくすること
が出来る。
第６図はこの桶な機能を有する本発明のＡＤ変換器の実
施例を示している。この第３図に於いて非線形ＤＡ変換
器（２）の出力信号、は、反転増巾器（４）ｌこ依って
反転増巾され、低域Ｆ波器（５）？こ依ってこの非線形
ＡＤ変換器の通過帯域以下の周波数成分（例えば２０
Ｈｚ〜２０ ［（ｚのオーディオ信号の場合、ＤＣ〜２
０Ｈｚ）のみがｐ波された後、加算器（６）に依って変
換器（２）の出力信号と加算される。
施例を示している。この第３図に於いて非線形ＤＡ変換
器（２）の出力信号、は、反転増巾器（４）ｌこ依って
反転増巾され、低域Ｆ波器（５）？こ依ってこの非線形
ＡＤ変換器の通過帯域以下の周波数成分（例えば２０
Ｈｚ〜２０ ［（ｚのオーディオ信号の場合、ＤＣ〜２
０Ｈｚ）のみがｐ波された後、加算器（６）に依って変
換器（２）の出力信号と加算される。
従って加算器（６）から比較器（３１に入力される信号
は、第４図の周波数−ゲイン線図に示すように前記通過
帯域以下の周波数成分のみが増巾されており、上記の通
り、帰還系の＃還率の内低周波数成分の帰還率のみが大
きくなったことになる。なお反転増巾器（４）は、低域
沖波器（５）に依って信号の位相が反転されるので、加
算器（６）に於いて変換器（２）の出力信号と加算され
る前に、この出力信号と位相を合わせるために用いられ
ている。
は、第４図の周波数−ゲイン線図に示すように前記通過
帯域以下の周波数成分のみが増巾されており、上記の通
り、帰還系の＃還率の内低周波数成分の帰還率のみが大
きくなったことになる。なお反転増巾器（４）は、低域
沖波器（５）に依って信号の位相が反転されるので、加
算器（６）に於いて変換器（２）の出力信号と加算され
る前に、この出力信号と位相を合わせるために用いられ
ている。
従って第６図の実施例によれば、比較器（３）が有して
いたＤＣオフセット分が第４図の周波数−ゲイン特性を
持つ負帰還系によってキャンセルされるから、ＡＤ変換
の誤差が減少し、特に小レベルアナログ入力信号につい
ての量子化精度が改善される。
いたＤＣオフセット分が第４図の周波数−ゲイン特性を
持つ負帰還系によってキャンセルされるから、ＡＤ変換
の誤差が減少し、特に小レベルアナログ入力信号につい
ての量子化精度が改善される。
第５図は、第２図に示した第１実施例と同様の機能を有
する変形例を示している。第３図の実施例に於いては、
非線形ＡＤ変換器が圧縮変換を行う様に、ＤＡ変換器（
２）が伸長変換特性を有しているが、この変形例に於い
ては、変換器（２）の代りに２個の線形ＤＡ変換器（７
３１８１を使用している。
する変形例を示している。第３図の実施例に於いては、
非線形ＡＤ変換器が圧縮変換を行う様に、ＤＡ変換器（
２）が伸長変換特性を有しているが、この変形例に於い
ては、変換器（２）の代りに２個の線形ＤＡ変換器（７
３１８１を使用している。
レジスタ（ＩＩの出力ディジタル信号は両方のＤＡ変換
器（７）（８）に与えられ、更にＤＡ変換器（７）の出
力信号はＤＡ変換器（８）の掛算端子Ｋ（基準−流源ま
たは基準電圧源を制御する端子）に与えられる〇従って
変換器（８）で二乗伸長を行うことになり、変換器（７
１１８）では第２図に示すような非線形伸長処理が行わ
れる。
器（７）（８）に与えられ、更にＤＡ変換器（７）の出
力信号はＤＡ変換器（８）の掛算端子Ｋ（基準−流源ま
たは基準電圧源を制御する端子）に与えられる〇従って
変換器（８）で二乗伸長を行うことになり、変換器（７
１１８）では第２図に示すような非線形伸長処理が行わ
れる。
以上本発明を２つの実施例に付き説明したが、本発明は
これらの実施例に限定されるものではない。
これらの実施例に限定されるものではない。
例えば、上記２つの実施例は何れも本発明を逐次比較方
式と呼ばれる非線形ＡＤ変換器に適用したものであるが
、本発明はレジスタ（１）部分を可逆カウンタとして動
作させる追従比較方式と呼ばれる非線形ＡＤ変換器等に
も適用可能である。
式と呼ばれる非線形ＡＤ変換器に適用したものであるが
、本発明はレジスタ（１）部分を可逆カウンタとして動
作させる追従比較方式と呼ばれる非線形ＡＤ変換器等に
も適用可能である。
上述の如く本発明では、非線形のＤＡ変換器（２）を負
帰還ループに持つＡＤ変換系において、帰還信号中のこ
のＡＤ変換系の通過帯域以下の成分の利得を１以上に上
げてから比較器（３１に＃還しているから、比較器（３
１が有しているＤＯオフセット分による比較誤差が低減
され、特に小レベルアナログ入力信号に対して高いＡＤ
変換精度を得ることができる。
帰還ループに持つＡＤ変換系において、帰還信号中のこ
のＡＤ変換系の通過帯域以下の成分の利得を１以上に上
げてから比較器（３１に＃還しているから、比較器（３
１が有しているＤＯオフセット分による比較誤差が低減
され、特に小レベルアナログ入力信号に対して高いＡＤ
変換精度を得ることができる。
第１図は従来の非線形ＡＤ変換器を示すブｉツク図、第
２図は第１図のＤＡ変換器の非線形特性を示すグラフ、
第３図は本発明の実施例である非線形ＡＤ変換器を示す
ブロック図、第４図は第６図の帰還系の周波数−ゲイン
特性を示す線図、第５図は第３図の変形例を示す非線形
Ａ Ｉ）変換器のブロック図である。 なお図面に用いられている符号に於いて、（１１・・・
・・・・・・・・・・・・逐次近似レジスタ（２）・・
・・・・・・・・・・・・・非線形ＤＡ変換器（３１・
・・・・・・・・・・・・−・比較器（４）・・・・・
・・・・・・・・・・反転増巾器（５）・・・・・・・
・・・・・・・・低域沖波器（６）・・・・・・・・・
・・・・・・加算器（７Ｘ８）・・・・・・・・・・・
・線形ＤＡ変換器である。 代理人 土星 勝 Ｉ 常 包 芳 男 Ｉ 杉浦俊貴 第２図 第４図 第５図
２図は第１図のＤＡ変換器の非線形特性を示すグラフ、
第３図は本発明の実施例である非線形ＡＤ変換器を示す
ブロック図、第４図は第６図の帰還系の周波数−ゲイン
特性を示す線図、第５図は第３図の変形例を示す非線形
Ａ Ｉ）変換器のブロック図である。 なお図面に用いられている符号に於いて、（１１・・・
・・・・・・・・・・・・逐次近似レジスタ（２）・・
・・・・・・・・・・・・・非線形ＤＡ変換器（３１・
・・・・・・・・・・・・−・比較器（４）・・・・・
・・・・・・・・・・反転増巾器（５）・・・・・・・
・・・・・・・・低域沖波器（６）・・・・・・・・・
・・・・・・加算器（７Ｘ８）・・・・・・・・・・・
・線形ＤＡ変換器である。 代理人 土星 勝 Ｉ 常 包 芳 男 Ｉ 杉浦俊貴 第２図 第４図 第５図
Claims (1)
- 非線形変換特性を有するＤＡ変換器と、このＤＡ変換器
の出力を入力としｔの非線形ＡＤ変換回路系の通過帯域
以下の成分の利得を１以上に上はルを比較する比較器と
、前記比較器の出力に応じてデジタルデータの増減及び
保持を行い、このディジタルデータを前記ＤＡ変換器に
供給するデータ蓄積回路とを具備し、前記データ蓄積回
路から前記入カアナμグ信号をＡＤ変換した出力を得る
ようにした非線形ＡＤ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136682A JPS592429A (ja) | 1982-06-28 | 1982-06-28 | 非線形ａｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136682A JPS592429A (ja) | 1982-06-28 | 1982-06-28 | 非線形ａｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592429A true JPS592429A (ja) | 1984-01-09 |
Family
ID=14559367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11136682A Pending JPS592429A (ja) | 1982-06-28 | 1982-06-28 | 非線形ａｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592429A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323553A (en) * | 1976-08-18 | 1978-03-04 | Toshiba Corp | Encoder circu it |
| JPS55143855A (en) * | 1979-04-25 | 1980-11-10 | Fujitsu Ltd | Offset compensating circuit |
-
1982
- 1982-06-28 JP JP11136682A patent/JPS592429A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323553A (en) * | 1976-08-18 | 1978-03-04 | Toshiba Corp | Encoder circu it |
| JPS55143855A (en) * | 1979-04-25 | 1980-11-10 | Fujitsu Ltd | Offset compensating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323158A (en) | Switched capacitor one-bit digital-to-analog converter | |
| US6351506B1 (en) | Switched capacitor filter circuit having reduced offsets and providing offset compensation when used in a closed feedback loop | |
| US20020084843A1 (en) | Method and apparatus providing digital error correction for a class D power stage | |
| US20050012545A1 (en) | Device and method for signal processing | |
| JP2000509927A (ja) | スイッチ電流デルタ・シグマ変調器 | |
| JP3425344B2 (ja) | Ｄ／ａ変換器 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| JPS6036138B2 (ja) | コ−ド変換装置 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US3868574A (en) | Arrangement for the transmission of information signals by pulse code modulation | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| JPS592429A (ja) | 非線形ａｄ変換回路 | |
| JP3842049B2 (ja) | スイッチング増幅回路 | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| Giancarlo et al. | A slope adaptive delta modulator for VLSI signal processing systems | |
| US7423566B2 (en) | Sigma-delta modulator using a passive filter | |
| US5493699A (en) | Low noise communication analog compressor and analog expander | |
| US4622649A (en) | Convolution processor | |
| JP2693577B2 (ja) | デルタ・シグマ変調回路 | |
| JPH03145822A (ja) | シグマ・デルタ変調器 | |
| JPH0653836A (ja) | アナログデイジタル変換回路 | |
| JPS6165513A (ja) | ロ−パスフイルタ回路 | |
| JPS61193517A (ja) | Ａ／ｄ変換器 | |
| JPS63267017A (ja) | アナログ・デイジタル変換回路装置 |