JPS5943827B2 - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPS5943827B2 JPS5943827B2 JP57049927A JP4992782A JPS5943827B2 JP S5943827 B2 JPS5943827 B2 JP S5943827B2 JP 57049927 A JP57049927 A JP 57049927A JP 4992782 A JP4992782 A JP 4992782A JP S5943827 B2 JPS5943827 B2 JP S5943827B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- base
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 description 14
- 230000001052 transient effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Details Of Television Scanning (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
この発明は集積保護回路に関する。
多くの形式の電気機器が高電圧過渡変化により損傷を受
け易い集積回路装置を含んでいる。
け易い集積回路装置を含んでいる。
テレビ受像機では映像管の陽極が一般に高電位例えば2
5000Vにバイアスされ、この陽極が低電位点に向つ
て急速に放電するとき高電圧過渡変化が生ずることがあ
る。このような高電圧過渡変化はしばしば100Vを越
える正負のピークを有し、数μ秒続くことがある。高電
圧過渡変化はまた視聴者がテレビ受像機の制御部に接触
したとき静電荷が放電される場合にも生ずることがある
。高電圧過渡変化はテレビ受像機内で映像および音声信
号処理に用いられる集積回路の各端子に印加されて、こ
のためにその集積回路が損傷を受けることがある。テレ
ビ受像機では集積回路に印加される特定信号の正規動作
における正方向の電圧振幅が正の供給電位を超えること
がある。
5000Vにバイアスされ、この陽極が低電位点に向つ
て急速に放電するとき高電圧過渡変化が生ずることがあ
る。このような高電圧過渡変化はしばしば100Vを越
える正負のピークを有し、数μ秒続くことがある。高電
圧過渡変化はまた視聴者がテレビ受像機の制御部に接触
したとき静電荷が放電される場合にも生ずることがある
。高電圧過渡変化はテレビ受像機内で映像および音声信
号処理に用いられる集積回路の各端子に印加されて、こ
のためにその集積回路が損傷を受けることがある。テレ
ビ受像機では集積回路に印加される特定信号の正規動作
における正方向の電圧振幅が正の供給電位を超えること
がある。
例えば一般のテレビ用水平垂直レギユレータ集積回路は
映像管の偏向コイルからその入力端子の1つへの帰還回
路を要し、この集積回路に対する電源電圧は一般に+1
0Vであるが、偏向コイルからのピーク帰還電圧は通常
+27である。このためこのような集積回路には正規の
信号電圧が電源電圧を超えても動作しないが極端に大き
い過渡変化からその集積回路を保護することのできる正
過渡変化保護回路を設けることが望ましい。この発明は
1対の相補導電型トランジスタとこの半導体構体に集積
されたMOSトランジスタとを含む集積回路保護装置に
実施される。
映像管の偏向コイルからその入力端子の1つへの帰還回
路を要し、この集積回路に対する電源電圧は一般に+1
0Vであるが、偏向コイルからのピーク帰還電圧は通常
+27である。このためこのような集積回路には正規の
信号電圧が電源電圧を超えても動作しないが極端に大き
い過渡変化からその集積回路を保護することのできる正
過渡変化保護回路を設けることが望ましい。この発明は
1対の相補導電型トランジスタとこの半導体構体に集積
されたMOSトランジスタとを含む集積回路保護装置に
実施される。
この1対の相補導電型トランジスタとMOSトランジス
タは2端子間の電位差が所定閾値を超えたとき大電流を
流し得る2端子装置を形成するように接続されている。
この保護回路は一方の端子が保護すべき回路の回路端子
に、他方の端子が基準電位源に接続され、その保護すべ
き回路の回路端子の電位が、好ましくは最大予想信号電
圧より高く設定された所定の閾値を超えたとき、導通し
てその集積回路を損傷から保護する。1実施例において
はMOSトランジスタのゲート電極が基準電位源に接続
され、保護装置の所定閾値がそのMOSトランジスタの
閾値と実質的に相等しくなつている。
タは2端子間の電位差が所定閾値を超えたとき大電流を
流し得る2端子装置を形成するように接続されている。
この保護回路は一方の端子が保護すべき回路の回路端子
に、他方の端子が基準電位源に接続され、その保護すべ
き回路の回路端子の電位が、好ましくは最大予想信号電
圧より高く設定された所定の閾値を超えたとき、導通し
てその集積回路を損傷から保護する。1実施例において
はMOSトランジスタのゲート電極が基準電位源に接続
され、保護装置の所定閾値がそのMOSトランジスタの
閾値と実質的に相等しくなつている。
また第2の実施例ではMOSトランジスタのゲート電極
が保護すべき回路の回路端子に接続され、MOSトラン
ジスタが非導通状態に調節されるようになつている。後
者は前者より所定閾値が相当に高い。第1図および第2
図に示すように、P型シリコン材料の基板10上に装置
が形成される。
が保護すべき回路の回路端子に接続され、MOSトラン
ジスタが非導通状態に調節されるようになつている。後
者は前者より所定閾値が相当に高い。第1図および第2
図に示すように、P型シリコン材料の基板10上に装置
が形成される。
すなわち基板10上にN一型のエピタキシヤル層12が
形成され、そのN一型エピタキシヤル層12の中にP型
領域14が設けられ、層12との間にPN接合を形成し
ている。P型領域14内にはさらにP+型領域20が形
成されている。N一型エピタキシヤル層12内には他の
P型領域16が設けられ、層12との間にPN接合を形
成している。またこのP型領域16内にN+領域18が
設けられ、そのP型領域16とPN接合を形成している
。領域14,20,16,18の下方には埋込みN+型
領域11が設けられている。このようにしてN一型エピ
タキシヤル層12の内部に形成された構体は第3図に等
価回路を示すような保護回路である。N一型エピタシヤ
ル層12はその表面から基板10まで延びるP+型領域
32で包囲され、これによつてN一型エピタキシヤル層
12内に形成された保護回路を基板10上の領域21a
,21bにある他の回路から絶縁している。N一型エピ
タキシヤル層12の表面には例えば2酸化シリコンから
成る絶縁層22があり、この絶縁層22には領域20,
18,22にそれぞれ電気接触を形成するための開孔が
その各領域上に形成されている。
形成され、そのN一型エピタキシヤル層12の中にP型
領域14が設けられ、層12との間にPN接合を形成し
ている。P型領域14内にはさらにP+型領域20が形
成されている。N一型エピタキシヤル層12内には他の
P型領域16が設けられ、層12との間にPN接合を形
成している。またこのP型領域16内にN+領域18が
設けられ、そのP型領域16とPN接合を形成している
。領域14,20,16,18の下方には埋込みN+型
領域11が設けられている。このようにしてN一型エピ
タキシヤル層12の内部に形成された構体は第3図に等
価回路を示すような保護回路である。N一型エピタシヤ
ル層12はその表面から基板10まで延びるP+型領域
32で包囲され、これによつてN一型エピタキシヤル層
12内に形成された保護回路を基板10上の領域21a
,21bにある他の回路から絶縁している。N一型エピ
タキシヤル層12の表面には例えば2酸化シリコンから
成る絶縁層22があり、この絶縁層22には領域20,
18,22にそれぞれ電気接触を形成するための開孔が
その各領域上に形成されている。
絶縁層22には例えばアルミニウムより成る導電層24
があり、P+型領域20と接触している。絶縁層22上
には今1つの導電層30があり、N+領域18とP+領
域32に接触している。N一型エピタキシヤル層12の
P型領域14,16間の部分の上には導電層30と接続
された他の1つの導電層26があつて、PチヤンネルM
OSトランジスタを形成している。P型領域20には導
電層24を介して接合パツド28が接続され、その接合
パツド28がさらに領域21a,21bのようなその集
積回路板上のどこかの利用回路の信号端子に接続されて
いる。P型領域32とN+型領域18には導電層30を
介して端子34が接続され、この端子34は接地電位の
ような基準電位源に接続される。第3図は第1図および
第2図の構体の等価回路を示す。
があり、P+型領域20と接触している。絶縁層22上
には今1つの導電層30があり、N+領域18とP+領
域32に接触している。N一型エピタキシヤル層12の
P型領域14,16間の部分の上には導電層30と接続
された他の1つの導電層26があつて、PチヤンネルM
OSトランジスタを形成している。P型領域20には導
電層24を介して接合パツド28が接続され、その接合
パツド28がさらに領域21a,21bのようなその集
積回路板上のどこかの利用回路の信号端子に接続されて
いる。P型領域32とN+型領域18には導電層30を
介して端子34が接続され、この端子34は接地電位の
ような基準電位源に接続される。第3図は第1図および
第2図の構体の等価回路を示す。
この保護回路はPNPトランジスタQl,NPNトラン
ジスタQ2,PチヤンネルMOSトランジスタP1およ
び抵抗R1を含み、トランジスタQ1のエミツタ電極1
14、ベース電極112、コレクタ電極116がそれぞ
れ第1図および第2図の領域14,12,16に対応す
る。P+領域20はトランジスタQ1のエミツタ領域1
4の注入効率を増大し、このため通常トランジスタのβ
と呼ばれる共通エミツタ順方向電流利得が向上する。ト
ランジスタQ2のエミツタ電極118、ベース電極11
6、コレクタ電極112はそれぞれ第1図および第2図
の領域18,16,12に対応する。トランジスタP1
のソース電極、ドレン電極およびゲート電極はそれぞれ
第1図および第2図の領域14,16および導体26に
対応し、抵抗R1はP型領域16のN+型領域18とP
+型領域32の間の部分プラスそのP型領域16のN+
型領域18の下の部分によつて形成されるピンチ抵抗に
対応する。抵抗R1の値はP型領域16の固有抵抗とP
型領域16に対するN+型領域18の寸法形状(第2図
参照)によつて決まる。
ジスタQ2,PチヤンネルMOSトランジスタP1およ
び抵抗R1を含み、トランジスタQ1のエミツタ電極1
14、ベース電極112、コレクタ電極116がそれぞ
れ第1図および第2図の領域14,12,16に対応す
る。P+領域20はトランジスタQ1のエミツタ領域1
4の注入効率を増大し、このため通常トランジスタのβ
と呼ばれる共通エミツタ順方向電流利得が向上する。ト
ランジスタQ2のエミツタ電極118、ベース電極11
6、コレクタ電極112はそれぞれ第1図および第2図
の領域18,16,12に対応する。トランジスタP1
のソース電極、ドレン電極およびゲート電極はそれぞれ
第1図および第2図の領域14,16および導体26に
対応し、抵抗R1はP型領域16のN+型領域18とP
+型領域32の間の部分プラスそのP型領域16のN+
型領域18の下の部分によつて形成されるピンチ抵抗に
対応する。抵抗R1の値はP型領域16の固有抵抗とP
型領域16に対するN+型領域18の寸法形状(第2図
参照)によつて決まる。
例えば抵抗R1の値はP型領域16がN+型領域18か
ら遠く延びるほど、またその延伸部が狭いほど大きい。
また当業者に公知のようにこの抵抗R1の値はN+型領
域18の下のピンチ抵抗に依存し、そのN+型領域18
のP型領域16への拡散を深くすることにより増大する
こともできる。埋込みN+型領域11はエピタキシヤル
層12の下部の導電度を上昇し、これによつてこの保護
装置が高電圧過渡変化により付勢されたときトランジス
タQl,Q2が電流を流す能力を向上させる。第3図に
示すようにトランジスタQl,Q2はシリコン制御整流
器(SCR)を形成するように接続されている。
ら遠く延びるほど、またその延伸部が狭いほど大きい。
また当業者に公知のようにこの抵抗R1の値はN+型領
域18の下のピンチ抵抗に依存し、そのN+型領域18
のP型領域16への拡散を深くすることにより増大する
こともできる。埋込みN+型領域11はエピタキシヤル
層12の下部の導電度を上昇し、これによつてこの保護
装置が高電圧過渡変化により付勢されたときトランジス
タQl,Q2が電流を流す能力を向上させる。第3図に
示すようにトランジスタQl,Q2はシリコン制御整流
器(SCR)を形成するように接続されている。
すなわちQ1のベース電極がQ2のコレクタ電極に、Q
2のベース電極がQ1のコレクタ電極に接続され、Q2
のベース、エミツタ間に抵抗R1が挿入されている。ト
ランジスタP1のソース電極はトランジスタQ1のエミ
ツタ電極に、トランジスタP1のドレン電極はトランジ
スタQ1のコレクタ電極にそれぞれ接続され、P1の導
電チヤンネルがトランジスタQ1の主導電路と並列に接
続されるようになつている。トランジスタP1のゲート
電極126はトランジスタQ2のエミツタ電極に接続さ
れている。このように構成された保護装置は保護すべき
テレビ利用回路101の信号端子(入力または出力信号
用)である接合パツド28と、接地電位点に接続された
端子34の間に接続されている。この発明の構体は集積
MOSトランジスタとそのトランジスタQl,Q2への
接続によつて3端子SCR装置が2端子間の電圧が所定
閾値を超えると導通する2端子装置に変換されている点
で通常のSCR装置と異つている。
2のベース電極がQ1のコレクタ電極に接続され、Q2
のベース、エミツタ間に抵抗R1が挿入されている。ト
ランジスタP1のソース電極はトランジスタQ1のエミ
ツタ電極に、トランジスタP1のドレン電極はトランジ
スタQ1のコレクタ電極にそれぞれ接続され、P1の導
電チヤンネルがトランジスタQ1の主導電路と並列に接
続されるようになつている。トランジスタP1のゲート
電極126はトランジスタQ2のエミツタ電極に接続さ
れている。このように構成された保護装置は保護すべき
テレビ利用回路101の信号端子(入力または出力信号
用)である接合パツド28と、接地電位点に接続された
端子34の間に接続されている。この発明の構体は集積
MOSトランジスタとそのトランジスタQl,Q2への
接続によつて3端子SCR装置が2端子間の電圧が所定
閾値を超えると導通する2端子装置に変換されている点
で通常のSCR装置と異つている。
トランジスタP1のゲートおよびソース電極が信号端子
28と接地端子34の間に接続されているため、保護装
置の所定閾値はそのトランジスタP1のゲート・ソース
間閾値電圧すなわちトランジスタP1を導通させるゲー
ト電圧に実質的に等しい。動作時にはトランジスタQl
,Q2が最初非導通と考えると、抵抗R1はそのトラン
ジスタQl,Q2が電気的または熱的ノイズによつて無
用の導通を起すのを防止し、接合バツド28の印加信号
の電位がトランジスタP1のゲート・ソース間閾値電圧
より低い限り、両トランジスタQl,Q2は非導通を維
持する。
28と接地端子34の間に接続されているため、保護装
置の所定閾値はそのトランジスタP1のゲート・ソース
間閾値電圧すなわちトランジスタP1を導通させるゲー
ト電圧に実質的に等しい。動作時にはトランジスタQl
,Q2が最初非導通と考えると、抵抗R1はそのトラン
ジスタQl,Q2が電気的または熱的ノイズによつて無
用の導通を起すのを防止し、接合バツド28の印加信号
の電位がトランジスタP1のゲート・ソース間閾値電圧
より低い限り、両トランジスタQl,Q2は非導通を維
持する。
トランジスタP1のゲート・ソース間閾値電圧より高い
電位の高電圧過渡変化が接合パツド28に生じてトラン
ジスタP1のゲート・ソース間電圧がその閾値を超える
と、トランジスタP1にチヤンネル電流が流れ、トラン
ジスタP1の導通のためにトランジスタQ2にベース電
流が供給される。
電位の高電圧過渡変化が接合パツド28に生じてトラン
ジスタP1のゲート・ソース間電圧がその閾値を超える
と、トランジスタP1にチヤンネル電流が流れ、トラン
ジスタP1の導通のためにトランジスタQ2にベース電
流が供給される。
これによつて生ずるトランジスタQ2のコレクタ電流に
よりそのトランジスタは導通する。トランジスタQl,
Q2のコレクタ電極とエミツタ電極間の導通は再生的で
、これによつて両トランジスタQl,Q2は高度に導通
する。このトランジスタQl,Q2の導通によつて高電
圧過度エネルギは大地に分流され、これによつてテレビ
信号処理用利用回路101の損傷が防止される。高電圧
過渡変化によつて接合パツド28から電力供給端子34
に供給される電流が最小保持電流以下に低下すると、ト
ランジスタQ2はベース電流が不足して導通が維持でき
なくなり、遮断される。このためトランジスタQ1のベ
ース電流が絶えてQ1も遮断され、従つてこの保護回路
は非導通になる。抵抗R1は保護回路が無用に動作しな
いように安定化する外、それ以下でQl,Q2が非導通
になる最小保持電流を決める働らきもする。抵抗R1の
値が高いほど最小保持電流が低く、逆もまた同様である
。保護回路の所定の閾値電圧はトランジスタP1の閾値
電圧と実質的に相等しい。
よりそのトランジスタは導通する。トランジスタQl,
Q2のコレクタ電極とエミツタ電極間の導通は再生的で
、これによつて両トランジスタQl,Q2は高度に導通
する。このトランジスタQl,Q2の導通によつて高電
圧過度エネルギは大地に分流され、これによつてテレビ
信号処理用利用回路101の損傷が防止される。高電圧
過渡変化によつて接合パツド28から電力供給端子34
に供給される電流が最小保持電流以下に低下すると、ト
ランジスタQ2はベース電流が不足して導通が維持でき
なくなり、遮断される。このためトランジスタQ1のベ
ース電流が絶えてQ1も遮断され、従つてこの保護回路
は非導通になる。抵抗R1は保護回路が無用に動作しな
いように安定化する外、それ以下でQl,Q2が非導通
になる最小保持電流を決める働らきもする。抵抗R1の
値が高いほど最小保持電流が低く、逆もまた同様である
。保護回路の所定の閾値電圧はトランジスタP1の閾値
電圧と実質的に相等しい。
当業者に公知のように、MOSトランジスタの閾値電圧
はそのゲート電極の下の酸化物の厚さとチヤンネル材料
の導電度に関係する。P1のようなMOSトランジスタ
の閾値電圧の代表的は20〜30のため、MOSトラン
ジスタP1を適当に設計すると、保護回路の所定閾値電
圧を電源電圧の正の最大値例えば10Vより一般に遥か
に高い値例えば30Vに設定することができる。第1図
、第2図および第3図の保護装置より実質的に高い所定
閾値電圧を持つこの発明の他の実施例を第4図、第5図
および第6図に示す。
はそのゲート電極の下の酸化物の厚さとチヤンネル材料
の導電度に関係する。P1のようなMOSトランジスタ
の閾値電圧の代表的は20〜30のため、MOSトラン
ジスタP1を適当に設計すると、保護回路の所定閾値電
圧を電源電圧の正の最大値例えば10Vより一般に遥か
に高い値例えば30Vに設定することができる。第1図
、第2図および第3図の保護装置より実質的に高い所定
閾値電圧を持つこの発明の他の実施例を第4図、第5図
および第6図に示す。
この第4図ないし第6図に示す保護回路の構造は第1図
ないし第3図のものと同じであるが、トランジスタP1
のゲート電極が第1の実施例のように接地電位点に接続
されず、導電層26,24間の接続によつて接合パツド
28に接続されている。このトランジスタP1のゲート
、ソース間の接続のため、このトランジスタは接合パツ
ド28のあらゆる正電圧に対して非導通を維持する。こ
の実施例では保護装置の所定閾値電圧がトランジスタP
1の閾値電圧の代りにトランジスタQl,Q2のコレク
タ、ベース間の逆バイアス降伏電圧に依存する。トラン
ジスタはコレクタ、ベース間電流が過大にならない限り
導通するが、損傷を生じない。トランジスタP1の目的
はトランジスタQl,Q2の逆バイアス降伏電圧を上昇
することで、これによつてそのトランジスタP1のゲー
ト電極の下に誘起される電界が集積回路の表面近傍でト
ランジスタQl,Q2のコレクタ、ベース間降伏が起る
のを防ぐ働らきをすると考えられる。この結果コレクタ
、ベース間降伏現象が半導体ウエハのさらに深いところ
で起るようになり、コレクタ、ベース間降伏電圧を上昇
する作用をする。このようにトランジスタP1のゲート
電極を正の過渡電圧が印加される接合パツド28に接続
すると、トランジスタQl,Q2で形成されるSCRの
所定の閾値電圧が上昇する。逆バイアス降伏は領域12
,16の接合で起る。
ないし第3図のものと同じであるが、トランジスタP1
のゲート電極が第1の実施例のように接地電位点に接続
されず、導電層26,24間の接続によつて接合パツド
28に接続されている。このトランジスタP1のゲート
、ソース間の接続のため、このトランジスタは接合パツ
ド28のあらゆる正電圧に対して非導通を維持する。こ
の実施例では保護装置の所定閾値電圧がトランジスタP
1の閾値電圧の代りにトランジスタQl,Q2のコレク
タ、ベース間の逆バイアス降伏電圧に依存する。トラン
ジスタはコレクタ、ベース間電流が過大にならない限り
導通するが、損傷を生じない。トランジスタP1の目的
はトランジスタQl,Q2の逆バイアス降伏電圧を上昇
することで、これによつてそのトランジスタP1のゲー
ト電極の下に誘起される電界が集積回路の表面近傍でト
ランジスタQl,Q2のコレクタ、ベース間降伏が起る
のを防ぐ働らきをすると考えられる。この結果コレクタ
、ベース間降伏現象が半導体ウエハのさらに深いところ
で起るようになり、コレクタ、ベース間降伏電圧を上昇
する作用をする。このようにトランジスタP1のゲート
電極を正の過渡電圧が印加される接合パツド28に接続
すると、トランジスタQl,Q2で形成されるSCRの
所定の閾値電圧が上昇する。逆バイアス降伏は領域12
,16の接合で起る。
従つてこの保護装置の所定の閾値電圧はトランジスタQ
2の逆バイアスコレクタ・ベース間降伏電圧に実質的に
等しい。トランジスタQ2の降伏電圧はある程度抵抗R
1の値によつて決まる。
2の逆バイアスコレクタ・ベース間降伏電圧に実質的に
等しい。トランジスタQ2の降伏電圧はある程度抵抗R
1の値によつて決まる。
すなわち抵抗R1の値が低下するとトランジスタQ2の
逆バイアスコレクタ、ベース間降伏電圧が上昇し、逆も
また同様である。トランジスタQ2の逆バイアス降伏電
圧はまたトランジスタP1の特定の因子に影響される。
例えばトランジスタP1のゲート電極26の下の酸化物
絶縁層が薄いほど各コレクタ・ベース間降伏が深く起る
ため、降伏電圧が潜在的に高くなる。40〜60Vの範
囲の降伏電圧が得られる。
逆バイアスコレクタ、ベース間降伏電圧が上昇し、逆も
また同様である。トランジスタQ2の逆バイアス降伏電
圧はまたトランジスタP1の特定の因子に影響される。
例えばトランジスタP1のゲート電極26の下の酸化物
絶縁層が薄いほど各コレクタ・ベース間降伏が深く起る
ため、降伏電圧が潜在的に高くなる。40〜60Vの範
囲の降伏電圧が得られる。
動作時には接合パツド28に信号が印加され、トランジ
スタQl,Q2は最初非導通である。接合パツド28に
高電圧過渡変化が生じるとその電位が急激に上昇する。
この正の電位は実質的にトランジスタQl,Q2のコレ
クタ・ベース接合に生ずるが、この電位がトランジスタ
Q2の逆バイアス降伏電圧を超えると、トランジスタQ
1にベース電流が供給され、さらにそのトランジスタQ
1がトランジスタQ2にベース電流を供給するから、両
トランジスタは再生的に高度に導通する。この高電圧過
渡変化により接合パツド28から電源端子34に供給さ
れる電流が最小保持電流以下に低下すると、トランジス
タQl,Q2が遮断されて保護回路は非導通になる。こ
のようにして保護回路の閾値電圧を超える正の電圧を接
合パツド28に生ずる高電圧過渡変化のエネルギがトラ
ンジスタQl,Q2の導通により電源端子34に放散さ
れる。その上この保護装置の所定閾値電圧は40V以上
のため、入力信号の振れは保護回路を作動させることな
く一般に+10V程度の正の電源電位を相当に超えるこ
とができる。以上この説明を特定の構造について説明し
たが、特許請求の範囲の項に記載したこの発明の技術的
範囲内において種々の改変を行うことができる。
スタQl,Q2は最初非導通である。接合パツド28に
高電圧過渡変化が生じるとその電位が急激に上昇する。
この正の電位は実質的にトランジスタQl,Q2のコレ
クタ・ベース接合に生ずるが、この電位がトランジスタ
Q2の逆バイアス降伏電圧を超えると、トランジスタQ
1にベース電流が供給され、さらにそのトランジスタQ
1がトランジスタQ2にベース電流を供給するから、両
トランジスタは再生的に高度に導通する。この高電圧過
渡変化により接合パツド28から電源端子34に供給さ
れる電流が最小保持電流以下に低下すると、トランジス
タQl,Q2が遮断されて保護回路は非導通になる。こ
のようにして保護回路の閾値電圧を超える正の電圧を接
合パツド28に生ずる高電圧過渡変化のエネルギがトラ
ンジスタQl,Q2の導通により電源端子34に放散さ
れる。その上この保護装置の所定閾値電圧は40V以上
のため、入力信号の振れは保護回路を作動させることな
く一般に+10V程度の正の電源電位を相当に超えるこ
とができる。以上この説明を特定の構造について説明し
たが、特許請求の範囲の項に記載したこの発明の技術的
範囲内において種々の改変を行うことができる。
例えばP型とN型の半導体領域を交換して負の過渡電圧
変化により導通する保護回路を形成することもできる。
またMOSトランジスタP1のゲート電極を形成する導
電層26はアルミニウム以外の導体でもよく、ゲート電
極の下の絶縁材料は2酸化シリコン以外の絶縁体でもよ
い。
変化により導通する保護回路を形成することもできる。
またMOSトランジスタP1のゲート電極を形成する導
電層26はアルミニウム以外の導体でもよく、ゲート電
極の下の絶縁材料は2酸化シリコン以外の絶縁体でもよ
い。
第1図はこの発明の1実施例による集積回路保護装置の
平面図、第2図は第1図の保護装置の細部構造を示す半
導体構体の断面図、第3図は第1図および第2図の半導
体保護装置の等価回路図、第4図はこの発明の他の実施
例による集積回路保護装置の平面図、第5図は第4図の
保護装置の細部構造を示す半導体構体の断面図、第6図
は第4図および第5図の半導体保護装置の等価回路図で
ある。 Q1・・・・・・第1のトランジスタ、Q2・・・・・
・第2のトランジスタ、P1・・・・・・MOSトラン
ジスタ、R1・・・・・・抵抗、28・・・・・・信号
端子、34・・・・・・基準端子、114,116,1
26・・・・・・MOSトランジスタのソース、ドレン
、ゲート電極、101・・・・・・利用回路。
平面図、第2図は第1図の保護装置の細部構造を示す半
導体構体の断面図、第3図は第1図および第2図の半導
体保護装置の等価回路図、第4図はこの発明の他の実施
例による集積回路保護装置の平面図、第5図は第4図の
保護装置の細部構造を示す半導体構体の断面図、第6図
は第4図および第5図の半導体保護装置の等価回路図で
ある。 Q1・・・・・・第1のトランジスタ、Q2・・・・・
・第2のトランジスタ、P1・・・・・・MOSトラン
ジスタ、R1・・・・・・抵抗、28・・・・・・信号
端子、34・・・・・・基準端子、114,116,1
26・・・・・・MOSトランジスタのソース、ドレン
、ゲート電極、101・・・・・・利用回路。
Claims (1)
- 【特許請求の範囲】 1 それぞれエミッタ、ベースおよびコレクタの各電極
を有する互いに反対の導電型の第1および第2のトラン
ジスタと、上記第1のトランジスタのベース電極と上記
第2のトランジスタのコレクタ電極との間の接続と、上
記第1のトランジスタのコレクタ電極と上記第2のトラ
ンジスタのベース電極との間の接続と、上記第1のトラ
ンジスタのエミッタ電極が接続された信号端子と、上記
第2のトランジスタのエミッタ電極が接続された基準端
子と、ソース、ドレンおよびゲートの各電極を有する金
属酸化物半導体(以後MOSと呼ぶ)トランジスタとを
含み、上記MOSトランジスタのソース電極は上記信号
端子に接続され、上記MOSトランジスタのドレン電極
は上記第2のトランジスタのベース電極に接続され、上
記MOSトランジスタのゲート電極は上記信号端子およ
び基準端子の一方に接続されて成る保護回路。 2 それぞれエミッタ、ベースおよびコレクタの各電極
を有する互いに反対の導電型の第1および第2のトラン
ジスタと、上記第1のトランジスタのベース電極と上記
第2のトランジスタのコレクタ電極との間の接続と、上
記第1のトランジスタのコレクタ電極と上記第2のトラ
ンジスタのベース電極との間の接続と、上記第1のトラ
ンジスタのエミッタ電極が接続された信号端子と、上記
第2のトランジスタのエミッタ電極が接続された基準端
子と、ソース、ドレンおよびゲートの各電極を有する金
属酸化物半導体(以後MOSと呼ぶ)トランジスタとを
含み、上記MOSトランジスタのソース電極は上記信号
端子に接続され、上記MOSトランジスタのドレン電極
は上記第2のトランジスタのベース電極に接続され、上
記MOSトランジスタのゲート電極は上記信号端子およ
び基準端子の一方に接続され、上記第2のトランジスタ
のベース電極とエミッタ電極の間に抵抗が接続され、上
記信号端子に利用回路が接続されて成る保護回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/249,612 US4400711A (en) | 1981-03-31 | 1981-03-31 | Integrated circuit protection device |
US249612 | 1981-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57176755A JPS57176755A (en) | 1982-10-30 |
JPS5943827B2 true JPS5943827B2 (ja) | 1984-10-24 |
Family
ID=22944257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57049927A Expired JPS5943827B2 (ja) | 1981-03-31 | 1982-03-26 | 保護回路 |
Country Status (10)
Country | Link |
---|---|
US (1) | US4400711A (ja) |
JP (1) | JPS5943827B2 (ja) |
KR (1) | KR860000712B1 (ja) |
CA (1) | CA1170785A (ja) |
DE (1) | DE3210743A1 (ja) |
ES (2) | ES510729A0 (ja) |
FI (1) | FI78581C (ja) |
FR (1) | FR2503456A1 (ja) |
GB (1) | GB2095909B (ja) |
IT (1) | IT1150338B (ja) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4441137A (en) * | 1982-08-30 | 1984-04-03 | Rca Corporation | High voltage protection for an output circuit |
JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
SE435436B (sv) * | 1983-02-16 | 1984-09-24 | Asea Ab | Tvapoligt overstromsskydd |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
DE3586268T2 (de) * | 1984-05-03 | 1993-02-25 | Digital Equipment Corp | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. |
DE3422132C1 (de) * | 1984-06-14 | 1986-01-09 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schutzschaltungsanordnung |
JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
DE3443770A1 (de) * | 1984-11-30 | 1986-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte, verpolungsgeschuetzte schaltung |
JPS61158175A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | プレ−ナ型トランジスタ装置 |
US4633283A (en) * | 1985-03-11 | 1986-12-30 | Rca Corporation | Circuit and structure for protecting integrated circuits from destructive transient voltages |
US4972247A (en) * | 1985-10-28 | 1990-11-20 | Silicon Systems, Inc. | High energy event protection for semiconductor devices |
JPS62110435A (ja) * | 1985-11-04 | 1987-05-21 | シ−メンス、アクチエンゲゼルシヤフト | 加入者線の過電圧保護用集積回路装置 |
US4786961A (en) * | 1986-02-28 | 1988-11-22 | General Electric Company | Bipolar transistor with transient suppressor |
US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
JPH0716005B2 (ja) * | 1988-04-08 | 1995-02-22 | 株式会社東芝 | 半導体装置 |
US5181091A (en) * | 1988-04-29 | 1993-01-19 | Dallas Semiconductor Corp. | Integrated circuit with improved protection against negative transients |
SE461428B (sv) * | 1988-06-16 | 1990-02-12 | Ericsson Telefon Ab L M | Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena |
US4875130A (en) * | 1988-07-06 | 1989-10-17 | National Semiconductor Corporation | ESD low resistance input structure |
US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
GB8911360D0 (en) * | 1989-05-17 | 1989-07-05 | Sarnoff David Res Center | Electronic charge protection devices |
US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
JPH0767055B2 (ja) * | 1989-12-05 | 1995-07-19 | 三菱電機株式会社 | 高周波半導体装置 |
JPH0821840B2 (ja) * | 1989-12-07 | 1996-03-04 | 富士電機株式会社 | パワー半導体装置のスナバ回路 |
DE4004526C1 (ja) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
EP0477392A1 (de) * | 1990-09-24 | 1992-04-01 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
US5994770A (en) * | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
US5591661A (en) * | 1992-04-07 | 1997-01-07 | Shiota; Philip | Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures |
US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
US5336908A (en) * | 1992-08-26 | 1994-08-09 | Micron Semiconductor, Inc. | Input EDS protection circuit |
US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
US5369041A (en) * | 1993-07-14 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a silicon controlled rectifier |
KR0166101B1 (ko) * | 1993-10-21 | 1999-01-15 | 김주용 | 정전방전 보호회로의 트랜지스터 및 그 제조방법 |
US5521789A (en) * | 1994-03-15 | 1996-05-28 | National Semiconductor Corporation | BICMOS electrostatic discharge protection circuit |
US5848541A (en) * | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
US5831827A (en) * | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
US5604343A (en) * | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
US5679944A (en) * | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
EP0689248B1 (en) * | 1994-06-20 | 1998-05-13 | STMicroelectronics S.r.l. | Integrated device with a surface electrical field delimiting structure and relative fabrication process |
EP0700089A1 (en) * | 1994-08-19 | 1996-03-06 | STMicroelectronics S.r.l. | A device for protection against electrostatic discharges on the I/O terminals of a MOS integrated circuit |
US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
KR100372905B1 (ko) * | 1994-09-13 | 2003-05-01 | 애질런트 테크놀로지스, 인크. | 산화물영역보호장치 |
US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
EP0803955A3 (en) * | 1996-04-25 | 1998-05-20 | Texas Instruments Incorporated | An electrostatic discharge protection circuit |
US5663860A (en) * | 1996-06-28 | 1997-09-02 | Harris Corporation | High voltage protection circuits |
TW312047B (en) * | 1996-07-19 | 1997-08-01 | Winbond Electronics Corp | Low voltage triggered electrostatic discharge protection circuit |
FR2753006B1 (fr) * | 1996-08-27 | 1998-11-27 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
US5781388A (en) * | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
US6008508A (en) * | 1996-09-12 | 1999-12-28 | National Semiconductor Corporation | ESD Input protection using a floating gate neuron MOSFET as a tunable trigger element |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
US5990520A (en) * | 1997-02-07 | 1999-11-23 | Digital Equipment Corporation | Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process |
US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
US6063672A (en) * | 1999-02-05 | 2000-05-16 | Lsi Logic Corporation | NMOS electrostatic discharge protection device and method for CMOS integrated circuit |
US6411480B1 (en) * | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
JP4617527B2 (ja) * | 1999-04-08 | 2011-01-26 | 株式会社デンソー | 回路装置 |
US6538266B2 (en) | 2000-08-11 | 2003-03-25 | Samsung Electronics Co., Ltd. | Protection device with a silicon-controlled rectifier |
JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
US7875933B2 (en) * | 2005-03-29 | 2011-01-25 | Infineon Technologies Ag | Lateral bipolar transistor with additional ESD implant |
US7566914B2 (en) * | 2005-07-07 | 2009-07-28 | Intersil Americas Inc. | Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits |
US7709896B2 (en) * | 2006-03-08 | 2010-05-04 | Infineon Technologies Ag | ESD protection device and method |
US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
TWI478139B (zh) * | 2012-09-13 | 2015-03-21 | Au Optronics Corp | 靜電放電保護電路及其顯示裝置 |
US9251839B1 (en) | 2013-05-24 | 2016-02-02 | Western Digital Technologies, Inc. | Data storage device with overvoltage protection |
US9304560B2 (en) | 2013-06-19 | 2016-04-05 | Western Digital Technologies, Inc. | Backup power for reducing host current transients |
US9564796B1 (en) | 2014-01-15 | 2017-02-07 | Western Digital Technologies, Inc. | Power circuit with overvoltage protection |
FR3018390A1 (fr) * | 2014-03-10 | 2015-09-11 | St Microelectronics Crolles 2 | Dispositif de protection dynamique contre les decharges electrostatiques adapte aux dispositifs electro-optiques |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1439368A1 (de) * | 1964-04-29 | 1969-02-13 | Siemens Ag | Halbleiterstromtor mit Zuendung durch Feldeffekt |
US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
US3401319A (en) * | 1966-03-08 | 1968-09-10 | Gen Micro Electronics Inc | Integrated latch circuit |
DE2040657C3 (de) * | 1970-08-17 | 1975-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Elektronischer Schalter für Halbleiterkoppelpunkte in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
JPS5135114B1 (ja) * | 1970-12-28 | 1976-09-30 | ||
DE2133430A1 (de) * | 1971-07-05 | 1973-01-18 | Siemens Ag | Planar-vierschichtdiode |
BE788874A (fr) * | 1971-09-17 | 1973-01-02 | Western Electric Co | Module de circuit integre |
US4001868A (en) * | 1974-11-14 | 1977-01-04 | International Business Machines Corporation | Latching driver circuit and structure for a gas panel display |
NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
JPS553694A (en) * | 1978-06-16 | 1980-01-11 | Motorola Inc | Device for triggering monolithic semiconductor |
DE2904424C2 (de) * | 1979-02-06 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
DE2915885C2 (de) * | 1979-04-19 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
-
1981
- 1981-03-31 US US06/249,612 patent/US4400711A/en not_active Expired - Lifetime
-
1982
- 1982-03-16 IT IT20203/82A patent/IT1150338B/it active
- 1982-03-22 CA CA000399038A patent/CA1170785A/en not_active Expired
- 1982-03-24 FI FI821036A patent/FI78581C/fi not_active IP Right Cessation
- 1982-03-24 ES ES510729A patent/ES510729A0/es active Granted
- 1982-03-24 DE DE19823210743 patent/DE3210743A1/de active Granted
- 1982-03-25 GB GB8208804A patent/GB2095909B/en not_active Expired
- 1982-03-26 JP JP57049927A patent/JPS5943827B2/ja not_active Expired
- 1982-03-30 FR FR8205462A patent/FR2503456A1/fr active Granted
- 1982-03-31 KR KR8201398A patent/KR860000712B1/ko not_active IP Right Cessation
-
1983
- 1983-03-30 ES ES521166A patent/ES8404109A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3210743A1 (de) | 1982-11-11 |
GB2095909A (en) | 1982-10-06 |
GB2095909B (en) | 1985-03-13 |
FI821036A0 (fi) | 1982-03-24 |
FI78581C (fi) | 1989-08-10 |
FR2503456A1 (fr) | 1982-10-08 |
FI821036L (fi) | 1982-10-01 |
ES521166A0 (es) | 1984-04-01 |
IT8220203A0 (it) | 1982-03-16 |
KR860000712B1 (ko) | 1986-06-07 |
US4400711A (en) | 1983-08-23 |
JPS57176755A (en) | 1982-10-30 |
ES8308156A1 (es) | 1983-07-01 |
ES8404109A1 (es) | 1984-04-01 |
DE3210743C2 (ja) | 1989-04-27 |
FR2503456B1 (ja) | 1984-07-13 |
FI78581B (fi) | 1989-04-28 |
KR830009653A (ko) | 1983-12-22 |
ES510729A0 (es) | 1983-07-01 |
IT1150338B (it) | 1986-12-10 |
CA1170785A (en) | 1984-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5943827B2 (ja) | 保護回路 | |
US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
US4567500A (en) | Semiconductor structure for protecting integrated circuit devices | |
US6538266B2 (en) | Protection device with a silicon-controlled rectifier | |
US8338915B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
US5646433A (en) | Pad protection diode structure | |
JPS5990120A (ja) | 保護回路 | |
US5844280A (en) | Device for protecting a semiconductor circuit | |
EP0103306B1 (en) | Semiconductor protective device | |
US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
CA1179406A (en) | Protection circuit for integrated circuit devices | |
US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
JP3404036B2 (ja) | Piso静電的放電保護デバイス | |
CA1289267C (en) | Latchup and electrostatic discharge protection structure | |
US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
JP4838421B2 (ja) | アナログ・スイッチ | |
US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
JPH1117198A (ja) | 集積mosパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
JPH0478162A (ja) | 集積回路用保護装置 | |
KR100190352B1 (ko) | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 | |
JP2656045B2 (ja) | 静電放電保護回路 |