FR2503456A1 - Dispositif de protection pour circuits integres - Google Patents
Dispositif de protection pour circuits integres Download PDFInfo
- Publication number
- FR2503456A1 FR2503456A1 FR8205462A FR8205462A FR2503456A1 FR 2503456 A1 FR2503456 A1 FR 2503456A1 FR 8205462 A FR8205462 A FR 8205462A FR 8205462 A FR8205462 A FR 8205462A FR 2503456 A1 FR2503456 A1 FR 2503456A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor
- transistor
- semiconductor region
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 230000001052 transient effect Effects 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Details Of Television Scanning (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT DE PROTECTION A SEMI-CONDUCTEURS COMPRENANT UN SUBSTRAT SEMI-CONDUCTEUR D'UN PREMIER TYPE DE CONDUCTIVITE, UNE COUCHE DE SEMI-CONDUCTEUR D'UN SECOND TYPE DE CONDUCTIVITE SUR LE SUBSTRAT, DES PREMIERE ET SECONDE REGIONS DE SEMI-CONDUCTEUR DU PREMIER TYPE DE CONDUCTIVITE DISPOSEES EN RELATION DE FORMATION DE JONCTION PN AVEC LA COUCHE DE SEMI-CONDUCTEUR; UNE TROISIEME REGION DE SEMI-CONDUCTEUR DU SECOND TYPE DE CONDUCTIVITE EN RELATION DE FORMATION DE JONCTION PN AVEC LA SECONDE REGION DE SEMI-CONDUCTEUR. SELON L'INVENTION, UNE COUCHE D'UN MATERIAU ISOLANT 22 EST DISPOSEE SUR LA SURFACE DE LA COUCHE DE SEMI-CONDUCTEUR 12 ENTRE LES PREMIERE 14 ET SECONDE 16 REGIONS DE SEMI-CONDUCTEUR, ET UNE COUCHE 24 EN MATERIAU CONDUCTEUR EST DISPOSEE SUR LA COUCHE ISOLANTE, LA COUCHE CONDUCTRICE ETANT CONNECTEE A LA PREMIERE OU LA TROISIEME REGION DE SEMI-CONDUCTEUR PAR UN MOYEN CONDUCTEUR. L'INVENTION S'APPLIQUE NOTAMMENT AUX CIRCUITS DE PROTECTION CONTRE LES HAUTES TENSIONS TRANSITOIRES DANS LES TELEVISEURS.
Description
I La présente invention se rapporte à des circuits
intégrés de protection.
De nombreux types d'équipement électrique contiennent des dispositifs à circuits intégrés, qui sont vulnérables à une dégradation due aux hautes tensions transitoires. Dans un téléviseur, l'anode du tube producteur de l'image est typiquement polarisée à un potentiel élevé, tel que 25.000 volts. De hautes tensions transitoires peuvent être produites quand l'anode à haute tension du tube-image se décharge rapidement vers des points à des
potentiels plus faibles. De telles hautes tensions transi-
toires ont des crêtes positives et négatives qui dépassent souvent 100 volts et peuvent durer pendant plusieurs microsecondes. Des hautes tensions transitoires peuvent également être produites quand des charges électrostatiques sont déchargées lorsqu'un utilisateur contacte les commandes du téléviseur. Les hautes tensions transitoires peuvent être couplées aux bornes des circuits intégrés employés dans le téléviseur pour le traitement de signaux vidéo et audio. En conséquence, ces circuits intégrés peuvent être
endommagés par les hautes tensions transitoires.
Dans un téléviseur, les signaux particuliers appliqués à un circuit intégré peuvent avoir des excursions positives de tension qui, en fonctionnement normal, dépassent le potentiel positif d'alimentation. Par exemple, un circuit intégré régulateur horizontal/vertical typique de télévision nécessite une connexion en contre-réaction des bobines de déviation du tube-image à l'une de ses bornes d'entrée. Tandis que l'alimentation en courant du circuit intégré est typiquement de +10 volts, la tension de contre-réaction de crête des bobines de déviation est
typiquement de +27 volts. Par conséquent, il est souhai-
table de prévoir un circuit de protection contre les transitoires positifs pour de tels circuits intégrés, permettant aux tensions normales du signal de dépasser le potentiel d'alimentation en courant sans activer un tel circuit de protection, tout en protégeant néanmoins le
circuit intégré de transitoires excessivement importants.
La présente invention concerne un dispositif de protection pour circuits intégrés qui comprend deux transistors de conductivité complémentaire et un transistor métal-oxyde-semiconducteur (MOS), qui fait corps avec la structure de semiconducteurz Les deux transistors de conductivité complémentaire et les transistors MOS sont agencés pour former un dispositif à deux bornes capable de conduire un fort courant quand la différence de potentiel entre les deux bornes dépasse un seuil prédéterminé. Le dispositif de protection est connecté, à une borne, à une borne de circuit du circuit à protéger et par son autre borne, à une source de potentiel de référence. Quand le potentiel à la borne de circuit du circuit protégé dépasse
le seuil prédéterminé, qui de préférence est établi au-
dessus de la tension maximum attendue du signal, le circuit de protection est rendu conducteur, protégeant ainsi le
circuit intégré d'une dégradation.
2-0 Dans un mode de réalisation, la porte du transis-
tor MOS est connectée à la source du potentiel de référence, donc le seuil prédéterminé du dispositif de protection est sensiblement égal au seuil du transistor MOS. Dans un second mode de réalisation, la porte du transistor MOS est connectée à la borne de circuit du circuit à protégerjdonc
le transistor MOS est conditionné pour une non conduction.
Le seuil prédéterminé de ce dernier dispositif de protec-
tion est considérablement plus important que celui du premier. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est une vue de dessus d'un dispositif
de protection pour circuit intégré selon un mode de réali-
sation de l'invention; - la figure 2 est une vue en coupe transversale d'une structure de semiconducteur illustrant d'autres détails de structure du dispositif de protection de la figure 1; - la figure 3 est un schéma du dispositif de protection à semiconducteur des figures 1 et 2; - la figure 4 est une vue de dessus d'un dispositif de protection pour circuit intégré selon un autre mode de réalisation de l'invention; - la figure 5 est une vue en coupe transversale d'une structure de semiconducteur illustrant d'autres détails de structure du dispositif de protection de la figure 4; et - la figure 6 est un schéma du dispositif de
protection à semiconducteur des figures 4 et 5.
Comme on peut le voir sur les figures 1 et 2, un circuit semiconducteur est fabriqué sur un substrat 10 fait en un matériau de silicium du type P. Une couche épitaxiée 12 de conductivité du type N- est disposée sur le substrat 10. Une région 14 du type P est disposée dans la couche épitaxiée 12 du type N-, pour former une jonction PN avec la couche 12. Une région 20 du type P+ est de plus formée dans la région 14 du type P. Une autre région 16 du type P est disposée dans la couche épitaxiée 12 du type N-, pour former une jonction PN avec la couche épitaxiée 12. Une région 18 du type N+ est disposée dans la région 16 du type P pour former une jonction PN avec la région 16 du type P. Une région enfouie ou noyée 11 du type N+ se trouve en dessous des régions 14, 20, 16 et 18. La structure ainsi formée dans la couche épitaxiée 12 du type N- est un circuit de protection, dont le schéma est représenté sur la figure 3. Une région 32 du type P+ entoure la couche épitaxiée 12 du type N- et s'étend de la surface de la couche épitaxiée 12 jusqu' au substrat 10, afin d'isoler ainsi le circuit de protection formé dans la couche épitaxiée 12 du type N- des autres circuits sur le substrat 10 dans les régions 21a et 21b. La région 32 du type P+ recouvre également la région 16 du type P pour former une connexion entre le substrat 10 et la région 16 du type P. Une couche isolante 22, qui peut par exemple être en bioxyde de silicium, recouvre la surface de la couche épitaxiée 12 du type N-. Des ouvertures sont formées dans la couche isolante 22 au-dessus des régions 20, 18 et 32 afin de former des contacts électriques respectifs avec elles. Une couche conductrice 24, qui peut par exemple être en aluminium, recouvre la couche isolante 22 et est en contact avec la région 20 du type P+. Une autre couche conductrice 30 recouvre la couche isolante 22 et est en contact avec la région 18 du type N+ et la région 32 du type P+. Une autre couche conductrice 26, connectée à la couche conductrice 30, recouvre la partie de la couche épitaxiée 12 du type N- qui s'étend entre la région 14 du type P et la région 16 du type P afin de former un transistor MOS à canal du type P. Un plot de liaison 28 est connecté à la région 20 du type P+ par la couche conductrice 24. Le plot 28 est de
plus connecté à une borne de signaux d'un circuit d'utili-
sation 101, ailleurs sur la pastille de circuit intégré, comme dans les régions 21a et 21b. Une borne 34 est de plus connectée à la région 32 du type P et à la région 18 du type N+ dans la couche conductrice 30. La borne 34 est
connectée pour recevoir une source de potentiel de réfé-
rence, comme la masse.
La figure 3 est un modèle d'un schéma de circuit de la structure illustrée sur les figures 1 et 2. Le circuit de protection comprend un transistor QI du type PNP, un transistor Q2 du type NPN, un transistor MOS Pi à canal du type P et une résistance Rl. L'émetteur 114, la base 112 et le collecteur 116 du transistor Qi correspondent
respectivement aux régions 14, 12 et 16 des figures 1 et. 2.
La région 20 du type P+ augmente l'efficacité d'injection de la région d'émetteur 14 du transistor Qi ce qui augmente le gain en courant direct d'émetteur commun, couramment appelé "béta" de ce transistor. L'émetteur 118, la base 116 et le collecteur 112 du transistor Q2 correspondent aux
régions 18, 16 et 12 respectivement des figures 1 et 2.
L'électrode de source 114 et l'électrode de drain 116 du
transistor Pi correspondent aux régions 14 et 16 respective-
ment sur les figures 1 et 2. La porte 126 du transistor Pi correspond au conducteur 26 sur les figures 1 et 2. La résistance Ri correspond à la partie étendue de la région 16 du type P entre la région 18 du type N+ et la région 32 du type P+ plus la résistance de pincement qui est formée par la région 16 du type P se trouvant en dessous de la région
18 du type N+.
La valeur de la résistance Rl est déterminée par la résistivité de la région 16 du type P, et la géométrie de la région 18 du type N+ par rapport à la région 16 du type P (voir figure 2). Par exemple, la valeur de la résistance RI peut être accrue en étendant encore la région 16 du type P plus loin de la région 18 du type N+, ou en formant l'extension plus étroite. De même, comme ceux qui sont compétents en la matière le savent, la valeur de la résistance Rl pouvant être attribuée à la résistance de pincement en dessous de la région 18 du type N+ peut être accrue en diffusant la région 18 du type N+ plus profondément dans la région 16 du type P'. La région noyée 11 du type N+ produit une conductivité accrue à travers la région inférieure de la couche épitaxiée 12 qui augmente la capacité des transistors QI et Q2 à être conducteurs de courant quand une haute tension transitoire a déclenché le
dispositif de protection.
Comme le montre la figure 3, les transistors Qi et Q2 sont connectés pour former un thyristor (SCR). Plus particulièrement, la base de Qi est connectée au collecteur
de Q2 et la base de Q2 est connectée au collecteur de Q1.
La résistance Rl est connectée entre la base et l'émetteur du transistor Q2. La source du transistor Pl est connectée à l'émetteur du transistor Qi et le drain du transistor PI est connecté au collecteur du transistor QI, donc le canal de conduction de PI est connecté en parallèle au trajet conducteur principal du transistor Qi. La porte 126 du
transistor PI est connectée à l'émetteur du transistor Q2.
Le dispositif de protection résultant est connecté entre le plot de liaison 28, qui est une borne de signaux (soit pour des signaux d'entrée ou de sortie) d'un circuit d'utilisation de télévision à protéger et la borne 34, qui
est connectée au potentiel de la masse.
La présente structure diffère d'un thyristor conventionnel parce que le transistor intégral MOS et ses connexions aux transistors Qi et Q2 convertissent le thyristor à trois bornes en un dispositif à deux bornes qui est rendu conducteur quand la tension entre ses bornes dépasse un seuil prédéterminé. Comme la porte et la source sont connectées entre la borne de signaux 28 et la borne à la masse 34, le seuil prédéterminé du dispositif de protection est sensiblement égal à la tension de seuil porte-source du transistor Pi, c'est-à-dire la tension de
porte à laquelle le transistor PI est conducteur.
En fonctionnement, on suppose que les transistors Qi et Q2 sont initialement non conducteurs. La résistance Rl empêche les bruits électriques et thermiques de rendre, par inadvertance, les transistors QI et Q2 conducteurs. Tant que le signal appliqué au plot de liaison 28 à un potentiel en dessous de la tension de seuil porte-source du transistor
PI, les transistors Qi et Q2 restent non conducteurs.
Une haute tension transitoire apparaissant au plot de liaison 28 à un potentiel supérieur à la tension de seuil porte-source de PI force la tension porte-source du transistor PI à dépasser la tension de seuil de Pi, ce qui
force le courant du canal à s'écouler dans le transistor Pl.
La conduction par le transistor Pi fournit son courant de base au transistor Q2. Le courant résultant de collecteur du transistor Q2 fournit son courant de base au transistor Qi, rendant ce transistor conducteur.-La conduction entre le collecteur et l'émetteur des transistors QI et Q2 est régénérative, mettant ainsi les transistors QI et Q2 en forte conduction. L'énergie de la haute tension transitoire est détournée, en vertu de la conduction des transistors QI et Q2, vers la masse, protégeant ainsi le
circuit d'utilisation de traitement de signaux de télé-
vision 101 d'une dégradation.
Quand le courant fourni par la haute tension transitoire, du plot conducteur 28 à la borne d'alimentation
en courant 34 tombe en dessous d'un courant minimum d'entre-
tien, le transistor Q2 reçoit un courant insuffisant de base pour rester conducteur, et par conséquent Q2 devient
non conducteur. En réponse, le courant de base au transis-
tor QI est supprimé, le rendant non conducteur. En
conséquence, le circuit de protection devient non conducteur.
La résistance Rl, en plus de stabiliser le dispositif de protection contre un allumage par inadvertance, détermine également le courant minimum de maintien en dessous duquel QI et Q2 se trouvent non conducteurs. Tandis que la valeur de la résistance Rl augmente, le courant minimum de maintien
diminue, et inversement.
La tension prédéterminée de seuil du dispositif de protection est sensiblement égale à la tension de seuil du transistor Pi. Comme on le sait, la tension de seuil d'un transistor MOS est en rapport avec l'épaisseur d'oxyde en dessous de sa porte, et la conductivité du matériau du canal. Les valeurs typiques de la tension de seuil de transistors MOS comme PI sont comprises entre 20 et 30 volts. En conséquence, par une conception
appropriée du transistor Pi du type MOS, le seuil pré-
déterminé du circuit de protection peut être établi à une relativement haute tension, comme 30 volts, qui est typiquement bien plus élevée que la tension la plus
positive d'alimentation en courant, comme 10 volts.
Les figures 4, 5 et 6 montrent un autre mode de réalisation de l'invention-o la tension prédéterminée de seuil du dispositif de protection est sensiblement accrue, en comparaison à celle du dispositif de protection des figures 1, 2 et 3. La structure du circuit de protection des figures 4, 5 et 6 est la même que celle des figures 1, 2 et 3 à l'exception que la porte du transistor PI n'est pas connectée au potentiel de la masse comme dans le premier mode de réalisation, mais plutôt au plot de liaison 28 par une connexion entre la couche conductrice 26 et la couche conductrice 24. Une telle connexion entre la
porte et la source du transistor Pi conditionne ce transis-
tor pour être non conducteur pour toutes les tensions
positives au plot de liaison 28. Dans ce mode de réalisa-
tion, la tension prédéterminée de seuil du dispositif de protection dépend de la tension de rupture en polarisation inverse entre le collecteur et la base des transistors Qi
et Q2 plutôt que de la tension de seuil du transistor Pl.
La tension de rupture en polarisation inverse collecteur-
base et la tension appliquée au collecteurqui force le courant de base à être appliqué par le collecteur. Tant que le courant du collecteur à la base n'est pas excessif, le transistor est conducteur, mais il ne subit aucune dégradation. Le transistor Pi a pour but d'augmenter la tension de rupture en polarisation inverse des transistors QI et Q2. A cette fin, on pense que le champ électrique induit en dessous de la porte du transistor Pi a tendance à empêcher la rupture collecteur-base des transistors Qi et Q2 de se produire à proximité de la surface du circuit intégré. Par suite, le phénomène de rupture collecteur-base a tendance à se produire à une profondeur plus importante dans la pastille de semiconducteur, ce qui a pour effet d'augmenter la tension de rupture collecteur-base. Ainsi, la connexion de la porte du transistor Pi au plot de liaison 28, o est reçu le transitoire positif, augmente la tension prédéterminée de seuil du thyristor formé des
transistors Qi et Q2.
La rupture en polarisation inverse se produit à la jonction des régions 12 et 16. Par conséquent, la tension prédéterminée de seuil du dispositif de protection
est sensiblement égale à la tension de rupture collecteur-
base en polarisation inverse du transistor Q2.
La tension de rupture du transistor Q2 est, à un certain point, déterminée par la valeur de la résistance RI. En particulier, tandis que la valeur de la résistance Rl
diminue, la tension de rupture collecteur-base en polari-
sation inverse du transistor Q2 augmente, et inversement.
De même, la tension de rupture en polarisation inverse du transistor Q2 est affectée par des paramètres particuliers du transistor PI. Par exemple, plus l'oxyde isolant en dessous de la porte 26 du transistor Pl est mince,
d'autant plus profondément se produit la rupture collecteur-
base respective, avec pour résultat éventuellement de plus hautes tensions de rupture. On peut obtenir des tensions
de rupture entre 40 et 60 volts.
En utilisation, un signal est appliqué au plot de liaison 28 et les transistors QI et Q2 sont initialement non conducteurs. Une haute tension transitoire apparaissant au plot de liaison 28 force le potentiel au plot 28 à augmenter brusquement. Un tel potentiel positif apparait sensiblement à travers la jonction collecteur-base des transistors QI et Q2. Quand le potentiel appliqué dépasse la rupture en polarisation inverse du transistor Q2, du courant de base est appliqué au transistor QI qui à son tour applique du courant de base au transistor Q2, mettant, de façon régénérative, les deux transistors en forte conduction. Quand le courant appliqué par la haute tension
transitoire du plot de liaison 28 à la borne d'alimenta-
tion en courant 34 tombe en dessous du courant minimum de maintien, les transistors Qi et Q2 passent à l'ouverture et le circuit de protection devient non conducteur. De cette façon, l'énergie des hautes tensions transitoires produisant une tension positive au plot de liaison 28, supérieure à la tension de seuil du circuit de protection, est dissipée par la conduction des transistors Qi et Q2 vers la borne d'alimentation en courant 34. Par ailleurs, comme la tension prédéterminée de seuil du dispositif de protection est de 40 volts ou plus, la variation du signal d'entrée peut considérablement dépasser le potentiel positif d'alimentation en courant, typiquement de l'ordre
de +10 volts, sans déclencher le dispositif de protection.
Tandis que la présente invention a été décrite en se référant à une structure spécifique, on comprendra que des modifications sont possibles. Par exemple, les régions de semiconducteur du type P et du type N peuvent être interchangées pour produire un dispositif de protection rendu conducteur pour les tensions transitoires
négatives. De même, on comprendra que la couche conduc-
trice 26, qui forme la porte du transistor PI du type MOS, peut être en un conducteur autre que l'aluminium, et que le matériau isolant en dessous de la porte peut être un
isolant autre que le bioxyde de silicium.
Claims (12)
1.- Circuit de protection semiconducteur du type comprenant: un substrat semiconducteur d'un premier type de conductivité: une couche de semiconducteur d'un second type de conductivité disposée sur ledit substrat, ladite couche ayant une surface; des première et seconde régions de semiconducteur dudit premier type de conductivité, chacune disposée en relation de formation d'une jonction PN avec ladite couche de semiconducteur; une troisième région de semiconducteur dudit second type de conductivité disposée en relation de formation de jonction PN avec ladite seconde région; caractérisé en ce que: une couche (22) d'un matériau isolant est disposée à la surface de ladite couche de semiconducteur (12) qui se trouve entre lesdites première (14) et seconde (16) régions
de semiconducteur, et une couche (24) d'un matériau conduc-
teur et disposée sur ladite couche isolante, ladite couche conductrice étant connectée à l'une desdites première et
troisième régions de semiconducteur par un moyen conducteur.
2.- Circuit selon la revendication 1, caractérisé en ce que le moyen conducteur précité relie la couche conductrice précitée à la première région de semiconducteur précitée.
3.- Circuit selon la revendication 1, caractérisé en ce que le moyen conducteur précité relie la couche
conductrice précitée à la troisième région de semiconduc-
teur précitée.
4.- Circuit selon l'une quelconque des revendica-
tions précédentes, caractérisé en ce que la seconde région de semiconducteur précitée s'étend dans une direction le long de la surface de la couche de semiconducteur précitée afin de former une résistance (Rl) qui comprend la partie de la seconde région de semiconducteur qui est disposée entre la troisième région de semiconducteur (18) et l'extrémité de l'extension de ladite seconde région de semiconducteur (16).
5.Circuit selon la revendication 4, caractérise en ce qu'il comprend de plus un moyen (32) pour connecter l'extrémité étendue de la seconde région de semiconducteur
précitée au substrat semiconducteur précité.
6.- Circuit selon la revendication 5, caract'rîs en ce que le moyen précité pour connecter l'extrén1it' étendue de la seconde région de semiconducteur précitée au substrat semiconducteur précité comprend une quatrième région de semiconducteur du premier type de conductivité qui s'étend de la surface de la couche de semiconducteur précitée audit substrat, ladite quatrième région de semiconducteur intersectant ladite seconde région de semiconducteur à ladite extrémité étendue, ladite quatrième
région de semiconducteur entourant ladite couche de semi-
conducteur.
7.- Circuit selon la revendication 5, caractérisé en ce qu'il comprend de plus: une borne de référence (34) pour recevoir un potentiel d'alimentation de référence: un moyen pour connecter ladite borne de référence
au substrat précité et à la troisième région de semi-
conducteur précitée; un circuit d'utilisation (101) ayant une borne de signaux pour recevoir un signal; et un moyen pour connecter ladite borne de signaux
à ladite première région de semiconducteur.
8.- Circuit selon la revendication 4, caractérisé
en ce qu'il comprend de plus une région noyée de semi-
conducteur (11) du second type de conductivité, ladite
région noyée étant disposée entre la couche de semi-
conducteur et le substrat, et s'étendant en dessous de ladite première région de semiconducteur, ladite troisième région de semiconducteur et la partie de la couche de semiconducteur entre lesdites première et troisième régions, ladite région de semiconducteur noyée ayant une plus faible résistivité que celle de ladite couche de semiconducteur.
9.- Circuit de protection, du type comprenant des premier et second transistors d'un type de conductivité opposé ayant respectivement un émetteur, une base et un collecteur; une connexion entre la base dudit premier transistor et le collecteur dudit second transistor; une connexion entre le collecteur dudit premier transistor et la base dudit second transistor; une borne de signaux o est connecté l'émetteur dudit premier transistor; et une borne de référence o est connecté l'émetteur dudit second transistor, caractérisé en ce que: le circuit de protection comprend de plus un transistor du type MOS (Pl) ayant une source, un drain et une porte; la source dudit transistor étant connectée à ladite borne de signaux (101); le drain dudit transistor étant connecté à la base dudit second transistor (Q2) et la porte dudit transistor étant connectée à l'une desdites
bornes de signaux et de référence (34).
10.- Circuit selon la revendication 9, caractérisé en ce que la porte précitée du transistor MOS précité est
connectée à la borne de signaux précitée.
11.- Circuit selon la revendication 9, caractérisé en ce que la porte précitée du transistor MOS précité est
connectée à la borne de référence précitée.
12.- Circuit selon l'une quelconque des revendi-
cations 9, 10 ou 11, caractérisé en ce qu'il comprend de plus une résistance (Ra) qui est connectée entre la base et l'émetteur du second transistor précité, avec un circuit
d'utilisation (101) connecté à ladite borne de signaux.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/249,612 US4400711A (en) | 1981-03-31 | 1981-03-31 | Integrated circuit protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2503456A1 true FR2503456A1 (fr) | 1982-10-08 |
| FR2503456B1 FR2503456B1 (fr) | 1984-07-13 |
Family
ID=22944257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8205462A Granted FR2503456A1 (fr) | 1981-03-31 | 1982-03-30 | Dispositif de protection pour circuits integres |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4400711A (fr) |
| JP (1) | JPS5943827B2 (fr) |
| KR (1) | KR860000712B1 (fr) |
| CA (1) | CA1170785A (fr) |
| DE (1) | DE3210743A1 (fr) |
| ES (2) | ES510729A0 (fr) |
| FI (1) | FI78581C (fr) |
| FR (1) | FR2503456A1 (fr) |
| GB (1) | GB2095909B (fr) |
| IT (1) | IT1150338B (fr) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441137A (en) * | 1982-08-30 | 1984-04-03 | Rca Corporation | High voltage protection for an output circuit |
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| SE435436B (sv) * | 1983-02-16 | 1984-09-24 | Asea Ab | Tvapoligt overstromsskydd |
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| JPS6134967A (ja) * | 1984-05-03 | 1986-02-19 | デイジタル イクイプメント コ−ポレ−シヨン | Ｖｌｓｉ集積回路装置用の入力保護構成体 |
| DE3422132C1 (de) * | 1984-06-14 | 1986-01-09 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schutzschaltungsanordnung |
| JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| DE3443770A1 (de) * | 1984-11-30 | 1986-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte, verpolungsgeschuetzte schaltung |
| JPS61158175A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | プレ−ナ型トランジスタ装置 |
| US4633283A (en) * | 1985-03-11 | 1986-12-30 | Rca Corporation | Circuit and structure for protecting integrated circuits from destructive transient voltages |
| US4972247A (en) * | 1985-10-28 | 1990-11-20 | Silicon Systems, Inc. | High energy event protection for semiconductor devices |
| JPS62110435A (ja) * | 1985-11-04 | 1987-05-21 | シ−メンス、アクチエンゲゼルシヤフト | 加入者線の過電圧保護用集積回路装置 |
| US4786961A (en) * | 1986-02-28 | 1988-11-22 | General Electric Company | Bipolar transistor with transient suppressor |
| US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
| JPH0716005B2 (ja) * | 1988-04-08 | 1995-02-22 | 株式会社東芝 | 半導体装置 |
| US5181091A (en) * | 1988-04-29 | 1993-01-19 | Dallas Semiconductor Corp. | Integrated circuit with improved protection against negative transients |
| SE461428B (sv) * | 1988-06-16 | 1990-02-12 | Ericsson Telefon Ab L M | Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena |
| US4875130A (en) * | 1988-07-06 | 1989-10-17 | National Semiconductor Corporation | ESD low resistance input structure |
| US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
| US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
| US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
| US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| GB8911360D0 (en) * | 1989-05-17 | 1989-07-05 | Sarnoff David Res Center | Electronic charge protection devices |
| JPH0767055B2 (ja) * | 1989-12-05 | 1995-07-19 | 三菱電機株式会社 | 高周波半導体装置 |
| JPH0821840B2 (ja) * | 1989-12-07 | 1996-03-04 | 富士電機株式会社 | パワー半導体装置のスナバ回路 |
| DE4004526C1 (fr) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
| EP0477392A1 (fr) * | 1990-09-24 | 1992-04-01 | Siemens Aktiengesellschaft | Structure de protection d'entrée pour circuits intégrés |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5994770A (en) * | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
| US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5591661A (en) * | 1992-04-07 | 1997-01-07 | Shiota; Philip | Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures |
| US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5336908A (en) * | 1992-08-26 | 1994-08-09 | Micron Semiconductor, Inc. | Input EDS protection circuit |
| US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| US5369041A (en) * | 1993-07-14 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a silicon controlled rectifier |
| KR0166101B1 (ko) * | 1993-10-21 | 1999-01-15 | 김주용 | 정전방전 보호회로의 트랜지스터 및 그 제조방법 |
| US5521789A (en) * | 1994-03-15 | 1996-05-28 | National Semiconductor Corporation | BICMOS electrostatic discharge protection circuit |
| US5848541A (en) * | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
| US5831827A (en) * | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
| US5604343A (en) * | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
| US5679944A (en) * | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
| EP0689248B1 (fr) * | 1994-06-20 | 1998-05-13 | STMicroelectronics S.r.l. | Dispositif intégré avec une structure pour délimiter le champ électrique de surface et procédé de fabrication |
| EP0700089A1 (fr) * | 1994-08-19 | 1996-03-06 | STMicroelectronics S.r.l. | Dispositif de protection contre des décharges électrostatiques sur les bornes d'entrée/sortie d'un circuit intégré MOS |
| US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
| JPH08181284A (ja) * | 1994-09-13 | 1996-07-12 | Hewlett Packard Co <Hp> | 保護素子およびその製造方法 |
| US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
| US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
| US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| EP0803955A3 (fr) * | 1996-04-25 | 1998-05-20 | Texas Instruments Incorporated | Circuit de protection contre les décharges électrostatiques |
| US5663860A (en) * | 1996-06-28 | 1997-09-02 | Harris Corporation | High voltage protection circuits |
| TW312047B (en) * | 1996-07-19 | 1997-08-01 | Winbond Electronics Corp | Low voltage triggered electrostatic discharge protection circuit |
| FR2753006B1 (fr) * | 1996-08-27 | 1998-11-27 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
| US5781388A (en) * | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US6008508A (en) * | 1996-09-12 | 1999-12-28 | National Semiconductor Corporation | ESD Input protection using a floating gate neuron MOSFET as a tunable trigger element |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| US5990520A (en) * | 1997-02-07 | 1999-11-23 | Digital Equipment Corporation | Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process |
| US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
| US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| US6063672A (en) * | 1999-02-05 | 2000-05-16 | Lsi Logic Corporation | NMOS electrostatic discharge protection device and method for CMOS integrated circuit |
| US6411480B1 (en) * | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
| JP4617527B2 (ja) * | 1999-04-08 | 2011-01-26 | 株式会社デンソー | 回路装置 |
| US6538266B2 (en) | 2000-08-11 | 2003-03-25 | Samsung Electronics Co., Ltd. | Protection device with a silicon-controlled rectifier |
| JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
| US7875933B2 (en) * | 2005-03-29 | 2011-01-25 | Infineon Technologies Ag | Lateral bipolar transistor with additional ESD implant |
| US7566914B2 (en) | 2005-07-07 | 2009-07-28 | Intersil Americas Inc. | Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits |
| US7709896B2 (en) * | 2006-03-08 | 2010-05-04 | Infineon Technologies Ag | ESD protection device and method |
| US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
| TWI478139B (zh) * | 2012-09-13 | 2015-03-21 | Au Optronics Corp | 靜電放電保護電路及其顯示裝置 |
| US9251839B1 (en) | 2013-05-24 | 2016-02-02 | Western Digital Technologies, Inc. | Data storage device with overvoltage protection |
| US9304560B2 (en) | 2013-06-19 | 2016-04-05 | Western Digital Technologies, Inc. | Backup power for reducing host current transients |
| US9564796B1 (en) | 2014-01-15 | 2017-02-07 | Western Digital Technologies, Inc. | Power circuit with overvoltage protection |
| FR3018390A1 (fr) * | 2014-03-10 | 2015-09-11 | St Microelectronics Crolles 2 | Dispositif de protection dynamique contre les decharges electrostatiques adapte aux dispositifs electro-optiques |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2153038A1 (fr) * | 1971-09-17 | 1973-04-27 | Western Electric Co | |
| FR2342557A1 (fr) * | 1976-02-24 | 1977-09-23 | Philips Nv | Dispositif semiconducteur a circuit de protection |
| DE2951421A1 (de) * | 1979-02-23 | 1980-09-04 | Hitachi Ltd | Integrierte halbleiterschaltung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439368A1 (de) * | 1964-04-29 | 1969-02-13 | Siemens Ag | Halbleiterstromtor mit Zuendung durch Feldeffekt |
| US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
| US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
| US3401319A (en) * | 1966-03-08 | 1968-09-10 | Gen Micro Electronics Inc | Integrated latch circuit |
| DE2040657C3 (de) * | 1970-08-17 | 1975-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Elektronischer Schalter für Halbleiterkoppelpunkte in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
| JPS5135114B1 (fr) * | 1970-12-28 | 1976-09-30 | ||
| DE2133430A1 (de) * | 1971-07-05 | 1973-01-18 | Siemens Ag | Planar-vierschichtdiode |
| US4001868A (en) * | 1974-11-14 | 1977-01-04 | International Business Machines Corporation | Latching driver circuit and structure for a gas panel display |
| FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
| JPS553694A (en) * | 1978-06-16 | 1980-01-11 | Motorola Inc | Device for triggering monolithic semiconductor |
| DE2904424C2 (de) * | 1979-02-06 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
| DE2915885C2 (de) * | 1979-04-19 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit Steuerung durch Feldeffekttransistor |
-
1981
- 1981-03-31 US US06/249,612 patent/US4400711A/en not_active Expired - Lifetime
-
1982
- 1982-03-16 IT IT20203/82A patent/IT1150338B/it active
- 1982-03-22 CA CA000399038A patent/CA1170785A/fr not_active Expired
- 1982-03-24 DE DE19823210743 patent/DE3210743A1/de active Granted
- 1982-03-24 ES ES510729A patent/ES510729A0/es active Granted
- 1982-03-24 FI FI821036A patent/FI78581C/fi not_active IP Right Cessation
- 1982-03-25 GB GB8208804A patent/GB2095909B/en not_active Expired
- 1982-03-26 JP JP57049927A patent/JPS5943827B2/ja not_active Expired
- 1982-03-30 FR FR8205462A patent/FR2503456A1/fr active Granted
- 1982-03-31 KR KR8201398A patent/KR860000712B1/ko not_active IP Right Cessation
-
1983
- 1983-03-30 ES ES521166A patent/ES521166A0/es active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2153038A1 (fr) * | 1971-09-17 | 1973-04-27 | Western Electric Co | |
| FR2342557A1 (fr) * | 1976-02-24 | 1977-09-23 | Philips Nv | Dispositif semiconducteur a circuit de protection |
| DE2951421A1 (de) * | 1979-02-23 | 1980-09-04 | Hitachi Ltd | Integrierte halbleiterschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3210743C2 (fr) | 1989-04-27 |
| GB2095909A (en) | 1982-10-06 |
| KR860000712B1 (ko) | 1986-06-07 |
| FI821036A0 (fi) | 1982-03-24 |
| DE3210743A1 (de) | 1982-11-11 |
| US4400711A (en) | 1983-08-23 |
| FI78581C (fi) | 1989-08-10 |
| GB2095909B (en) | 1985-03-13 |
| ES8308156A1 (es) | 1983-07-01 |
| JPS5943827B2 (ja) | 1984-10-24 |
| IT1150338B (it) | 1986-12-10 |
| ES8404109A1 (es) | 1984-04-01 |
| FR2503456B1 (fr) | 1984-07-13 |
| ES521166A0 (es) | 1984-04-01 |
| CA1170785A (fr) | 1984-07-10 |
| KR830009653A (ko) | 1983-12-22 |
| IT8220203A0 (it) | 1982-03-16 |
| FI78581B (fi) | 1989-04-28 |
| JPS57176755A (en) | 1982-10-30 |
| ES510729A0 (es) | 1983-07-01 |
| FI821036L (fi) | 1982-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2503456A1 (fr) | Dispositif de protection pour circuits integres | |
| US4044373A (en) | IGFET with gate protection diode and antiparasitic isolation means | |
| US3934159A (en) | Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes | |
| EP0040125B1 (fr) | Dispositif de protection contre les courants de fuite dans des circuits intégrés | |
| FR2533369A1 (fr) | Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| FR2499315A1 (fr) | Dispositif semiconducteur de protection utilisant des diodes zener dos a dos | |
| US4562454A (en) | Electronic fuse for semiconductor devices | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR2773265A1 (fr) | Circuit de protection d'interface d'abonnes | |
| EP0742591B1 (fr) | Composant de protection complet de circuit d'interface de lignes d'abonnés | |
| FR2670338A1 (fr) | Circuit de protection programmable et sa realisation monolithique. | |
| FR2740612A1 (fr) | Dispositif a semiconducteurs destine a fournir une tension de sortie correspondant a une tension d'alimentation elevee | |
| FR2485808A1 (fr) | Circuit de protection d'entree pour dispositif semi-conducteur | |
| EP0780952B1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| FR2613131A1 (fr) | Circuit integre protege contre des surtensions | |
| FR2485824A1 (fr) | Circuit de protection a transistor | |
| FR2499325A1 (fr) | Circuit de protection pour dispositifs a circuits integres | |
| FR2572600A1 (fr) | Stabilisateur electronique de tension, utilisable en particulier dans l'automobile, avec protection contre les surtensions transitoires de polarite opposee a celle du generateur | |
| US4367509A (en) | Anti-latch circuit for power output devices using inductive loads | |
| EP0652598A2 (fr) | Commutateur bidirectionnel à commande en tension | |
| FR2458907A1 (fr) | Transistor a effet de champ a tension de seuil ajustable | |
| EP1076366A1 (fr) | Commutateur bidirectionnel à performances en commutation améliorées | |
| EP0246139B1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| US5532502A (en) | Conductivity-modulated-type MOSFET |