JP4838421B2 - アナログ・スイッチ - Google Patents
アナログ・スイッチ Download PDFInfo
- Publication number
- JP4838421B2 JP4838421B2 JP2000587381A JP2000587381A JP4838421B2 JP 4838421 B2 JP4838421 B2 JP 4838421B2 JP 2000587381 A JP2000587381 A JP 2000587381A JP 2000587381 A JP2000587381 A JP 2000587381A JP 4838421 B2 JP4838421 B2 JP 4838421B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- emitter
- transistor
- region
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Control Of Eletrric Generators (AREA)
- Bipolar Transistors (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Circuit For Audible Band Transducer (AREA)
- Electrophonic Musical Instruments (AREA)
Description
(発明の技術分野)
本発明はアナログ・スイッチに関するもので、より特定すると、集積回路内に少なくとも1個のバイポーラ・トランジスタを含むアナログ・スイッチに関する。また本発明はかかるトランジスタを含む集積回路に関する。
【0002】
(発明の背景)
EP−0615287は集積バイポーラ・トランジスタについて述べている。従来のものと同様に、このデバイスは負(N)および正(P)の導電率型の粒子の移動により導電する半導体材料の領域から成る。NPNバイポーラ・トランジスタの場合はN型の材料のコレクタ・タブ(すなわちウエル)を形成する。コレクタ・タブ内に、一層濃くドープされた(N+)N型の材料のコレクタ接続領域とP型の材料のベース領域を形成する。ベース領域内にN+型の材料のエミッタ領域を形成する。
【0003】
このデバイスと集積回路内の他のデバイスとの間を電気絶縁するには、このデバイス全体を二酸化珪素などの絶縁材料の層で囲む。しかしこの構造の欠点は、デバイスが導通したときでもコレクタからエミッタへの最少電圧降下が相当大きくなる可能性があることである。これを飽和電圧と呼び、通常は100−200mV程度であって、導電状態のCMOSデバイスにかかる対応する電圧降下よりはるかに大きい。
バイポーラ・トランジスタが飽和したとき、トランジスタのスイッチング速度は相対的に遅くなる。
【0004】
したがって、EP−0615287は飽和からの回復を速めるためのデバイスについて述べている。特定して述べると、この文献はN型のコレクタ・ウエルの表面に、接地電気ポテンシャルに接続するP型の半導体材料の領域を設けることを開示している。
【0005】
(発明の概要)
本発明は上述と同じ一般的な型のデバイス構造に関するが、その目的は飽和電圧を下げることである。より特定して述べると、本発明の第1の形態は、電流が通常エミッタからコレクタに流れる、酸化物絶縁で形成された集積NPNバイポーラ・トランジスタを用いる。本発明の第2の形態は、電流が通常コレクタからエミッタに流れる、酸化物絶縁で形成された集積PNPバイポーラ・トランジスタを用いる。
いずれの場合も、これらの方向は電流の通常の方向の逆である。
【0006】
(好ましい実施の形態の詳細な説明)
図1は、NPNトランジスタ2とPNPトランジスタ4を含む集積回路の一部の略図である。
NPNトランジスタ2の場合はN-型の半導体材料6のコレクタ・ウエル(すなわちタブ)があり、その中にN+型の材料8のコレクタ接続領域を形成する。またコレクタ・ウエル内にP型の半導体材料のベース領域10を形成し、ベース領域10はN+型の半導体材料のエミッタ領域12を囲む。コレクタ接続端子14と、ベース端子16と、エミッタ端子18を、コレクタ接続領域8と、ベース領域10と、エミッタ領域12の上面の上にそれぞれで形成する。
【0007】
NPNデバイス2は基板20の上に形成するが、基板20の上面に形成する絶縁二酸化珪素22の層により基板20から完全に電気絶縁する。更にNPNデバイス2を、デバイスの上面から水平層22に向かって下に延びる酸化物溝24,26により他のデバイスから電気絶縁する。これらの溝はこのデバイスを囲み、タブ6を周囲のデバイスから完全に抵抗絶縁する。
【0008】
PNPデバイス4の場合は、コレクタ・ウエル28をP-型の半導体材料で形成し、その中にP+型の半導体材料のコレクタ接続領域30を形成する。またコレクタ・ウエル28内にN型の半導体材料のベース領域32を形成し、ベース領域32はP+型の半導体材料のエミッタ領域34を囲む。コレクタ接続端子36と、ベース端子38と、エミッタ端子40を、コレクタ接続領域30と、ベース領域32と、エミッタ領域34の上面の上にそれぞれ形成する。
【0009】
PNPデバイス4は絶縁二酸化珪素22の層により基板20から完全に電気絶縁し、また更に、デバイスの上面から水平層22に向かって下に延びる酸化物溝26,42により他のデバイスから電気絶縁する。これらの溝はこのデバイスを囲み、タブ28を周囲のデバイスから完全に抵抗絶縁する。
【0010】
本発明では、集積回路の動作中はこれらのデバイスを逆接続する。すなわち、NPNトランジスタ2の場合、エミッタ12の電圧をそのコレクタ接続領域8の電圧より高くする。PNPトランジスタ4の場合、コレクタ接続領域30の電圧をエミッタ34の電圧より高くする。これによりデバイスの飽和電圧を下げる。これについては後で詳細に説明する。
【0011】
しかしこのデバイスの本質的な特徴は、これがコレクタ・タブの完全な抵抗絶縁により周囲のデバイスから絶縁するデバイスであって、従来型のようにPN接合を用いてデバイスを絶縁する接合絶縁デバイスではないことである。抵抗絶縁は酸化物層または他の適当な材料で与える。これが必要な理由は、従来のようにコレクタ・タブが基板に対して逆の導電型のときは、また両方の導電型のコレクタ・ウエルを有するデバイスを用いる場合は必然的であるが、寄生デバイスが形成されるからである。すなわち、図1に示す一般型でP型の基板上に形成されたNPNトランジスタの場合は、コレクタ・ウエルはN型の材料であり、ベース領域はP型の材料であり、エミッタ領域はN型の材料である。しかしエミッタ領域の電圧がコレクタ接続領域の電圧より高い場合は寄生PNPトランジスタが形成され、P型のベース領域がそのエミッタになり、N型のコレクタ・ウエルがそのベース領域になり、P型の基板がそのコレクタ接続領域になる。この寄生PNPトランジスタにより、NPNトランジスタのベースから基板に向かって大きな望ましくない電流が流れる。
【0012】
しかし図1に示すような水平絶縁層22と絶縁溝を用いるデバイスの場合はかかる寄生デバイスは形成されない。
このような逆接続に適したトランジスタは逆方向に比較的高い電流利得βを持つものでなければならない。これは、図1に示すようにベース領域10,32の下に埋め込み層を持つコレクタ接続端子14,30を形成することにより達成される。βを最大にするには、埋め込み層と各ベース領域の間のエピタキシャル層44,46をできるだけ薄くしなければならない。しかし逆方向の電流利得(すなわち「逆β」)の許容される高い値は、エピタキシャル層が十分薄い場合は埋め込み層がなくても達成することができる。
【0013】
図2はNPNトランジスタをかかる構成で使用する例を示す。特定して述べると、トランジスタ52のコレクタ端子を接地に接続し、そのベース入力54を接地に対して正電圧にする。基準電圧V1を直列接続の第1の抵抗器56と第2の抵抗器58に接続し、トランジスタ52のエミッタ端子を抵抗器56と58の間のノード60に接続する。このようにするとトランジスタ52は逆バイアスになる。すなわち、通常はトランジスタのコレクタ端子の電圧をエミッタ電圧より高くするが、この場合はエミッタ端子の電圧をコレクタ電圧より高くする。しかし、トランジスタを通常のようにバイアスしたときのコレクタからエミッタへの電圧降下は一般に100−200mVの範囲であるが、トランジスタを図2に示すように逆にバイアスしてトランジスタを導通させたときの電圧は一般に30mVより低くなる。
したがって、図1に示すデバイスを逆接続すると切り替え電圧基準回路に適用することができる。必要に応じてNPNトランジスタまたはPNPトランジスタを用いてよい。
【0014】
図3は、逆極性の2個のデバイス(例えば図1に示すNPNトランジスタとPNPトランジスタ)を用いる双方向スイッチを示す。図2の回路は電圧V1が常に正のときだけ働く。しかし図3は、信号が基準電圧に対して正および負に振れたときに用いることが可能な型の回路を示す。図3の回路はNPNトランジスタ72とPNPトランジスタ74を有し、信号電圧V2が入る入力端子と基準電圧V3が入る基準端子との間に並列に接続する。V2がV3より高いとき電流はNPNデバイス72を流れ、V3がV2より高いとき電流はPNPデバイス74を流れる。
【0015】
この原理を適用する回路の詳細を図4に示す。図4で入力電圧VINは入力端子82に入り、入力端子82は第1の抵抗器84と、第2の抵抗器86と、第3の抵抗器88を介して基準電圧VREF90に接続する。
NPNトランジスタ92は抵抗器88の両端に逆接続する。すなわち、そのコレクタ端子を抵抗器88と基準電圧源90の間のノード94に接続し、そのエミッタを抵抗器86と88の間のノード96に接続する。PNPトランジスタ98も抵抗器88の両端に逆接続する。すなわち、そのエミッタをノード96に接続し、そのコレクタをノード94に接続する。
【0016】
出力信号VOUTは出力ノード100に与えられる。適当に接続すれば、トランジスタ92と98は図1に示すものでよい。したがって、図4にトランジスタ92と98のコレクタとして示す端子はコレクタ・ウエル内に設けた端子である。しかしトランジスタは逆接続なので、電流の方向は通常とは逆である。すなわち、NPNトランジスタ92の場合は電流はエミッタからコレクタに流れ、PNPトランジスタ98の場合は電流はコレクタからエミッタに流れる。
【0017】
コレクタとエミッタの電圧差が小さいとき、デバイス抵抗はコレクタからエミッタへの電流に対するよりエミッタからコレクタへの電流に対する方が小さい。したがってこれが電流の好ましい方向であり、デバイスにかかる飽和電圧は低下する。
図4の回路は、入力信号が基準電圧に対して正と負の両方に振れる場合に、逆接続のトランジスタの低い飽和電圧を利用する。
【0018】
したがって図5に示すように、VINがVREFに対して正のとき電流はNPNトランジスタ92のエミッタからコレクタに流れ、出力端子100の出力電圧VOUTは次式で与えられる。
ただし、R1とR2はそれぞれ抵抗器84と86の抵抗値、Vec satはトランジスタ92のエミッタからコレクタの方向の飽和電圧である。
【0019】
入力電圧VINがVREFに対して負のとき電流はPNPトランジスタ98内を逆方向に(すなわちコレクタからエミッタに)流れ、この場合も出力電圧VOUTは次式で与えられる。
ただし、Vec satはトランジスタ98のエミッタからコレクタの方向の飽和電圧である。
しかしこの場合は、式の右辺の第2項は負であり、VOUTはVREFに対して負である。
【0020】
図5は、VINがVREFに対して正か負かに関わらず、VOUTがVINに追従する様子を示す。
非導通のときは電流は抵抗値R3を有する抵抗器88を流れ、出力電圧は次式で与えられる。
Vec satはトランジスタのエミッタからコレクタの方向の飽和電圧であってコレクタからエミッタの方向の飽和電圧よりはるかに小さいので、逆接続デバイスを用いないスイッチに比べて出力電圧はより正確である。
【0021】
以上のように、デバイスを逆接続すると飽和電圧が低くなるという利点を有する集積トランジスタと、この特徴を用いて基準電圧に対して正または負に振れる入力電圧に追従する出力電圧を与えるスイッチ素子を開示した。
【図面の簡単な説明】
【図1】 本発明に係るトランジスタ・デバイスの略図である。
【図2】 本発明に係るデバイスの動作原理を示す回路図である。
【図3】 本発明の第2の形態に係るアナログ・スイッチを示す。
【図4】 本発明の第2の形態に係る第2のアナログ・スイッチを示す。
【図5】 図4の回路の入力信号と出力信号の時間履歴である。
Claims (4)
- 集積回路双方向スイッチであって、
逆接続の電気絶縁されたNPNバイポーラ・トランジスタと、
逆接続の電気絶縁されたPNPバイポーラ・トランジスタと、
を備え、
前記NPNトランジスタとPNPトランジスタは完全な抵抗絶縁によって互いにおよび前記集積回路内の他のデバイスから電気絶縁され、しかも、
前記スイッチは、これに入力制御信号と基準信号を与える手段を備え、電流が、
前記NPNトランジスタではエミッタからコレクタへ、
前記PNPトランジスタではコレクタからエミッタへ、
主に流れるように、前記NPNトランジスタと前記PNPトランジスタを接続した、集積回路双方向スイッチ。 - 直列に接続された第1、第2、第3の抵抗器を備え、前記第1の抵抗器の第1の端子を入力端子に接続し、前記第1の抵抗器の第2の端子を出力端子に接続し、前記第3の抵抗器の第1の端子を基準電圧に接続し、前記NPNトランジスタとPNPトランジスタを前記第3の抵抗器の両端に接続する、請求項1に記載の集積回路双方向スイッチ。
- 前記NPNバイポーラ・トランジスタは、
第1のコレクタ・ウエル内に設けた第1のコレクタ領域と、
第1のベース領域と、
第1のエミッタ領域と、
前記第1のコレクタ・ウエルの周囲に設けてこれを周囲のデバイスから完全に抵抗絶縁する電気絶縁材料の第1の層と、
を備え、
前記第1のコレクタ領域と第1のエミッタ領域は、前記NPNトランジスタ内の電流が主としてエミッタからコレクタに流れるように接続する、
請求項1に記載の集積回路双方向スイッチ。 - 前記PNPバイポーラ・トランジスタは、
第2のコレクタ・ウエル内に設けた第2のコレクタ領域と、
第2のベース領域と、
第2のエミッタ領域と、
前記第2のコレクタ・ウエルの周囲に設けてこれを周囲のデバイスから完全に抵抗絶縁する電気絶縁材料の第2の層と、
を備え、
前記第2のコレクタ領域と第2のエミッタ領域は、前記PNPトランジスタ内の電流が主としてコレクタからエミッタに流れるように接続する、
請求項1に記載の集積回路双方向スイッチ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9826877A GB2344689A (en) | 1998-12-07 | 1998-12-07 | Analogue switch |
GB9826877.4 | 1998-12-07 | ||
PCT/EP1999/009268 WO2000035017A1 (en) | 1998-12-07 | 1999-11-29 | Analogue switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002532883A JP2002532883A (ja) | 2002-10-02 |
JP4838421B2 true JP4838421B2 (ja) | 2011-12-14 |
Family
ID=10843771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000587381A Expired - Fee Related JP4838421B2 (ja) | 1998-12-07 | 1999-11-29 | アナログ・スイッチ |
Country Status (12)
Country | Link |
---|---|
US (1) | US6426667B1 (ja) |
EP (1) | EP1147558B1 (ja) |
JP (1) | JP4838421B2 (ja) |
KR (1) | KR20010080699A (ja) |
CN (1) | CN1161840C (ja) |
AT (1) | ATE463047T1 (ja) |
AU (1) | AU1387500A (ja) |
CA (1) | CA2354522A1 (ja) |
DE (1) | DE69942209D1 (ja) |
GB (1) | GB2344689A (ja) |
TW (1) | TW457702B (ja) |
WO (1) | WO2000035017A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5401499A (en) * | 1999-10-14 | 2001-04-26 | Alcatel | ADSL filter |
CA2437213A1 (en) | 2001-01-31 | 2002-08-08 | Michael Shapiro | Electromagnetic mode conversion in photonic crystal multimode waveguides |
US20090001517A1 (en) * | 2007-06-27 | 2009-01-01 | Leland Scott Swanson | Thermally enhanced semiconductor devices |
EP2091122A1 (en) * | 2008-02-14 | 2009-08-19 | Vlaamse Instelling Voor Technologisch Onderzoek (Vito) | Overvoltage protection circuit |
JP5714475B2 (ja) * | 2011-12-08 | 2015-05-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 増幅装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548452A (en) * | 1977-06-22 | 1979-01-22 | Fujitsu Ltd | Analog gate circuit |
JPS56102124A (en) * | 1980-01-18 | 1981-08-15 | Victor Co Of Japan Ltd | Electronic switch circuit |
JPS6141211A (ja) * | 1984-08-01 | 1986-02-27 | Hiroshi Nakamura | 非直線出力補償回路 |
JPS61274421A (ja) * | 1985-05-29 | 1986-12-04 | Hitachi Ltd | アナログスイツチ |
WO1993006622A1 (en) * | 1991-09-27 | 1993-04-01 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
JPH05198836A (ja) * | 1991-11-07 | 1993-08-06 | Seiko Instr Inc | バイポーラ型フォトトランジスタ |
JPH07321576A (ja) * | 1994-05-23 | 1995-12-08 | Rohm Co Ltd | 電子ボリウム回路 |
JPH1051286A (ja) * | 1996-07-31 | 1998-02-20 | Nec Corp | アナログスイッチ回路 |
JPH11354535A (ja) * | 1998-06-11 | 1999-12-24 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3733441A (en) * | 1971-06-14 | 1973-05-15 | Electro Voice | Ambipolar microphone unit |
US4201957A (en) * | 1977-09-21 | 1980-05-06 | Qualidyne Systems, Inc. | Power inverter having parallel switching elements |
US4255782A (en) * | 1977-11-15 | 1981-03-10 | Jgf, Incorporated | Electrical energy conversion systems |
US4608590A (en) * | 1978-12-20 | 1986-08-26 | At&T Bell Laboratories | High voltage dielectrically isolated solid-state switch |
US4232328A (en) * | 1978-12-20 | 1980-11-04 | Bell Telephone Laboratories, Incorporated | Dielectrically-isolated integrated circuit complementary transistors for high voltage use |
JPS55159630A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Analog switch |
JPS5753944A (en) | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Semiconductor integrated circuit |
US4572967A (en) * | 1982-09-07 | 1986-02-25 | Tektronix, Inc. | Bipolar analog switch |
JPH02180899A (ja) | 1988-12-31 | 1990-07-13 | Tosoh Corp | 免疫グロブリンの精製方法 |
EP0377871A3 (en) | 1989-01-09 | 1991-03-27 | Texas Instruments Incorporated | Self-aligned window at recessed intersection of insulating regions |
JPH02268463A (ja) | 1989-04-10 | 1990-11-02 | Toshiba Corp | 複合型半導体素子 |
JP2715665B2 (ja) | 1989-12-20 | 1998-02-18 | 日本電気株式会社 | 半導体装置 |
US5241211A (en) | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
EP0465961B1 (en) | 1990-07-09 | 1995-08-09 | Sony Corporation | Semiconductor device on a dielectric isolated substrate |
US5256896A (en) * | 1991-08-30 | 1993-10-26 | International Business Machines Corporation | Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor |
WO1993013554A1 (en) | 1991-12-20 | 1993-07-08 | Harris Corporation | Negative biasing of isolation trench fill to attract mobile positive ions away from bipolar device regions |
JP3818673B2 (ja) | 1993-03-10 | 2006-09-06 | 株式会社デンソー | 半導体装置 |
US5387540A (en) | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
KR0120572B1 (ko) | 1994-05-04 | 1997-10-20 | 김주용 | 반도체 소자 및 그 제조방법 |
KR0131723B1 (ko) | 1994-06-08 | 1998-04-14 | 김주용 | 반도체소자 및 그 제조방법 |
GB9609276D0 (en) * | 1996-05-07 | 1996-07-10 | Plessey Semiconductors Ltd | Integrated bipolar PNP transistors |
-
1998
- 1998-12-07 GB GB9826877A patent/GB2344689A/en not_active Withdrawn
-
1999
- 1999-10-19 TW TW088118043A patent/TW457702B/zh not_active IP Right Cessation
- 1999-11-29 CA CA002354522A patent/CA2354522A1/en not_active Abandoned
- 1999-11-29 CN CNB998160733A patent/CN1161840C/zh not_active Expired - Fee Related
- 1999-11-29 AT AT99973353T patent/ATE463047T1/de not_active IP Right Cessation
- 1999-11-29 AU AU13875/00A patent/AU1387500A/en not_active Abandoned
- 1999-11-29 KR KR1020017007048A patent/KR20010080699A/ko not_active Application Discontinuation
- 1999-11-29 JP JP2000587381A patent/JP4838421B2/ja not_active Expired - Fee Related
- 1999-11-29 WO PCT/EP1999/009268 patent/WO2000035017A1/en not_active Application Discontinuation
- 1999-11-29 EP EP99973353A patent/EP1147558B1/en not_active Expired - Lifetime
- 1999-11-29 DE DE69942209T patent/DE69942209D1/de not_active Expired - Lifetime
- 1999-12-06 US US09/455,398 patent/US6426667B1/en not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548452A (en) * | 1977-06-22 | 1979-01-22 | Fujitsu Ltd | Analog gate circuit |
JPS56102124A (en) * | 1980-01-18 | 1981-08-15 | Victor Co Of Japan Ltd | Electronic switch circuit |
JPS6141211A (ja) * | 1984-08-01 | 1986-02-27 | Hiroshi Nakamura | 非直線出力補償回路 |
JPS61274421A (ja) * | 1985-05-29 | 1986-12-04 | Hitachi Ltd | アナログスイツチ |
WO1993006622A1 (en) * | 1991-09-27 | 1993-04-01 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
JPH05198836A (ja) * | 1991-11-07 | 1993-08-06 | Seiko Instr Inc | バイポーラ型フォトトランジスタ |
JPH07321576A (ja) * | 1994-05-23 | 1995-12-08 | Rohm Co Ltd | 電子ボリウム回路 |
JPH1051286A (ja) * | 1996-07-31 | 1998-02-20 | Nec Corp | アナログスイッチ回路 |
JPH11354535A (ja) * | 1998-06-11 | 1999-12-24 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002532883A (ja) | 2002-10-02 |
CN1334965A (zh) | 2002-02-06 |
EP1147558A1 (en) | 2001-10-24 |
DE69942209D1 (de) | 2010-05-12 |
TW457702B (en) | 2001-10-01 |
CN1161840C (zh) | 2004-08-11 |
EP1147558B1 (en) | 2010-03-31 |
GB9826877D0 (en) | 1999-01-27 |
WO2000035017A1 (en) | 2000-06-15 |
CA2354522A1 (en) | 2000-06-15 |
GB2344689A (en) | 2000-06-14 |
AU1387500A (en) | 2000-06-26 |
ATE463047T1 (de) | 2010-04-15 |
US6426667B1 (en) | 2002-07-30 |
KR20010080699A (ko) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5943827B2 (ja) | 保護回路 | |
JPH0821632B2 (ja) | 半導体集積回路 | |
JPH0230588B2 (ja) | ||
JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
JP4838421B2 (ja) | アナログ・スイッチ | |
US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
JPH053203A (ja) | 絶縁コレクタを有する縦形pnpトランジスタにおけるラツチアツプ現象を防ぐための回路配置 | |
US4812891A (en) | Bipolar lateral pass-transistor for CMOS circuits | |
US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
US4814852A (en) | Controlled voltage drop diode | |
JPS6211787B2 (ja) | ||
JPH0478162A (ja) | 集積回路用保護装置 | |
KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
JP2690201B2 (ja) | 半導体集積回路 | |
JP2833913B2 (ja) | バイポーラ集積回路装置 | |
JPS5915215B2 (ja) | 誘導負荷駆動用増幅回路 | |
JP3570338B2 (ja) | 電源逆接続保護回路 | |
JPS6148789B2 (ja) | ||
JPH11177023A (ja) | 半導体装置 | |
JP3315310B2 (ja) | 半導体装置 | |
JPH06120412A (ja) | 半導体保護装置 | |
JPH0536823A (ja) | 半導体集積回路 | |
JPH11145154A (ja) | バイポーラトランジスタ | |
JPH0534831B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101207 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |