JP4838421B2 - アナログ・スイッチ - Google Patents

Description

【０００１】
（発明の技術分野）
本発明はアナログ・スイッチに関するもので、より特定すると、集積回路内に少なくとも１個のバイポーラ・トランジスタを含むアナログ・スイッチに関する。また本発明はかかるトランジスタを含む集積回路に関する。
【０００２】
（発明の背景）
ＥＰ−０６１５２８７は集積バイポーラ・トランジスタについて述べている。従来のものと同様に、このデバイスは負（Ｎ）および正（Ｐ）の導電率型の粒子の移動により導電する半導体材料の領域から成る。ＮＰＮバイポーラ・トランジスタの場合はＮ型の材料のコレクタ・タブ（すなわちウエル）を形成する。コレクタ・タブ内に、一層濃くドープされた（Ｎ⁺）Ｎ型の材料のコレクタ接続領域とＰ型の材料のベース領域を形成する。ベース領域内にＮ⁺型の材料のエミッタ領域を形成する。
【０００３】
このデバイスと集積回路内の他のデバイスとの間を電気絶縁するには、このデバイス全体を二酸化珪素などの絶縁材料の層で囲む。しかしこの構造の欠点は、デバイスが導通したときでもコレクタからエミッタへの最少電圧降下が相当大きくなる可能性があることである。これを飽和電圧と呼び、通常は１００−２００ｍＶ程度であって、導電状態のＣＭＯＳデバイスにかかる対応する電圧降下よりはるかに大きい。
バイポーラ・トランジスタが飽和したとき、トランジスタのスイッチング速度は相対的に遅くなる。
【０００４】
したがって、ＥＰ−０６１５２８７は飽和からの回復を速めるためのデバイスについて述べている。特定して述べると、この文献はＮ型のコレクタ・ウエルの表面に、接地電気ポテンシャルに接続するＰ型の半導体材料の領域を設けることを開示している。
【０００５】
（発明の概要）
本発明は上述と同じ一般的な型のデバイス構造に関するが、その目的は飽和電圧を下げることである。より特定して述べると、本発明の第１の形態は、電流が通常エミッタからコレクタに流れる、酸化物絶縁で形成された集積ＮＰＮバイポーラ・トランジスタを用いる。本発明の第２の形態は、電流が通常コレクタからエミッタに流れる、酸化物絶縁で形成された集積ＰＮＰバイポーラ・トランジスタを用いる。
いずれの場合も、これらの方向は電流の通常の方向の逆である。
【０００６】
（好ましい実施の形態の詳細な説明）
図１は、ＮＰＮトランジスタ２とＰＮＰトランジスタ４を含む集積回路の一部の略図である。
ＮＰＮトランジスタ２の場合はＮ^-型の半導体材料６のコレクタ・ウエル（すなわちタブ）があり、その中にＮ⁺型の材料８のコレクタ接続領域を形成する。またコレクタ・ウエル内にＰ型の半導体材料のベース領域１０を形成し、ベース領域１０はＮ⁺型の半導体材料のエミッタ領域１２を囲む。コレクタ接続端子１４と、ベース端子１６と、エミッタ端子１８を、コレクタ接続領域８と、ベース領域１０と、エミッタ領域１２の上面の上にそれぞれで形成する。
【０００７】
ＮＰＮデバイス２は基板２０の上に形成するが、基板２０の上面に形成する絶縁二酸化珪素２２の層により基板２０から完全に電気絶縁する。更にＮＰＮデバイス２を、デバイスの上面から水平層２２に向かって下に延びる酸化物溝２４，２６により他のデバイスから電気絶縁する。これらの溝はこのデバイスを囲み、タブ６を周囲のデバイスから完全に抵抗絶縁する。
【０００８】
ＰＮＰデバイス４の場合は、コレクタ・ウエル２８をＰ^-型の半導体材料で形成し、その中にＰ⁺型の半導体材料のコレクタ接続領域３０を形成する。またコレクタ・ウエル２８内にＮ型の半導体材料のベース領域３２を形成し、ベース領域３２はＰ⁺型の半導体材料のエミッタ領域３４を囲む。コレクタ接続端子３６と、ベース端子３８と、エミッタ端子４０を、コレクタ接続領域３０と、ベース領域３２と、エミッタ領域３４の上面の上にそれぞれ形成する。
【０００９】
ＰＮＰデバイス４は絶縁二酸化珪素２２の層により基板２０から完全に電気絶縁し、また更に、デバイスの上面から水平層２２に向かって下に延びる酸化物溝２６，４２により他のデバイスから電気絶縁する。これらの溝はこのデバイスを囲み、タブ２８を周囲のデバイスから完全に抵抗絶縁する。
【００１０】
本発明では、集積回路の動作中はこれらのデバイスを逆接続する。すなわち、ＮＰＮトランジスタ２の場合、エミッタ１２の電圧をそのコレクタ接続領域８の電圧より高くする。ＰＮＰトランジスタ４の場合、コレクタ接続領域３０の電圧をエミッタ３４の電圧より高くする。これによりデバイスの飽和電圧を下げる。これについては後で詳細に説明する。
【００１１】
しかしこのデバイスの本質的な特徴は、これがコレクタ・タブの完全な抵抗絶縁により周囲のデバイスから絶縁するデバイスであって、従来型のようにＰＮ接合を用いてデバイスを絶縁する接合絶縁デバイスではないことである。抵抗絶縁は酸化物層または他の適当な材料で与える。これが必要な理由は、従来のようにコレクタ・タブが基板に対して逆の導電型のときは、また両方の導電型のコレクタ・ウエルを有するデバイスを用いる場合は必然的であるが、寄生デバイスが形成されるからである。すなわち、図１に示す一般型でＰ型の基板上に形成されたＮＰＮトランジスタの場合は、コレクタ・ウエルはＮ型の材料であり、ベース領域はＰ型の材料であり、エミッタ領域はＮ型の材料である。しかしエミッタ領域の電圧がコレクタ接続領域の電圧より高い場合は寄生ＰＮＰトランジスタが形成され、Ｐ型のベース領域がそのエミッタになり、Ｎ型のコレクタ・ウエルがそのベース領域になり、Ｐ型の基板がそのコレクタ接続領域になる。この寄生ＰＮＰトランジスタにより、ＮＰＮトランジスタのベースから基板に向かって大きな望ましくない電流が流れる。
【００１２】
しかし図１に示すような水平絶縁層２２と絶縁溝を用いるデバイスの場合はかかる寄生デバイスは形成されない。
このような逆接続に適したトランジスタは逆方向に比較的高い電流利得βを持つものでなければならない。これは、図１に示すようにベース領域１０，３２の下に埋め込み層を持つコレクタ接続端子１４，３０を形成することにより達成される。βを最大にするには、埋め込み層と各ベース領域の間のエピタキシャル層４４，４６をできるだけ薄くしなければならない。しかし逆方向の電流利得（すなわち「逆β」）の許容される高い値は、エピタキシャル層が十分薄い場合は埋め込み層がなくても達成することができる。
【００１３】
図２はＮＰＮトランジスタをかかる構成で使用する例を示す。特定して述べると、トランジスタ５２のコレクタ端子を接地に接続し、そのベース入力５４を接地に対して正電圧にする。基準電圧Ｖ１を直列接続の第１の抵抗器５６と第２の抵抗器５８に接続し、トランジスタ５２のエミッタ端子を抵抗器５６と５８の間のノード６０に接続する。このようにするとトランジスタ５２は逆バイアスになる。すなわち、通常はトランジスタのコレクタ端子の電圧をエミッタ電圧より高くするが、この場合はエミッタ端子の電圧をコレクタ電圧より高くする。しかし、トランジスタを通常のようにバイアスしたときのコレクタからエミッタへの電圧降下は一般に１００−２００ｍＶの範囲であるが、トランジスタを図２に示すように逆にバイアスしてトランジスタを導通させたときの電圧は一般に３０ｍＶより低くなる。
したがって、図１に示すデバイスを逆接続すると切り替え電圧基準回路に適用することができる。必要に応じてＮＰＮトランジスタまたはＰＮＰトランジスタを用いてよい。
【００１４】
図３は、逆極性の２個のデバイス（例えば図１に示すＮＰＮトランジスタとＰＮＰトランジスタ）を用いる双方向スイッチを示す。図２の回路は電圧Ｖ１が常に正のときだけ働く。しかし図３は、信号が基準電圧に対して正および負に振れたときに用いることが可能な型の回路を示す。図３の回路はＮＰＮトランジスタ７２とＰＮＰトランジスタ７４を有し、信号電圧Ｖ２が入る入力端子と基準電圧Ｖ３が入る基準端子との間に並列に接続する。Ｖ２がＶ３より高いとき電流はＮＰＮデバイス７２を流れ、Ｖ３がＶ２より高いとき電流はＰＮＰデバイス７４を流れる。
【００１５】
この原理を適用する回路の詳細を図４に示す。図４で入力電圧Ｖ_INは入力端子８２に入り、入力端子８２は第１の抵抗器８４と、第２の抵抗器８６と、第３の抵抗器８８を介して基準電圧Ｖ_REF９０に接続する。
ＮＰＮトランジスタ９２は抵抗器８８の両端に逆接続する。すなわち、そのコレクタ端子を抵抗器８８と基準電圧源９０の間のノード９４に接続し、そのエミッタを抵抗器８６と８８の間のノード９６に接続する。ＰＮＰトランジスタ９８も抵抗器８８の両端に逆接続する。すなわち、そのエミッタをノード９６に接続し、そのコレクタをノード９４に接続する。
【００１６】
出力信号Ｖ_OUTは出力ノード１００に与えられる。適当に接続すれば、トランジスタ９２と９８は図１に示すものでよい。したがって、図４にトランジスタ９２と９８のコレクタとして示す端子はコレクタ・ウエル内に設けた端子である。しかしトランジスタは逆接続なので、電流の方向は通常とは逆である。すなわち、ＮＰＮトランジスタ９２の場合は電流はエミッタからコレクタに流れ、ＰＮＰトランジスタ９８の場合は電流はコレクタからエミッタに流れる。
【００１７】
コレクタとエミッタの電圧差が小さいとき、デバイス抵抗はコレクタからエミッタへの電流に対するよりエミッタからコレクタへの電流に対する方が小さい。したがってこれが電流の好ましい方向であり、デバイスにかかる飽和電圧は低下する。
図４の回路は、入力信号が基準電圧に対して正と負の両方に振れる場合に、逆接続のトランジスタの低い飽和電圧を利用する。
【００１８】
したがって図５に示すように、Ｖ_INがＶ_REFに対して正のとき電流はＮＰＮトランジスタ９２のエミッタからコレクタに流れ、出力端子１００の出力電圧Ｖ_OUTは次式で与えられる。

ただし、Ｒ１とＲ２はそれぞれ抵抗器８４と８６の抵抗値、Ｖ_{ec sat}はトランジスタ９２のエミッタからコレクタの方向の飽和電圧である。
【００１９】
入力電圧Ｖ_INがＶ_REFに対して負のとき電流はＰＮＰトランジスタ９８内を逆方向に（すなわちコレクタからエミッタに）流れ、この場合も出力電圧Ｖ_OUTは次式で与えられる。

ただし、Ｖ_{ec sat}はトランジスタ９８のエミッタからコレクタの方向の飽和電圧である。
しかしこの場合は、式の右辺の第２項は負であり、Ｖ_OUTはＶ_REFに対して負である。
【００２０】
図５は、Ｖ_INがＶ_REFに対して正か負かに関わらず、Ｖ_OUTがＶ_INに追従する様子を示す。
非導通のときは電流は抵抗値Ｒ３を有する抵抗器８８を流れ、出力電圧は次式で与えられる。

Ｖ_{ec sat}はトランジスタのエミッタからコレクタの方向の飽和電圧であってコレクタからエミッタの方向の飽和電圧よりはるかに小さいので、逆接続デバイスを用いないスイッチに比べて出力電圧はより正確である。
【００２１】
以上のように、デバイスを逆接続すると飽和電圧が低くなるという利点を有する集積トランジスタと、この特徴を用いて基準電圧に対して正または負に振れる入力電圧に追従する出力電圧を与えるスイッチ素子を開示した。
【図面の簡単な説明】
【図１】 本発明に係るトランジスタ・デバイスの略図である。
【図２】 本発明に係るデバイスの動作原理を示す回路図である。
【図３】 本発明の第２の形態に係るアナログ・スイッチを示す。
【図４】 本発明の第２の形態に係る第２のアナログ・スイッチを示す。
【図５】 図４の回路の入力信号と出力信号の時間履歴である。

Claims (4)

1. 集積回路双方向スイッチであって、
   逆接続の電気絶縁されたＮＰＮバイポーラ・トランジスタと、
   逆接続の電気絶縁されたＰＮＰバイポーラ・トランジスタと、
   を備え、
   前記ＮＰＮトランジスタとＰＮＰトランジスタは完全な抵抗絶縁によって互いにおよび前記集積回路内の他のデバイスから電気絶縁され、しかも、
   前記スイッチは、これに入力制御信号と基準信号を与える手段を備え、電流が、
   前記ＮＰＮトランジスタではエミッタからコレクタへ、
   前記ＰＮＰトランジスタではコレクタからエミッタへ、
   主に流れるように、前記ＮＰＮトランジスタと前記ＰＮＰトランジスタを接続した、集積回路双方向スイッチ。
2. 直列に接続された第１、第２、第３の抵抗器を備え、前記第１の抵抗器の第１の端子を入力端子に接続し、前記第１の抵抗器の第２の端子を出力端子に接続し、前記第３の抵抗器の第１の端子を基準電圧に接続し、前記ＮＰＮトランジスタとＰＮＰトランジスタを前記第３の抵抗器の両端に接続する、請求項１に記載の集積回路双方向スイッチ。
3. 前記ＮＰＮバイポーラ・トランジスタは、
   第１のコレクタ・ウエル内に設けた第１のコレクタ領域と、
   第１のベース領域と、
   第１のエミッタ領域と、
   前記第１のコレクタ・ウエルの周囲に設けてこれを周囲のデバイスから完全に抵抗絶縁する電気絶縁材料の第１の層と、
   を備え、
   前記第１のコレクタ領域と第１のエミッタ領域は、前記ＮＰＮトランジスタ内の電流が主としてエミッタからコレクタに流れるように接続する、
   請求項１に記載の集積回路双方向スイッチ。
4. 前記ＰＮＰバイポーラ・トランジスタは、
   第２のコレクタ・ウエル内に設けた第２のコレクタ領域と、
   第２のベース領域と、
   第２のエミッタ領域と、
   前記第２のコレクタ・ウエルの周囲に設けてこれを周囲のデバイスから完全に抵抗絶縁する電気絶縁材料の第２の層と、
   を備え、
   前記第２のコレクタ領域と第２のエミッタ領域は、前記ＰＮＰトランジスタ内の電流が主としてコレクタからエミッタに流れるように接続する、
   請求項１に記載の集積回路双方向スイッチ。

Images