JPS5921168B2 - 半導体集積回路の製法 - Google Patents

半導体集積回路の製法

Info

Publication number
JPS5921168B2
JPS5921168B2 JP56152089A JP15208981A JPS5921168B2 JP S5921168 B2 JPS5921168 B2 JP S5921168B2 JP 56152089 A JP56152089 A JP 56152089A JP 15208981 A JP15208981 A JP 15208981A JP S5921168 B2 JPS5921168 B2 JP S5921168B2
Authority
JP
Japan
Prior art keywords
pad
bonding
wire
chip
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56152089A
Other languages
English (en)
Other versions
JPS5795642A (en
Inventor
廣治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56152089A priority Critical patent/JPS5921168B2/ja
Publication of JPS5795642A publication Critical patent/JPS5795642A/ja
Publication of JPS5921168B2 publication Critical patent/JPS5921168B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、半導体集積回路の製法に関し、特に、超音波
ボンディング法によつて半導体チップとワイヤとを接続
するための半導体集積回路の製法に関する。
半導体集積回路では、シリコン・チップと外部リードと
を接続するためのボンディング・パッドが必要である。
このパッド１は、通常第１図Ａに示すように、チップ２
の周辺部すなわち回路素子領域３の外側に形成されてお
り、その形状は正方形である。そしてパッド１とリード
との接続は、Ａｕ、Ａｌ等の細線（ワイヤ）を用い、そ
の結線には熱圧着法あるいは超音波ボンディング法が利
用される。ここで、特に超音波ボンディングの場合、振
動子からホーンを介して伝達される超音波エネルギーは
、その振動方向をワイヤの長さ方向に設定される。
このため、ボンディング個所４ａにおけるワイヤ４の形
状は、第１図Ｂに拡大して示すように、ワイヤ４の直径
方向の長さがワイヤ直径ｄの２倍程度になるに対し、そ
の長さ方向では５〜７倍程度となる。従つて、上記ボン
ディング部４ａのワイヤ４の一部がパッド１外に達する
ことがあり、その場合ワイヤ４とパッド１との接着面積
が小さくなりその接着強度が低下してしまう。なお、こ
の接着強度低下の問題点を考慮して、従来一般にはパッ
ド１の面積を大きくすることが行なわれている。しかし
、その形状自体は正方形であるためパッド１が必要以上
に大きくなり、チップ２の集積密度を低下している。従
つて、本発明の目的は、超音波ボンディングにおいて、
デバイスの集積密度を低下することなく、リード細線と
パッドとの接着強度を増すことにある。
このため本発明によれば、四角形の半導体チップの周辺
部に複数のボンデイングパツドを設け、該複数のボンデ
イングパツドのそれぞれに超音波ボンデイング法によつ
てワイヤを接続する半導体集積回路の製法において、前
記各ボンデイングパツドを、その相対抗する二辺が互い
に平行となり、その二辺の長さがそれら二辺と直角な方
向の幅よりも大きくなるように形成し、前記複数のボン
デイングパツドのうち、前記半導体チツプのコーナー部
に近接するものを、そのパツドの長さ方向が前記半導体
チツプの一辺を直角でない角度で横切るとともに、前記
半導体チツプのほぼ中央部に向う方向に延在するように
配置し、前記超音波ボンデイング法による接続時に、前
記ワイヤの長さ方向と前記パツドの長さ方向とを一致さ
せ、かつ、超音波の振動方向が前記パツドの長さ方向に
一致するように超音波を前記パツド上のワイヤに印加す
ることを特徴とする。
以下、本発明の超音波ボンデイング用パツドの１実施例
を第２図Ａ，Ｂと共に説明する。
第２図ＡおよびＢはそれぞれ本発明のパツドを備えたチ
ツプの上面図およびそのボンデイング部の拡大図である
。
第２図Ａ，Ｂに示す本発明の実施例では、シリコン・チ
ツプ２上、回路素子領域３の外周辺部に長方形状のアル
ミニウム・パツド１１，１２，・・・１（ｎ−１），１
ｎを形成している。
各パツド１１，１２，・・・１（ｎ−１），１ｎのたて
、よこの長さＰ，ｑは、前記したボンデイング部の形状
を考えて例えばワイヤ４の直径ｄの３倍および８倍程度
にそれぞれ設定される。しかも長い方のよこ方向はすべ
てチツプ２の中心０に向かつている。さて、パツケージ
に取り付けたチツプ２のアルミニウム・パツド１１〜１
ｎとパツケージの外部リード線とをワイヤ・ボンデイン
グする場合、先ず超音波印加用チツプの先端と各パツド
１１〜１ｎとの位置合わせ（アライメント）を行なう。
この際、超音波印加用チツプは固定されており、従つて
シリコン・チツプ２上のパツド１１〜１ｎをＸ，ｙ，θ
方向に移動してアライメントが行なわれる。こうして、
例えばパツド１（ｎ−１）のアライメントが終了した段
階で、そのパツド１（ｎ−１）上のワイヤ４に超音波が
加えられ、ワイヤ４とパツド１（ｎ−】）との接続が行
なわれる。この場合、パツド１（ｎ−１）は、第２図Ｂ
に示すように、長い方のよこ方向が、印加される超音波
の振動方向と一致しているため、ボンデイング部４ａは
パツド１（ｎ−１）からはみ出ることがない。次に、パ
ツド１（ｎ−１）の隣りのパツド１ｎの接続を行なうに
際し、そのアライメントを行なう。その場合、パツド１
ｎの長手方向がシリコン・チツプ２の中心０に向いてい
るため、チツプ２を角度θｎだけ回転移動した後でＸ，
ｙ方向の位置修正をずれば良い。従つてそのアライメン
ト自体は非常に簡単であり、しかもアライメントが終了
した状態ではパツド１ｎの長い方のよこ方向が、印加す
る超音波の振動方向と一致しているため、パツド１（ｎ
−１）の場合と同様ボンデイング部がパツド１ｎ外には
み出ることがない。このように、上記実施例では、アラ
イメントをしやすくするため、各パツド１１〜１ｎの長
い方のよこ方向をチツプ２の中心に向かうようにしてい
る。
これによつて、超音波ボンデイング時のアライメントを
しやすくする。特に、アライメントをよりしやすくする
には、上記第２図Ａに示す各パツドｔ１〜１ｎの位置を
、チツプ２の中心０から一定の距離だけ離れるように設
定すれば良い。さらに、本発明によれば、半導体ペレツ
トの中心部に対して放射状に延在する方向と同一方向に
ボンデイングパツドの両端部が延在することになるので
、半導体ペレツトの周辺部にパツドを密集して形成せし
め、これらに対して多くのワイヤを接続させることを可
能にする。これは、特に、半導体ペレツトのコーナ部に
おいてパツドを密集させて、かつ、そのコーナ部の外周
辺に沿つて外部引出しリードを位置させることができる
ので、特に、大規模の半導体集積回路において、多くの
接続ワイヤを設ける場合に有利である。上述のように、
本発明の超音波ボンデイング用パツドによれば、パツド
自体の面積を必要以上には大きくする必要がなく、デバ
イスの集積密度を向上する上で効果があり、しかもボン
デイング部がパツド外にはみ出ることが防止できるため
、相対的にその密着強度を増すことができる。
【図面の簡単な説明】
第１図Ａ，Ｂはそれぞれ従来のパツドおよびそのボンデ
イング部を示す図、第２図Ａ，Ｂはそれぞれ本発明の超
音波ボンデイング用パツドを備えたチツプの上面図およ
びそのボンデイング部の拡大図である。 １，１１〜１ｎ・・・・・・アルミニウム・パツド、２
・・・・・・シリコン・チツプ、３・・・・・・回路素
子領域、・・・・・・ワイヤ、４ａ・・・・・・ボンデ
イング部。

Claims (1)

    【特許請求の範囲】
  1. １ 四角形の半導体チップの周辺部に複数のボンディン
    グパッドを設け、該複数のボンディングパッドのそれぞ
    れに超音波ボンディング法によつてワイヤを接続する半
    導体集積回路の製法において、前記各ボンディングパッ
    ドを、その相対抗する二辺が互いに平行となり、その二
    辺の長さがそれら二辺と直角な方向の幅よりも大きくな
    るように形成し、前記複数のボンディングパッドのうち
    、前記半導体チップのコーナー部に近接するものを、そ
    のパッドの長さ方向が前記半導体チップの一辺を直角で
    ない角度で横切るとともに、前記半導体チップのほぼ中
    央部に向う方向に延在するように配置し、前記超音波ボ
    ンディング法による接続時に、前記ワイヤの長さ方向と
    前記パッドの長さ方向とを一致させ、かつ、超音波の振
    動方向が前記パッドの長さ方向に一致するように超音波
    を前記パッド上のワイヤに印加することを特徴とする半
    導体集積回路の製法。
JP56152089A 1981-09-28 1981-09-28 半導体集積回路の製法 Expired JPS5921168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152089A JPS5921168B2 (ja) 1981-09-28 1981-09-28 半導体集積回路の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152089A JPS5921168B2 (ja) 1981-09-28 1981-09-28 半導体集積回路の製法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP49124394A Division JPS5150661A (ja) 1974-10-30 1974-10-30

Publications (2)

Publication Number Publication Date
JPS5795642A JPS5795642A (en) 1982-06-14
JPS5921168B2 true JPS5921168B2 (ja) 1984-05-18

Family

ID=15532801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152089A Expired JPS5921168B2 (ja) 1981-09-28 1981-09-28 半導体集積回路の製法

Country Status (1)

Country Link
JP (1) JPS5921168B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5113009Y2 (ja) * 1971-02-05 1976-04-07

Also Published As

Publication number Publication date
JPS5795642A (en) 1982-06-14

Similar Documents

Publication Publication Date Title
JP3213007B2 (ja) リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法
JPS5921168B2 (ja) 半導体集積回路の製法
JP2908350B2 (ja) 半導体装置
JPH0546098B2 (ja)
JP2845841B2 (ja) 半導体装置
JP3565454B2 (ja) 樹脂封止型半導体装置
JPS63152161A (ja) 半導体装置
JP2681145B2 (ja) 樹脂封止半導体装置
JPS6195559A (ja) リ−ドフレ−ム及びそれを用いた半導体装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP2971594B2 (ja) 半導体集積回路装置
JPH0344051A (ja) ワイヤボンディング方法
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH01231333A (ja) 半導体装置の製造方法
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたｌｓｉ構造
JP2944591B2 (ja) 半導体装置およびその製造方法
JPS615535A (ja) 半導体装置
JPS63141329A (ja) Ｉｃパツケ−ジ
JP3018225B2 (ja) 半導体装置
JPS6373632A (ja) 電子装置の製造方法
JPH0218956A (ja) 半導体装置用リードフレーム
JP2963952B2 (ja) 半導体装置
JPH05114622A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置