JP2681145B2 - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JP2681145B2
JP2681145B2 JP3125039A JP12503991A JP2681145B2 JP 2681145 B2 JP2681145 B2 JP 2681145B2 JP 3125039 A JP3125039 A JP 3125039A JP 12503991 A JP12503991 A JP 12503991A JP 2681145 B2 JP2681145 B2 JP 2681145B2
Authority
JP
Japan
Prior art keywords
chip
resin
electrode
semiconductor chip
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3125039A
Other languages
English (en)
Other versions
JPH04326535A (ja
Inventor
仁士 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3125039A priority Critical patent/JP2681145B2/ja
Publication of JPH04326535A publication Critical patent/JPH04326535A/ja
Application granted granted Critical
Publication of JP2681145B2 publication Critical patent/JP2681145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体チップ部を樹
脂封止体により封止し、樹脂封止体の側部から複数の外
部リードを出した樹脂封止半導体装置に関する。
【0002】
【従来の技術】従来のこの種の半導体装置を図5Aに示
す。1はICチップなど半導体チップ(以下「チップ」
と称する)で、リードフレームの一部に形成されたダイ
パッド3上にダイボンド材6によりダイボンディングさ
れている。4は複数の内部リード部、5は各内部リード
部から延長されて折曲げられた外部リードである。チッ
プ1の表面周囲側には、図5Bのように、複数の電極2
が形成されており、各電極2と対応する各内部リード部
4とをそれぞれ金属細線7でワイヤボンディングしてい
る。この金属細線7は直径25〜30μmのものを用いてい
る。この状態から、図5Aのように、チップ1部をエポ
キシ樹脂などでトランスファモールドにより成形された
樹脂封止体(パッケージ)8で封止している。
【0003】図5Bに示すワイヤボンディングは、次の
ようにしている。ワイヤボンディング装置のキャピラリ
チップ(図示しない)に金属細線7を通し、キャピラリ
チップの下端に出た金属細線7の先端を溶融し球状に形
成する。チップ1上の100μm四角の電極(ボンディング
パッド)2に金属細線7の球状部を加圧して押付け、温
度と超音波をかけて金属拡散接合する。つづいて、キャ
ピラリチップを、金属細線7を繰出しながら内部リード
部4上に移動し、金属細線7を押付け、上記と同様に金
属拡散接合する。
【0004】このワイヤボンディングでは、次のような
制約条件がある。(a)チップ1上の電極2が周囲側にあ
ること。(b)チップ1の電極2と内部リード部4との間
隔は、金属細線4で双方を接続するためには、0.5mm以
上であること。(c)内部リード部4とダイパッド3の間
隔は、絶縁上から0.2mm以上必要であること。(d)内部
リード部4に接合するためには、内部リード4の長さは
0.2mm以上必要であること。
【0005】このことにより、樹脂封止体8の外形は、
封止されているチップ1との間に、少なくとも、内部リ
ード部4のワイヤボンドの広さと相互配線の長さが必要
である。このため、図5の従来装置においては、チップ
1の周囲から0.5mm以上の間隔にした樹脂封止体8の外
形となる。
【0006】最近のIC装置の高集積化、高機能化によ
り、ICチップなどチップ1は、次第に大きくなる傾向
にあるが、電子機器の小形化、薄形化の要求により、小
形の表面実装の樹脂封止半導体装置が要求されている。
図6に半導体チップ1の大きさの推移と、樹脂封止体8
外形との関係を示す。本図はメモリICの例を示したも
ので、年代とともに、A→B→Cの順に進んでおり、樹
脂封止体8は小形化、チップ1は大形化と相反する方向
にある。C図に示すように、チップ1と樹脂封止体8外
形との間隔が0.5mm以下となり、上記従来のワイヤボン
ディングによる半導体装置では対応できなくなってい
る。
【0007】上記のように、チップ1の大形化と、樹脂
封止体5の小形への抑制に対処するため、従来、図8に
示す、TAB(Tape AutomatedBonding)方式によった
樹脂封止半導体装置が考案されている。図8Aは樹脂封
止前の平面図で、図8Bは完成された半導体装置の拡大
断面図である。10は絶縁テープで、上面に銅はくなどか
らなる複数のリード11が配線されている。チップ1上の
周囲側の各電極2に金属バンプ12を介し、絶縁テープ10
の各リード11の内端部を接続している。この状態のチッ
プ1部を樹脂封止体13により封止している。
【0008】図8のTAB方式の半導体装置に相当する
従来のワイヤボンディング方式の半導体装置を図7A及
びBに、樹脂封止前の平面図及び完成後の拡大断面図で
示す。リードフレームによるダイパッド3上にチップ1
がダイボンド材6によりダイボンドされ、チップ1上の
周囲側に形成されてある複数の電極2と、対応する内部
リード部4とを、それぞれ金属細線7でワイヤボンディ
ングしている。この状態のチップ1部を内部リード部4
を含めて、樹脂封止体8で封止している。
【0009】
【発明が解決しようとする課題】上記のような従来の樹
脂封止半導体装置では、ワイヤボンディング方式による
ものは、チップ1部外周から相当の距離を要した樹脂封
止体の外形となり、小形化を阻害するという問題点があ
った。また、TAB方式によるものは、リード11が銅は
くなどからなり強度が弱く、特別な実装方法が必要であ
り、従来の図7に示す樹脂封止半導体装置とは異なる実
装方法となり、実装に互換性のある樹脂封止半導体装置
とならないという問題点があった。
【0010】この発明は、このような問題点を解決する
ためになされたもので、チップ表面の複数の電極と内部
リード部との接続が短時間で容易にでき、チップ部を囲
う樹脂封止体の外形が従来のものより小形になり、チッ
プ上の電極の位置が、従来のように内部リード部との接
続のため周囲側に配するという制約を受けることなく、
所要の位置に配設することができ、チップの内部パター
ンの設計上の自由度が大きくなる樹脂封止半導体装置を
得ることを目的としている。
【0011】
【課題を解決するための手段】チップ上の電極位置を周
囲側に制約されることなくチップのパターン上から都合
のよい位置に配し、リードフレームにダイパッドを要せ
ず、絶縁テープの上面に複数条の接続配線を形成し、各
接続配線の両端に導電接続部を表裏に貫通して設け、チ
ップ上の各電極と、対応する各内部リード部とを、上方
に配した絶縁テープの各導電接続部に、それぞれバンプ
を介して接合し、チップ部及び絶縁テープ部を樹脂封止
体により封止し、樹脂封止体の側部から外部リードを出
したものである。
【0012】
【作用】この発明においては、絶縁テープにより、チッ
プ及び各内部リード部がバンプを介し対応する各導電接
続部に接合され、チップはダイボンディングを要せず、
バンプ接続方法により一度に接合され、製造工程が大幅
に短縮される。ワイヤボンディングによらずバンプ接続
であるので、チップ外周と樹脂封止体の外形との距離が
従来のものより小さくてよく、外形が小さくされる。
【0013】
【実施例】図1ないし図4はこの発明による樹脂封止半
導体装置の一実施例を示す。図3Aにおいて、21はIC
チップなど半導体チップ(以下「チップ」と称する)
で、上面には、短辺方向の中央部位置に、長辺方向に複
数の電極22が形成されている。各電極22上には金属バン
プ23が付着されている。金属バンプ23には、例えばはん
だ材、金材などを用いる。電極22部を図3Bに拡大断面
図で示す。24はチップ21表面に施されたパッシベーショ
ン膜である。
【0014】図4Aはリードフレームの平面図である。
帯状のリードフレーム25には複数の内部リード部26及び
外部リード27が形成され、隣接する各リード間はタイバ
ー部28で連結され、また、両側の連結部29に連結されて
いる。各内部リード部26上には、はんだ材、金材などか
らなる金属バンプ30が付着されている。各内部リード部
26の先端は、従来装置では鎖線で示すように、ワイヤボ
ンディングのために延長されていたが、この発明装置で
は、実線のように短くされ、各先端は矢印C方向に一直
線上に揃えられている。また、リードフレーム25には、
従来必要であったダイパッドは設けられていない。内部
リード部26を、図4Bに断面図で示す。
【0015】図2に絶縁テープを示す。31は絶縁テープ
で、ポリイミドなどの絶縁材からなる。絶縁テープ31に
は、チップ21の各電極22及び各内部リード部26に対応す
る位置に貫通穴(スルーホール)を設け(図1参照)、
これらの貫通穴には金属導電材からなる導電接続部33a
及び33bを表裏貫通して付着している。これら各導電接
続部33aと33bとをそれぞれ接続するため、絶縁テープ31
表面上に銅はくなどからなる複数条の接続配線32が形成
されている。
【0016】上記のように形成されたチップ21、リード
フレーム25及び絶縁テープ31を用いたバンプによるボン
ディングを、次に説明する。図2に示すように、まず、
テーブル(図示しない)上にリードフレーム25を位置決
めし固定する。次に、チップ21を固定台(図示しない)
上に位置決めし真空吸着などで固定し、リードフレーム
25に対し、水平面位置及び平面上のX,Y軸方向位置と
回動位置が所定になるように、固定台をX,Y軸移動及
び回動して調整する。こうして、各接続部の相対関係が
補正され、チップ21上のバンプ23と、内部リード部26の
バンプ30が同一水平面上になるように高さの位置決めが
される。この状態で、上方から絶縁テープ31を下降し、
図1に示すように、各導電接続部33aを対応する各バン
プ23上に当て、各導電接続部33bを対応する各バンプ30
上に当て、加熱された押付体(図示しない)で上方から
接合部全面を押え付け、各バンプと絶縁テープ31の各導
電接続部が一括して一度に接合される。
【0017】こうして、チップ21部とこれに接続された
内部リード26を有するリードフレーム25及び絶縁テープ
31とが、樹脂封止金型装置に入れられ、図1に示すよう
に、樹脂封止体35の成形により封止される。つづいて、
リードフレーム25のタイバー28、連結部29がプレスによ
り切断され、外部リード27がプレス加工により折り曲げ
られ、樹脂封止半導体装置が完成される。
【0018】
【発明の効果】以上のように、この発明によれば、チッ
プの外周と樹脂封止体の外形との距離が小さくでき、外
形が小形化され、また、樹脂封止体が同一外形であれ
ば、従来に比べ大きいチップが収納でき、しかも、外部
リードは従来のワイヤボンド方式の場合と同様な強度が
維持される。また、チップ上の電極位置が従来のように
周囲側に制約されず、中央部に配置でき、この場合はチ
ップ内での電極への配線長さが短縮でき、高速で耐ノイ
ズ性が向上される。さらに、リードフレームに対しチッ
プのダイボンディング工程が省かれ、チップの各電極と
各内部リードの接続が一括して処理され、製造工程が短
縮される。なおまた、リードフレームのダイパッドがな
く、樹脂封止体はダイパッドを省いたチップの収納構造
となり、熱ストレスによる耐クラック性が向上する。
【図面の簡単な説明】
【図1】この発明による樹脂封止半導体装置の一実施例
を示す断面図である。
【図2】図1の装置の樹脂封止前の分解斜視図である。
【図3】A図は図2の半導体チップの斜視図で、B図は
A図の電極部の拡大断面図である。
【図4】A図は図2のリードフレームの平面図で、B図
はA図のB−B線における断面図である。
【図5】A図は従来の樹脂封止半導体装置の一部破断し
て示す斜視図で、B図はA図のワイヤボンディング部の
拡大図である。
【図6】A,B及びC図は半導体チップの大形化に伴う
樹脂封止体の外形の大形変化を順に示す説明図である。
【図7】A及びB図は従来のワイヤボンディング方式に
よった樹脂封止半導体装置の他の例を示す樹脂封止前の
平面図及び樹脂封止後の断面図である。
【図8】A及びBは従来のTAB方式によった樹脂封止
半導体装置の樹脂封止前の平面図及び樹脂封止後の断面
図である。
【符号の説明】
21 半導体チップ 22 電極 23 金属バンプ 25 リードフレーム 26 内部リード部 27 外部リード 30 金属バンプ 31 絶縁テープ 32 接続配線 33a 一方の導電接続部 33b 他方の導電接続部 35 樹脂封止体

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 上面の周囲側に制約されることなく内部
    パターンに応じて中央部位置に配設された複数の電極
    と、各電極上に付着された金属バンプを有する半導体チ
    ップと、 ダイパッドが省かれ、上記半導体チップに対する複数の
    内部リード部と、この内部リード部から延長された外部
    リードが形成され、各内部リード部の内端が一直線にそ
    ろえられ各内端部上に金属バンプが付着されたリードフ
    レームと、 上記半導体チップの各電極のバンプに対応する複数の一
    方の導電接続部と、上記各内部リードのバンプに対応す
    る複数の他方の導電接続部とが表裏を貫通して設けら
    れ、これら双方の導電接続部を表面でそれぞれ接続する
    複数条の接続配線が形成された絶縁テープとを有し、 上記半導体チップが上記リードフレーム内に配置され、
    上記電極上面と上記内部リード部上面が同一水平面にさ
    れ、上方から上記絶縁テープで覆い、各導電接続部を一
    括して加熱押圧により対応する各電極及び各内部リード
    部に上記バンプを介し接合しており、 リードフレームの不要部が除去され、上記半導体チップ
    部と内部リード部及び絶縁テープ部を封止して成形され
    た樹脂封止体を備え、この樹脂封止体の側部から上記複
    数の外部リードが出されてなる樹脂封止半導体装置。
JP3125039A 1991-04-25 1991-04-25 樹脂封止半導体装置 Expired - Fee Related JP2681145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3125039A JP2681145B2 (ja) 1991-04-25 1991-04-25 樹脂封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3125039A JP2681145B2 (ja) 1991-04-25 1991-04-25 樹脂封止半導体装置

Publications (2)

Publication Number Publication Date
JPH04326535A JPH04326535A (ja) 1992-11-16
JP2681145B2 true JP2681145B2 (ja) 1997-11-26

Family

ID=14900333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3125039A Expired - Fee Related JP2681145B2 (ja) 1991-04-25 1991-04-25 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JP2681145B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185035A (ja) * 1987-01-28 1988-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH02295144A (ja) * 1989-05-09 1990-12-06 Nec Corp 集積回路

Also Published As

Publication number Publication date
JPH04326535A (ja) 1992-11-16

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7595551B2 (en) Semiconductor package for a large die
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US6528353B2 (en) Chip stack-type semiconductor package and method for fabricating the same
JP2609382B2 (ja) 半導体装置
JPH08510358A (ja) 集積回路チップと基板との相互接続
US20080157302A1 (en) Stacked-package quad flat null lead package
JPH1012769A (ja) 半導体装置およびその製造方法
JPH0394438A (ja) 半導体チップモジュール
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US6566739B2 (en) Dual chip package
JPH0455341B2 (ja)
JP3371867B2 (ja) 半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JP2681145B2 (ja) 樹脂封止半導体装置
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JPH10335366A (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
KR100352112B1 (ko) 칩싸이즈반도체패키지의구조및그제조방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees