JPS59195728A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS59195728A JPS59195728A JP7108683A JP7108683A JPS59195728A JP S59195728 A JPS59195728 A JP S59195728A JP 7108683 A JP7108683 A JP 7108683A JP 7108683 A JP7108683 A JP 7108683A JP S59195728 A JPS59195728 A JP S59195728A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- data processing
- operations
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、複数のデータ処理ユニットを結合する情報処
理装置におけるバス上の信号のロック動作の方式に関す
るものである。
理装置におけるバス上の信号のロック動作の方式に関す
るものである。
従来この種のロック動作の方式は、バスからのロック信
号を伴う情報転送において、ロック動作を受は取る側の
ユニットにそれを記憶するフラグを設け、最初のロック
信号を伴うバスからのアクセスに応じてロックフラグを
セットし、以後の一連の動作情報を受は取り、最後のア
クセスとともにロックフラグをリセットする信号を送り
、ロック動作を終了させる。また、ロックフラグがセッ
トされているユニットに対する他のロック信号を伴うア
クセスに対しては、そのユニットよりロックビジーの応
答が返るように構成される。
号を伴う情報転送において、ロック動作を受は取る側の
ユニットにそれを記憶するフラグを設け、最初のロック
信号を伴うバスからのアクセスに応じてロックフラグを
セットし、以後の一連の動作情報を受は取り、最後のア
クセスとともにロックフラグをリセットする信号を送り
、ロック動作を終了させる。また、ロックフラグがセッ
トされているユニットに対する他のロック信号を伴うア
クセスに対しては、そのユニットよりロックビジーの応
答が返るように構成される。
以上のことかられかるように、従来はロックされている
かどうかは、実際にアクセスして見るまで分からなかっ
た。そこでロック動作を行おうとしてロックビジーの応
答を待つユニットは、ロック信号を伴うアクセスを繰り
返すことになり、ロックフラグの解除を待たなければな
らなかった。
かどうかは、実際にアクセスして見るまで分からなかっ
た。そこでロック動作を行おうとしてロックビジーの応
答を待つユニットは、ロック信号を伴うアクセスを繰り
返すことになり、ロックフラグの解除を待たなければな
らなかった。
第１図は複数のデータ処理ユニット１００．１０１と、
入出力制御ユニット１１０．１１１と、主記憶１２０と
を共通バス１０に結合した従来の基本的な情報処理装置
であり、これによりさらに詳しく述べる。
入出力制御ユニット１１０．１１１と、主記憶１２０と
を共通バス１０に結合した従来の基本的な情報処理装置
であり、これによりさらに詳しく述べる。
まず情報転送中にデータ処理ユニット１００が主記憶１
２０に対して一語を読み出して、その内容を変更して、
先に読み出したのと同一の場所（番地）に格納する動作
をとりあげる。この動作の間にデータ処理ユニソｌ−１
０１が上に述べたのと同様の動作を行おうとすると、デ
ータ処理ユニット１００が読み出したデータをデータ処
理ユニット１０１が読み出し、データ処理ユニット１０
０が前に書き込んだデータの上にさらにデータ処理ユニ
ッ１〜１０１がデータを書き込むことになるので１、前
記データ処理ユニット１００が書き込んだデータが失わ
れる不都合が生しる。
２０に対して一語を読み出して、その内容を変更して、
先に読み出したのと同一の場所（番地）に格納する動作
をとりあげる。この動作の間にデータ処理ユニソｌ−１
０１が上に述べたのと同様の動作を行おうとすると、デ
ータ処理ユニット１００が読み出したデータをデータ処
理ユニット１０１が読み出し、データ処理ユニット１０
０が前に書き込んだデータの上にさらにデータ処理ユニ
ッ１〜１０１がデータを書き込むことになるので１、前
記データ処理ユニット１００が書き込んだデータが失わ
れる不都合が生しる。
これを避けるために従来のロック構成が考え出された。
これはデータ処理ユニット１００が上述の動作を行う間
に、データ処理ユニット１０１による同様な処理を禁止
するように働くようにすることであり、従来はこのよう
な機構は、***作ユニット（前述の例では主記憶）に存
在し、前述の動作を行っていることを記憶するフラグと
、フラグが「１」のときに他のユニットからの前述の動
作の要求に対して「拒否」の応答を発生する回路とで実
現されていた。
に、データ処理ユニット１０１による同様な処理を禁止
するように働くようにすることであり、従来はこのよう
な機構は、***作ユニット（前述の例では主記憶）に存
在し、前述の動作を行っていることを記憶するフラグと
、フラグが「１」のときに他のユニットからの前述の動
作の要求に対して「拒否」の応答を発生する回路とで実
現されていた。
本発明は１、上記の問題点を解決するものであり、バス
上にロック信号を表示することにより、いたずらにバス
サイクルを繰り返すことなく、ロック動作を確実に行え
るデータ処理装置を提供することを目的とする。
上にロック信号を表示することにより、いたずらにバス
サイクルを繰り返すことなく、ロック動作を確実に行え
るデータ処理装置を提供することを目的とする。
本発明の情報処理装置は、共通バスと前記共通バスに接
続された複数の情報処理ユニットからなり、前記ユニッ
トの１つが他のユニットに対していくつかのバスサイク
ルに分割された一連の動作を行ってすることをバス上に
表示する手段と前記動作の終了までこれを保持する手段
とを備え、 前記一連の動作を行っている間に他のユニットによる前
記表示を伴わないバスサイクルの動作が可能なように構
成されたことを特徴とする。
続された複数の情報処理ユニットからなり、前記ユニッ
トの１つが他のユニットに対していくつかのバスサイク
ルに分割された一連の動作を行ってすることをバス上に
表示する手段と前記動作の終了までこれを保持する手段
とを備え、 前記一連の動作を行っている間に他のユニットによる前
記表示を伴わないバスサイクルの動作が可能なように構
成されたことを特徴とする。
次に、本発明の実施例装置について添付図面を参照して
詳細に説明する。
詳細に説明する。
第２図は本発明の実施例のデータ処理ユニットのブロッ
ク構成図である。第２図において、図面符号１０は、前
記共通バスであり、４０および５０はそれぞれハス１０
とデータ処理ユニット１００とを接続するドライバとレ
シーバ素子である。２０は１０ツク動作中」を表示し、
制御回路２００に結合する双安定回路であり、３０はバ
ス上にロック表示があるか否かを一時記憶しておく双安
定回路である。制御回路２００は双安定回路３０の入出
力側に結合されである。前記の連続動作を行おうとする
データ処理ユニソｌ−１００は、バスの使用権を割合て
られたらバス１０上の信号１１をレシーバ素子５０を介
して受信し、双安定回路３０にクロック信号２０２を供
給して取り込み、双安定回路３０の出力３１を制御回路
２００で判定する。信号１１がバス上に存在しないとき
に制御回路２００はセット信号２０３で双安定回路２０
をセットし、ドライバ４０を用いて共通バス１０上信号
１１として出力する。また、制御回路２００で判定し、
信号１１が存在しているときにはセット信号２０３を出
力せずに予定した連続動作の実行を取りやめる。
ク構成図である。第２図において、図面符号１０は、前
記共通バスであり、４０および５０はそれぞれハス１０
とデータ処理ユニット１００とを接続するドライバとレ
シーバ素子である。２０は１０ツク動作中」を表示し、
制御回路２００に結合する双安定回路であり、３０はバ
ス上にロック表示があるか否かを一時記憶しておく双安
定回路である。制御回路２００は双安定回路３０の入出
力側に結合されである。前記の連続動作を行おうとする
データ処理ユニソｌ−１００は、バスの使用権を割合て
られたらバス１０上の信号１１をレシーバ素子５０を介
して受信し、双安定回路３０にクロック信号２０２を供
給して取り込み、双安定回路３０の出力３１を制御回路
２００で判定する。信号１１がバス上に存在しないとき
に制御回路２００はセット信号２０３で双安定回路２０
をセットし、ドライバ４０を用いて共通バス１０上信号
１１として出力する。また、制御回路２００で判定し、
信号１１が存在しているときにはセット信号２０３を出
力せずに予定した連続動作の実行を取りやめる。
次にこの動作のタイミングの一例を第３図を用いて説明
する。図中のＤＶＬＤはバス上の情報転送のタイミング
を表わし、ＬＯＣＫは前記のバス１０上の信号１１を表
わす。図中（１）〜（ｆｌ）で表示したバスサイクルが
連続動作を表わし、破線で示したＡ１、Ａ２が他のユニ
ットによるバスサイクルを表わしている。ここで連続動
作を行おうとしているユニットはタイミングＴ１でＬＯ
ＣＫ信号の有無を判定し、（１）のバスサイクル中のタ
イミングＴ２でロック信号をセントする。以後連続動作
（１）〜（ｎ）を行い最後のバスサイクル（ｎ）の出力
とともにロック信号をリセットする。以上述べた動作を
行うことにより連続動作を行っている間の他のユニット
による同じような連続動作との競合が避けられる。
する。図中のＤＶＬＤはバス上の情報転送のタイミング
を表わし、ＬＯＣＫは前記のバス１０上の信号１１を表
わす。図中（１）〜（ｆｌ）で表示したバスサイクルが
連続動作を表わし、破線で示したＡ１、Ａ２が他のユニ
ットによるバスサイクルを表わしている。ここで連続動
作を行おうとしているユニットはタイミングＴ１でＬＯ
ＣＫ信号の有無を判定し、（１）のバスサイクル中のタ
イミングＴ２でロック信号をセントする。以後連続動作
（１）〜（ｎ）を行い最後のバスサイクル（ｎ）の出力
とともにロック信号をリセットする。以上述べた動作を
行うことにより連続動作を行っている間の他のユニット
による同じような連続動作との競合が避けられる。
本発明は以上説明したように、連続動作を行うユニット
の側にロック信号を検出する回路とロック信号を発生す
る回路を設けた構成を取ることにより連続動作の競合に
よる不都合を回避できる特徴を持つ。
の側にロック信号を検出する回路とロック信号を発生す
る回路を設けた構成を取ることにより連続動作の競合に
よる不都合を回避できる特徴を持つ。
第１図は複数のデータ処理ユニットを含む基本的情報処
理装置のブロック構成図。 第２図は本発明の実施例データ処理ユニットのブロック
構成図。 第３図は本発明の実施例のハスサイクルのタイミング図
。 １０・・・共通バス、２０．３０・・・双安定回路、４
０・・・バスドライバ、５０・・・バスレシーバ素子、
１００．１０１・・パデータ処理ユニット、１１０．１
１１・・・入出力制御ユニット、１２０・・・主記憶、
２００・・・制御回路。
理装置のブロック構成図。 第２図は本発明の実施例データ処理ユニットのブロック
構成図。 第３図は本発明の実施例のハスサイクルのタイミング図
。 １０・・・共通バス、２０．３０・・・双安定回路、４
０・・・バスドライバ、５０・・・バスレシーバ素子、
１００．１０１・・パデータ処理ユニット、１１０．１
１１・・・入出力制御ユニット、１２０・・・主記憶、
２００・・・制御回路。
Claims (1)
- （１）複数の情報処理ユニットを結合し、その中の任意
の２つのユニット間で情報の転送を行わせる共通バスを
備えたデータ処理装置において、互いに他のユニットに
対するいくつかのバスサイクルに分割された一連の動作
を行っていることを上記共通バス上に表示する手段と、 前記動作の終了までこれを保持する手段とを備え、 前記一連の動作を行っている間に他のユニットによる前
記表示を伴わないバスサイクルの動作が可能なように構
成することをを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108683A JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108683A JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59195728A true JPS59195728A (ja) | 1984-11-06 |
| JPS6367702B2 JPS6367702B2 (ja) | 1988-12-27 |
Family
ID=13450362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108683A Granted JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195728A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198355A (ja) * | 1985-02-28 | 1986-09-02 | Toshiba Corp | マルチプロセツサシステム |
| JPH04310165A (ja) * | 1991-04-09 | 1992-11-02 | Nec Corp | バスロック制御機構 |
| JPH06314232A (ja) * | 1993-05-06 | 1994-11-08 | Mitsubishi Electric Corp | メモリ切替制御回路 |
| US6333510B1 (en) | 1997-08-11 | 2001-12-25 | Hitachi, Ltd. | Electron beam exposure or system inspection of measurement apparatus and its method and height detection apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4941044A (ja) * | 1972-08-26 | 1974-04-17 |
-
1983
- 1983-04-22 JP JP7108683A patent/JPS59195728A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4941044A (ja) * | 1972-08-26 | 1974-04-17 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198355A (ja) * | 1985-02-28 | 1986-09-02 | Toshiba Corp | マルチプロセツサシステム |
| JPH04310165A (ja) * | 1991-04-09 | 1992-11-02 | Nec Corp | バスロック制御機構 |
| JPH06314232A (ja) * | 1993-05-06 | 1994-11-08 | Mitsubishi Electric Corp | メモリ切替制御回路 |
| US6333510B1 (en) | 1997-08-11 | 2001-12-25 | Hitachi, Ltd. | Electron beam exposure or system inspection of measurement apparatus and its method and height detection apparatus |
| US6753518B2 (en) | 1997-08-11 | 2004-06-22 | Hitachi, Ltd. | Electron beam exposure or system inspection or measurement apparatus and its method and height detection apparatus |
| US6919577B2 (en) | 1997-08-11 | 2005-07-19 | Hitachi, Ltd. | Electron beam exposure or system inspection or measurement apparatus and its method and height detection apparatus |
| US7329889B2 (en) | 1997-08-11 | 2008-02-12 | Hitachi, Ltd. | Electron beam apparatus and method with surface height calculator and a dual projection optical unit |
| US7692144B2 (en) | 1997-08-11 | 2010-04-06 | Hitachi, Ltd. | Electron beam exposure or system inspection or measurement apparatus and its method and height detection apparatus |
| US8212227B2 (en) | 1997-08-11 | 2012-07-03 | Hitachi, Ltd. | Electron beam exposure or system inspection or measurement apparatus and its method and height detection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367702B2 (ja) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682518A (en) | System for updating inactive system memory using dual port memory | |
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US4282572A (en) | Multiprocessor memory access system | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| JPS6217876Y2 (ja) | ||
| US4371926A (en) | Input/output information indication system | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| EP0789303B1 (en) | Memory system and a data communication system | |
| EP0073081B1 (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| US5542057A (en) | Method for controlling vector data execution | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JPH04195576A (ja) | キャッシュメモリ方式 | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPH0115100B2 (ja) | ||
| JPS601656B2 (ja) | 緩衝記憶回路 | |
| SU1285485A1 (ru) | Устройство дл сопр жени электронных вычислительных машин | |
| KR0171771B1 (ko) | 컴퓨터 시스템에 있어서 어드레스 버스 잠금 제어장치 | |
| JPS6388669A (ja) | Ｃｐｕ間通信装置 | |
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JPS62290957A (ja) | メツセ−ジ選択記憶方式 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPS61288261A (ja) | マルチプロセツサ・システム | |
| JPH02211571A (ja) | 情報処理装置 |