JPS59188142A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59188142A JPS59188142A JP59017950A JP1795084A JPS59188142A JP S59188142 A JPS59188142 A JP S59188142A JP 59017950 A JP59017950 A JP 59017950A JP 1795084 A JP1795084 A JP 1795084A JP S59188142 A JPS59188142 A JP S59188142A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- channel stopper
- type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかシ、とくに絶縁ゲート型電界
効果半導体装置等の半導体装置におけるチャンネルスト
ッパーとなる高不純物濃度領域のオＩｌ成に関する。Ｍ
Ｏ８型素子等の絶縁ゲート型電界効未素子螢用いる集積
回１１・ＪＳにおいては素子間の電気的絶縁のためにチ
ャンネルストッパーの不純物拡散領域を形成することが
多く特にＮチャンネルＭＯ８型集積回路においては必須
の条件になっている。このチャンネルストッパーは基板
不純物と同じ４．１型を有する不純物を拡散して形成さ
れる。チャンネルストッパーとしての効果は不純物濃度
が高い程よいがこの不純物領域がＭＯＳ）シンシスター
のソースもしくはドレインと重なる部分においてはあ″
！、シネ純物純度濃度いと接合耐圧の低下をまねくので
この不純物ｕ′＃度の範囲もおのずとＩ用限されて〈／
）。
効果半導体装置等の半導体装置におけるチャンネルスト
ッパーとなる高不純物濃度領域のオＩｌ成に関する。Ｍ
Ｏ８型素子等の絶縁ゲート型電界効未素子螢用いる集積
回１１・ＪＳにおいては素子間の電気的絶縁のためにチ
ャンネルストッパーの不純物拡散領域を形成することが
多く特にＮチャンネルＭＯ８型集積回路においては必須
の条件になっている。このチャンネルストッパーは基板
不純物と同じ４．１型を有する不純物を拡散して形成さ
れる。チャンネルストッパーとしての効果は不純物濃度
が高い程よいがこの不純物領域がＭＯＳ）シンシスター
のソースもしくはドレインと重なる部分においてはあ″
！、シネ純物純度濃度いと接合耐圧の低下をまねくので
この不純物ｕ′＃度の範囲もおのずとＩ用限されて〈／
）。
したがって本発明の目的は、上記接合耐圧の低下をまね
くことなくチャンネルストッパーの本来の機能を発揮で
きるチャンネルストンパーの構造を有する半導体装置を
提供することである。
くことなくチャンネルストッパーの本来の機能を発揮で
きるチャンネルストンパーの構造を有する半導体装置を
提供することである。
本発明の特徴は、−導電域の半導体基板の主表面に設け
られた厚い絶縁膜とこの厚い絶縁膜下に設けられた穂半
導体基板よりも高不純物濃度の−摺電型のチャンイ・ル
ストノバーとによって素子領域量分〜１Ｆを行う半導体
装直において、該−導電型のチャンイ・ルストッパーは
素子領域に設けられた逆２！９．Ｔ７１，７！ｌＩ！の
領域（（接する第１の領域と、該通導’ｌｊ〕（４のｐ
、′、、ｂ’Ｊ°とＩｊ、離間して設りらＪｌだ第２の
領域とをイボし、該第２の領域の不純物濃ｔａ′は該第
１の領域の不純物ｍ１度よりも高濃度である半導体装置
である。
られた厚い絶縁膜とこの厚い絶縁膜下に設けられた穂半
導体基板よりも高不純物濃度の−摺電型のチャンイ・ル
ストノバーとによって素子領域量分〜１Ｆを行う半導体
装直において、該−導電型のチャンイ・ルストッパーは
素子領域に設けられた逆２！９．Ｔ７１，７！ｌＩ！の
領域（（接する第１の領域と、該通導’ｌｊ〕（４のｐ
、′、、ｂ’Ｊ°とＩｊ、離間して設りらＪｌだ第２の
領域とをイボし、該第２の領域の不純物濃ｔａ′は該第
１の領域の不純物ｍ１度よりも高濃度である半導体装置
である。
このように逆〜％ｔｔｉ型の領域に接するチャンネルス
トッパーの部分は第１の領域であるから、接合耐圧の低
下は防止することができる。又、素子間分配に’Ｗ璧な
菌濃度は第２の・領域で行うことかできるから、素子間
の絶縁という本来のチャンネルストッパーの機能は伺ら
支障をきたさない。そして、第２の領域のみではなく
ａｘ １の領域をも併用することにより、よシ確実に素
子間の分離が行なわＪする。
トッパーの部分は第１の領域であるから、接合耐圧の低
下は防止することができる。又、素子間分配に’Ｗ璧な
菌濃度は第２の・領域で行うことかできるから、素子間
の絶縁という本来のチャンネルストッパーの機能は伺ら
支障をきたさない。そして、第２の領域のみではなく
ａｘ １の領域をも併用することにより、よシ確実に素
子間の分離が行なわＪする。
そして、系子としてはとくにＮチャンネルの絶縁ゲート
型電界効果トランジスターを用いることができ、こｐと
きｔ；Ｌ逆導電型の領域はＮ型のソー次に本発明の詳細
な説明する。
型電界効果トランジスターを用いることができ、こｐと
きｔ；Ｌ逆導電型の領域はＮ型のソー次に本発明の詳細
な説明する。
まず第１図に示すように不純物濃度８Ｘｌ□Ｉｓ／Ｃｌ
１１３のＰ型シリコン基板１上にシリコン酸化膜２を５
００〜２０００Ｘそしてシリコン窒化＃８を７００〜ａ
ｏｏＯＡを選択的に設け、シリコン酸化膜２と／リコン
窒化膜８をマスクにエツチングして叶ボロン拡散を７７
０’Ｃ〜８００℃で比較的低濃度におこないＰ＋ポロン
拡散層ｌＯをっ＜シ続いてＰ＋ボロン酸化を９００°Ｃ
−１１４０℃の温度で行ない適当な）１？さにシリコン
酸化膜１１を成長させる。
１１３のＰ型シリコン基板１上にシリコン酸化膜２を５
００〜２０００Ｘそしてシリコン窒化＃８を７００〜ａ
ｏｏＯＡを選択的に設け、シリコン酸化膜２と／リコン
窒化膜８をマスクにエツチングして叶ボロン拡散を７７
０’Ｃ〜８００℃で比較的低濃度におこないＰ＋ポロン
拡散層ｌＯをっ＜シ続いてＰ＋ボロン酸化を９００°Ｃ
−１１４０℃の温度で行ない適当な）１？さにシリコン
酸化膜１１を成長させる。
このＰ＋ボロン拡散層ｌＯがチャンネルストッパーの第
１の領域となる。次にたとえばシリコン酸化膜１１０表
面の一部のみが露出するようにホトレジストを設けてシ
リコン酸化Ｊ漠１１の一部を除去し、；ｊ’ｙ ：３図
に示ずようにＰ＋ｔｒｉ ｌ Ｏよシも高不純物饋度の
Ｐ土層５をＰ＋Ｉヴ；１０の範囲内に形成する。このＰ
”−Ｊｉｉ’ｉ ５がチャンネルストッパーの第２の領
域となる。そしてシリコン窒化膜８をマスクとして半導
体基板に一部埋設する厚い酸化Ｍ６を形成し又は形成せ
ずに叶ＩＯの間の基板表面すなわち第１図で酸化膜２で
覆われている素子領域に上記シリコン酸化膜２．シリコ
ン窒化膜８を除去した後に、ＭＯＳトランジスタのＮ型
のソース７、ドレイン８．又、うすいゲート絶縁膜、ゲ
ート十〇、極９′を形成する。又、ソース、ドレイン電
極９を形成する。この結果、第２図に示すようにソース
７又はドレイン８に接した濃度のあまり高くないＰ十チ
ャンネルストッパー／？ＩｊｌＯと、この層１０内に位
置してソース７やドレイン８とは接しないごく高濃度の
Ｐ十チャンネルストッパ一層５とを素子間に有するＭＯ
８集積回路が構成される。
１の領域となる。次にたとえばシリコン酸化膜１１０表
面の一部のみが露出するようにホトレジストを設けてシ
リコン酸化Ｊ漠１１の一部を除去し、；ｊ’ｙ ：３図
に示ずようにＰ＋ｔｒｉ ｌ Ｏよシも高不純物饋度の
Ｐ土層５をＰ＋Ｉヴ；１０の範囲内に形成する。このＰ
”−Ｊｉｉ’ｉ ５がチャンネルストッパーの第２の領
域となる。そしてシリコン窒化膜８をマスクとして半導
体基板に一部埋設する厚い酸化Ｍ６を形成し又は形成せ
ずに叶ＩＯの間の基板表面すなわち第１図で酸化膜２で
覆われている素子領域に上記シリコン酸化膜２．シリコ
ン窒化膜８を除去した後に、ＭＯＳトランジスタのＮ型
のソース７、ドレイン８．又、うすいゲート絶縁膜、ゲ
ート十〇、極９′を形成する。又、ソース、ドレイン電
極９を形成する。この結果、第２図に示すようにソース
７又はドレイン８に接した濃度のあまり高くないＰ十チ
ャンネルストッパー／？ＩｊｌＯと、この層１０内に位
置してソース７やドレイン８とは接しないごく高濃度の
Ｐ十チャンネルストッパ一層５とを素子間に有するＭＯ
８集積回路が構成される。
ここでＰ土層ｌＯの濃度はソース７又はドレイン８の接
合耐圧を考慮して決定されるが、Ｐ土層５のｃ昼度はそ
れに無関係に高くすることができる。
合耐圧を考慮して決定されるが、Ｐ土層５のｃ昼度はそ
れに無関係に高くすることができる。
以上本発明をＮチャンネルについて説明してき／こがＰ
チャンネルについても同様の効果を得る事ができるのは
明白である。尚本発明実施例では耐酸化１」：膜として
シリコン窒化膜を使用したが他の材料たとえばアルミナ
膜、タンタル、モリブデンなども使用可能である。また
本発明によって形成されるチャンネルストッパーの形成
は拡散に限らずイオン打込などの他の手段によってもよ
い。
チャンネルについても同様の効果を得る事ができるのは
明白である。尚本発明実施例では耐酸化１」：膜として
シリコン窒化膜を使用したが他の材料たとえばアルミナ
膜、タンタル、モリブデンなども使用可能である。また
本発明によって形成されるチャンネルストッパーの形成
は拡散に限らずイオン打込などの他の手段によってもよ
い。
第１図および第２図ｎ、本発明の実施例を示す断面図で
ある。 図において１はシリコン基板、２はシリコン酸化膜、３
は耐酸化性被膜、５は基板と同じ導電型を有する不純物
拡散領域、６は厚いシリコン酸化膜、７および８はソー
ス及びドレイン領域、９．９′は配線アルミニウム層に
よるソース、ドレイン電極、ゲート電極であυ、ＩＯは
５よりも濃度の低い基板と同じ導型を有する不純物拡散
域、そして１１はシリコン酸化膜である。
ある。 図において１はシリコン基板、２はシリコン酸化膜、３
は耐酸化性被膜、５は基板と同じ導電型を有する不純物
拡散領域、６は厚いシリコン酸化膜、７および８はソー
ス及びドレイン領域、９．９′は配線アルミニウム層に
よるソース、ドレイン電極、ゲート電極であυ、ＩＯは
５よりも濃度の低い基板と同じ導型を有する不純物拡散
域、そして１１はシリコン酸化膜である。
Claims (1)
- 一導電型の半導体基板の主表面に設けられた絶縁膜と該
絶縁膜下に設けられた該半導体基板よシも高不純物、濃
度の一導電型のチャンネルストッパーとによって素子領
域間の分離を行う半導体装置において、該−導電域のチ
ャンネルストッパーは素子領域に設けられた逆導電型の
領域に接する第１の領域と、該逆導電型の領域とは離間
して設けられた第２の領域とを有し、該第２の領域の不
純物濃度は該第１の領域の不純物濃度よシも高濃度であ
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59017950A JPS59188142A (ja) | 1984-02-03 | 1984-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59017950A JPS59188142A (ja) | 1984-02-03 | 1984-02-03 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49139096A Division JPS5947471B2 (ja) | 1974-12-03 | 1974-12-03 | 絶縁ゲ−ト型電界効果半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188142A true JPS59188142A (ja) | 1984-10-25 |
| JPH0251259B2 JPH0251259B2 (ja) | 1990-11-06 |
Family
ID=11958040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59017950A Granted JPS59188142A (ja) | 1984-02-03 | 1984-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283944A (ja) * | 1988-05-11 | 1989-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-02-03 JP JP59017950A patent/JPS59188142A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283944A (ja) * | 1988-05-11 | 1989-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251259B2 (ja) | 1990-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321287A (en) | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip | |
| JPS5827369A (ja) | 短チヤネル形電界効果トランジスタ | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| US4142197A (en) | Drain extensions for closed COS/MOS logic devices | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JPS6180858A (ja) | パワ−ｍｏｓｆｅｔ | |
| JPS63124580A (ja) | 高耐圧ｐｎ接合構造及びその形成方法 | |
| JPH0555560A (ja) | 半導体装置 | |
| JPS59188142A (ja) | 半導体装置 | |
| JPS63194367A (ja) | 半導体装置 | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| US4700460A (en) | Method for fabricating bidirectional vertical power MOS device | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| JPH03171774A (ja) | 高耐圧プレーナ素子 | |
| JPS62165363A (ja) | 高耐圧パワ−集積回路 | |
| JPS59117264A (ja) | 半導体装置 | |
| JPS61125084A (ja) | 半導体集積回路装置 | |
| JPS6038878A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6022372A (ja) | 絶縁ゲ−ト型トランジスタ | |
| JPH02218153A (ja) | 抵抗とｍｉｓ型トランジスタ | |
| JPH02102575A (ja) | 半導体装置 | |
| JPH02155276A (ja) | 半導体装置 | |
| JPS59182563A (ja) | 半導体装置 | |
| JPS62206850A (ja) | 相補型半導体装置の素子分離方法 |