JPS5947471B2 - 絶縁ゲ−ト型電界効果半導体装置の製造方法 - Google Patents
絶縁ゲ−ト型電界効果半導体装置の製造方法Info
- Publication number
- JPS5947471B2 JPS5947471B2 JP49139096A JP13909674A JPS5947471B2 JP S5947471 B2 JPS5947471 B2 JP S5947471B2 JP 49139096 A JP49139096 A JP 49139096A JP 13909674 A JP13909674 A JP 13909674A JP S5947471 B2 JPS5947471 B2 JP S5947471B2
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- film
- resistant
- insulated gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果半導体装置の製造方法に
関し、とくにこれら半導体装置においてチャンネルスト
ッパ等の高不純物濃度領域を形成する方法に関する。
関し、とくにこれら半導体装置においてチャンネルスト
ッパ等の高不純物濃度領域を形成する方法に関する。
ＭＯＳ型素子等の絶縁ゲート型電界効果素子を用いる集
積回路においては素子間の電気的絶縁のためにチャンネ
ルストッパーの不純物拡散を行う場合が多く特にＮチャ
ンネルＭＯＳ型集積回路においては必須の条件になつて
いる。このチャンネルストッパーは基板不純物と同じ導
電型を有する不純物を拡散して形成される。チャンネル
ストッパーとしての効果は不純物濃度が高い程よいがこ
の不純物領域がＭＯＳトランジスターのソースもしくは
ドレインと重なる部分においてはあまり不純物濃度が高
いと接合耐圧の低下をまねくのでこの不純物濃度の範囲
もおのずと制限されてくる。そこで従来の集積回路では
チャンネルストッパー領域とソース、ドレイン領域とを
マスク上で切り離す様に配置をしていた。しかしながら
選択エッチングに使用される感光樹脂は多かれ少かれピ
ンホールが存在するので選択エッチの際所定領域外にも
ピンホール上のエッチングされる部分が生じてくる。従
つて高濃度不純物拡散をほどこす場合このピンホールで
の耐圧劣化のため従来の製造法では歩留りが低下してし
まう。したがつて実際的にはチャンネルストッパー部の
不純物濃度は耐圧に無関係に選定することができないの
が現状である。本発明は在来法に比べて高不純物濃度チ
ャンネルストッパー等の高濃度領域を安全に実現できる
方法を提供するものである。
積回路においては素子間の電気的絶縁のためにチャンネ
ルストッパーの不純物拡散を行う場合が多く特にＮチャ
ンネルＭＯＳ型集積回路においては必須の条件になつて
いる。このチャンネルストッパーは基板不純物と同じ導
電型を有する不純物を拡散して形成される。チャンネル
ストッパーとしての効果は不純物濃度が高い程よいがこ
の不純物領域がＭＯＳトランジスターのソースもしくは
ドレインと重なる部分においてはあまり不純物濃度が高
いと接合耐圧の低下をまねくのでこの不純物濃度の範囲
もおのずと制限されてくる。そこで従来の集積回路では
チャンネルストッパー領域とソース、ドレイン領域とを
マスク上で切り離す様に配置をしていた。しかしながら
選択エッチングに使用される感光樹脂は多かれ少かれピ
ンホールが存在するので選択エッチの際所定領域外にも
ピンホール上のエッチングされる部分が生じてくる。従
つて高濃度不純物拡散をほどこす場合このピンホールで
の耐圧劣化のため従来の製造法では歩留りが低下してし
まう。したがつて実際的にはチャンネルストッパー部の
不純物濃度は耐圧に無関係に選定することができないの
が現状である。本発明は在来法に比べて高不純物濃度チ
ャンネルストッパー等の高濃度領域を安全に実現できる
方法を提供するものである。
本発明は、半導体基板上に絶縁物被膜と耐酸化性被膜と
を被着せしめる工程と、前記耐酸化性被膜上に第１のマ
スク層を選択的に設け該第１のマスク層が設けられてい
ない前記耐酸化性被膜の部分を選択的に除去してその下
の前記絶縁物被膜の部分を露呈せしめる工程と、残余せ
る前記耐酸化性被膜上および該耐酸化性被膜に隣接せる
該露呈せる絶縁物被膜の部分上に第２のマスク層を設け
、該耐酸化性被膜より離間せる該第２のマスク層の開口
下に高濃度の不純物領域を形成する工程と、前記残余せ
る耐酸化性被膜をマスクとして該耐酸化性被膜が設けら
れていない半導体基板の部分に厚い酸化膜を形成する工
程とを含むことを特徴とする絶縁ゲート型電界効果半導
体装置の製造方法である。
を被着せしめる工程と、前記耐酸化性被膜上に第１のマ
スク層を選択的に設け該第１のマスク層が設けられてい
ない前記耐酸化性被膜の部分を選択的に除去してその下
の前記絶縁物被膜の部分を露呈せしめる工程と、残余せ
る前記耐酸化性被膜上および該耐酸化性被膜に隣接せる
該露呈せる絶縁物被膜の部分上に第２のマスク層を設け
、該耐酸化性被膜より離間せる該第２のマスク層の開口
下に高濃度の不純物領域を形成する工程と、前記残余せ
る耐酸化性被膜をマスクとして該耐酸化性被膜が設けら
れていない半導体基板の部分に厚い酸化膜を形成する工
程とを含むことを特徴とする絶縁ゲート型電界効果半導
体装置の製造方法である。
本発明によれば、不純物領域は最終的に１０１６曜以上
の不純物濃度になるように制御することができる。
の不純物濃度になるように制御することができる。
以下図面を参照して本発明の実施例を説明する２説明を
簡単にするためチヤンネルストツパ一が必須なＮチヤン
ネルＭＯＳについて述べる。
簡単にするためチヤンネルストツパ一が必須なＮチヤン
ネルＭＯＳについて述べる。
本発明の実施例では、まず第１図Ａに示すように不純物
濃度３×１０１５／Ｃ！！ｔのＰ型シリコン基板１上に
シリコン酸化膜２を５００〜２０００λそしてシリコン
窒化膜３を７００〜３０００Ｘ成長せしめ感光樹脂４に
よりシリコン窒化膜３のみをフツ素ガスプラズマにより
選択的に除去する。
濃度３×１０１５／Ｃ！！ｔのＰ型シリコン基板１上に
シリコン酸化膜２を５００〜２０００λそしてシリコン
窒化膜３を７００〜３０００Ｘ成長せしめ感光樹脂４に
よりシリコン窒化膜３のみをフツ素ガスプラズマにより
選択的に除去する。
次いで第１図Ｂに示すように感光樹脂１をシリコン窒化
膜３おおうように選択配置しそこでシリコン酸化膜２の
露出部をフツ酸系のエツチング液によりエツチングする
。次いで第１図Ｃに示すようにシリコン酸化膜２とシリ
コン窒化膜３をマスクとしてｐ＋ボロン拡散を７７０窒
Ｃ〜９２０℃の温度範囲で行いｐ＋拡散領域５を形成す
る。ここでシリコン窒化膜３上の前記感光樹脂４および
ｌにピンホールがあつたとすると感光樹脂４のピンホー
ルではシリコン窒化膜３ＶＣピンホールが出来るがシリ
コン酸化膜２にはピンホールが生じないし感光樹脂４′
（７）ピンホールではシリコン窒化膜３が全体を被覆し
ているのでシリコン酸化膜２のエツチングではピンホー
ルは形成されない。又、シリコン窒化膜３の存在しない
その側部側の感光樹脂１は第１図Ｂから明らかのように
その厚さは厚くなつているので貫通するピンホールは発
生しない。又、たとえここに細いピンホールが存在して
もソースドレイン領域から離れているのでその耐圧には
実質的に影響しない。従つて本方法において活性領域上
にピンホールが発生するのは感光樹脂４と４′ｆ）ピン
ホールが重なりあり場合だけであり、これは確率的に言
つて全く生じないと言つてよい。
膜３おおうように選択配置しそこでシリコン酸化膜２の
露出部をフツ酸系のエツチング液によりエツチングする
。次いで第１図Ｃに示すようにシリコン酸化膜２とシリ
コン窒化膜３をマスクとしてｐ＋ボロン拡散を７７０窒
Ｃ〜９２０℃の温度範囲で行いｐ＋拡散領域５を形成す
る。ここでシリコン窒化膜３上の前記感光樹脂４および
ｌにピンホールがあつたとすると感光樹脂４のピンホー
ルではシリコン窒化膜３ＶＣピンホールが出来るがシリ
コン酸化膜２にはピンホールが生じないし感光樹脂４′
（７）ピンホールではシリコン窒化膜３が全体を被覆し
ているのでシリコン酸化膜２のエツチングではピンホー
ルは形成されない。又、シリコン窒化膜３の存在しない
その側部側の感光樹脂１は第１図Ｂから明らかのように
その厚さは厚くなつているので貫通するピンホールは発
生しない。又、たとえここに細いピンホールが存在して
もソースドレイン領域から離れているのでその耐圧には
実質的に影響しない。従つて本方法において活性領域上
にピンホールが発生するのは感光樹脂４と４′ｆ）ピン
ホールが重なりあり場合だけであり、これは確率的に言
つて全く生じないと言つてよい。
即らｐ＋ポロン拡散域５が所定の領域外に生ずる必配は
ない。次に第１図Ｄに示すように、窒化膜３をマスクと
して＋Ｐ ボロン酸化を９００℃〜１１４０℃の温度で
行い膜厚０．７〜１．４瞥μのシリコン酸化膜６を形成
しこれをマスクにしてシリコン酸化膜２及びシリコン窒
化膜３を各々フツ酸素およびリン酸系のエツチング液で
所定の時間エツチングを行い除去する。
ない。次に第１図Ｄに示すように、窒化膜３をマスクと
して＋Ｐ ボロン酸化を９００℃〜１１４０℃の温度で
行い膜厚０．７〜１．４瞥μのシリコン酸化膜６を形成
しこれをマスクにしてシリコン酸化膜２及びシリコン窒
化膜３を各々フツ酸素およびリン酸系のエツチング液で
所定の時間エツチングを行い除去する。
そして露呈したシリコン基板上に公知の方法で絶縁ゲー
ト型トランジスタを形成すればＮチヤンネルＭＯＳ集積
回路が形成されることになる。この際形成されたソース
及びドレインのｎ＋リン拡散域７および８はマスク合せ
された分だけｐ＋ボロン拡散域５と分離され接合耐圧は
ｐ＋ボロン拡散域５の不純物濃度によらず基板１の不純
物濃度で決定されるのである。従つてｐ＋ボロン拡散層
５の不純物濃度はチヤンネルストツパ一としての役割を
果たす目的のみで決められる高い値にすることができる
。以上本発明をＮチヤンネルについて説明してきたがＰ
チヤンネルについても同様の効果を得る事ができるのは
明白である。
ト型トランジスタを形成すればＮチヤンネルＭＯＳ集積
回路が形成されることになる。この際形成されたソース
及びドレインのｎ＋リン拡散域７および８はマスク合せ
された分だけｐ＋ボロン拡散域５と分離され接合耐圧は
ｐ＋ボロン拡散域５の不純物濃度によらず基板１の不純
物濃度で決定されるのである。従つてｐ＋ボロン拡散層
５の不純物濃度はチヤンネルストツパ一としての役割を
果たす目的のみで決められる高い値にすることができる
。以上本発明をＮチヤンネルについて説明してきたがＰ
チヤンネルについても同様の効果を得る事ができるのは
明白である。
周本発明実施例では耐酸化性膜としてシリコン窒化膜を
使用１−たが他の材料たとえばアルミナ膜、タンタル、
モリブデンなどもエツチング液を考慮すれば使用可能で
ある。また本発明によつて形成される高不純物濃度領域
はチヤンネルストツパ一に限らず他の用途にも利用する
ことができるし、その導電型も基板の導電型と反対であ
つてもよい。さらにその形成も拡散に限らずイオン打込
などの他の手段によつてもよい。また厚い酸化膜６は設
けず通常のフイールド膜としてもよい。
使用１−たが他の材料たとえばアルミナ膜、タンタル、
モリブデンなどもエツチング液を考慮すれば使用可能で
ある。また本発明によつて形成される高不純物濃度領域
はチヤンネルストツパ一に限らず他の用途にも利用する
ことができるし、その導電型も基板の導電型と反対であ
つてもよい。さらにその形成も拡散に限らずイオン打込
などの他の手段によつてもよい。また厚い酸化膜６は設
けず通常のフイールド膜としてもよい。
第１図Ａ−Ｄは本発明の実施例を示す断面図である。
図において１はシリコン基板、２はシリコン酸化膜、３
は耐酸化性被膜、４およびｌは感光樹脂、５は基板と同
じ導電型を有する不純物拡散域、６は厚いシリコン酸化
膜、７および８はソース及びドレイン領載、９は配線ア
ルミニウム層である。
は耐酸化性被膜、４およびｌは感光樹脂、５は基板と同
じ導電型を有する不純物拡散域、６は厚いシリコン酸化
膜、７および８はソース及びドレイン領載、９は配線ア
ルミニウム層である。
Claims (1)
- １ 半導体基板上に絶縁物被膜と耐酸化性被膜とを被着
せしめる工程と、前記耐酸化性被膜上に第１のマスク層
を選択的に設け該第１のマスク層が設けられていない前
記耐酸化性被膜の部分を選択的に除去してその下の前記
絶縁物被膜の部分を露呈せしめる工程と、残余せる前記
耐酸化性被膜上および該耐酸化性被膜に隣接せる該露呈
せる絶縁物被膜の部分上に第２のマスク層を設け、該耐
酸化性被膜より離間せる該第２のマスク層の開口下に高
濃度の不純物領域を形成する工程と、前記残余せる耐酸
化性被膜をマスクとして該耐酸化性被膜が設けられてい
ない半導体基板の部分に厚い酸化膜を形成する工程とを
含むことを特徴とする絶縁ゲート型電界効果半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49139096A JPS5947471B2 (ja) | 1974-12-03 | 1974-12-03 | 絶縁ゲ−ト型電界効果半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49139096A JPS5947471B2 (ja) | 1974-12-03 | 1974-12-03 | 絶縁ゲ−ト型電界効果半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59017950A Division JPS59188142A (ja) | 1984-02-03 | 1984-02-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5164876A JPS5164876A (ja) | 1976-06-04 |
| JPS5947471B2 true JPS5947471B2 (ja) | 1984-11-19 |
Family
ID=15237390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49139096A Expired JPS5947471B2 (ja) | 1974-12-03 | 1974-12-03 | 絶縁ゲ−ト型電界効果半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947471B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500887A (ja) * | 1984-01-06 | 1986-05-08 | ブランズウイツク コ−ポレ−シヨン | 魚釣り用急速ベイル開放装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162479A (en) * | 1978-06-13 | 1979-12-24 | Nec Corp | Manufacture of semiconductor device |
| JPS5679444A (en) * | 1979-12-03 | 1981-06-30 | Toshiba Corp | Semiconductor device and production thereof |
| JPS56135941A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Semiconductor ic device |
| JPS56142649A (en) * | 1980-04-07 | 1981-11-07 | Hitachi Ltd | Semiconductor device |
| GB2084794B (en) * | 1980-10-03 | 1984-07-25 | Philips Electronic Associated | Methods of manufacturing insulated gate field effect transistors |
| JPS5779667A (en) * | 1980-11-05 | 1982-05-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5837969A (ja) * | 1981-08-31 | 1983-03-05 | Fujitsu Ltd | 保護回路素子 |
| JPS57136369A (en) * | 1981-02-17 | 1982-08-23 | Fujitsu Ltd | Protective circuit element |
| JPH079385Y2 (ja) * | 1985-07-19 | 1995-03-06 | 三洋電機株式会社 | 半導体集積回路装置 |
-
1974
- 1974-12-03 JP JP49139096A patent/JPS5947471B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500887A (ja) * | 1984-01-06 | 1986-05-08 | ブランズウイツク コ−ポレ−シヨン | 魚釣り用急速ベイル開放装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5164876A (ja) | 1976-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4889829A (en) | Method for producing a semiconductor device having a silicon-on-insulator structure | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS61263261A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0513426A (ja) | 半導体装置 | |
| JPS6360549B2 (ja) | ||
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS5834951B2 (ja) | 半導体装置の製造方法 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JPS63102241A (ja) | 半導体装置およびその製造方法 | |
| JPS6126223B2 (ja) | ||
| JPH0251259B2 (ja) | ||
| JPS58165370A (ja) | 半導体装置の製造方法 | |
| JPS61180485A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH04142749A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 |