JPS6180858A - パワ−mosfet - Google Patents
パワ−mosfetInfo
- Publication number
- JPS6180858A JPS6180858A JP59201761A JP20176184A JPS6180858A JP S6180858 A JPS6180858 A JP S6180858A JP 59201761 A JP59201761 A JP 59201761A JP 20176184 A JP20176184 A JP 20176184A JP S6180858 A JPS6180858 A JP S6180858A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- power mosfet
- power
- type
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001172 regenerating effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明&tパワーMO8FETにおける寄生バイポーラ
トランジスタ防止技術に関する、〔背景技術〕 パワーMOS l” E Tには横形オフセットゲート
構造と縦形D S A (Diffusion 5el
f Al ignment )構造とがあり、このうち
後者は多数のセルを縦横等間隔に並べることにより高耐
圧化と大電流化が図られ、高電圧スイ・ノチ/グ用とし
て使用されることが知られている。(工業調査会発行電
子材料1981年9月P22−28) この縦形DSA構造のパワーMO3FET+7)各セル
は第3図に示すように底部にK 濃Kn+型層2を有す
るn−型シリコン基板lをドレインとして、その表面の
一部上に絶縁膜4を介して形成したゲート(ポリSiゲ
ート)5をマスクに2JtK拡散してp型層3とソース
n+型N6を形成したもので、ゲートへの電圧印加によ
ってゲート下σ)p型層(チャネル部)を通るソース争
ドレイン電流を制御するようにMO3FET動作するも
のである。
トランジスタ防止技術に関する、〔背景技術〕 パワーMOS l” E Tには横形オフセットゲート
構造と縦形D S A (Diffusion 5el
f Al ignment )構造とがあり、このうち
後者は多数のセルを縦横等間隔に並べることにより高耐
圧化と大電流化が図られ、高電圧スイ・ノチ/グ用とし
て使用されることが知られている。(工業調査会発行電
子材料1981年9月P22−28) この縦形DSA構造のパワーMO3FET+7)各セル
は第3図に示すように底部にK 濃Kn+型層2を有す
るn−型シリコン基板lをドレインとして、その表面の
一部上に絶縁膜4を介して形成したゲート(ポリSiゲ
ート)5をマスクに2JtK拡散してp型層3とソース
n+型N6を形成したもので、ゲートへの電圧印加によ
ってゲート下σ)p型層(チャネル部)を通るソース争
ドレイン電流を制御するようにMO3FET動作するも
のである。
この縦形DSA構造のパワーMO8FETはオン抵抗R
0Nが小さく、ゲート幅Wとゲート長りの比W/Lが太
き(得られ、増幅率gmが大きくとれる、また、ゲート
・ドレイン間帰還容量Gr53 が大きく、一方、入力
容量ciss が大きいことからスイッチングレギュ
レータ、モータ制御などの電力スイッチング用として適
合している。
0Nが小さく、ゲート幅Wとゲート長りの比W/Lが太
き(得られ、増幅率gmが大きくとれる、また、ゲート
・ドレイン間帰還容量Gr53 が大きく、一方、入力
容量ciss が大きいことからスイッチングレギュ
レータ、モータ制御などの電力スイッチング用として適
合している。
このパワーMO8FETに内蔵されているダイオード(
p!u763とn−型基体1との間の接合ダイオード)
をフライホイールダイオードFRDとして使用するDC
/ACインバーターブリッジ回路(第5図)においては
、対偶のMO8FETQ、、Q、 とQ3.Q3 とが
交互にスイッチング動作するが、その場合に次の問題が
生じる、すなわち、Q、 、 Q−がオン(Q2− Q
sがオフ)した状態からQ、、Q、を切ると、内蔵ダイ
オードD2−D3を通る回生電流IDRが急激に流れ、
Q、をオンしり、が回復する間は導通状態にある。(第
4図参照) このIDRが流れこんだとき、チャネル部に近い部分で
寄生バイポーラトランジスタに、、K。
p!u763とn−型基体1との間の接合ダイオード)
をフライホイールダイオードFRDとして使用するDC
/ACインバーターブリッジ回路(第5図)においては
、対偶のMO8FETQ、、Q、 とQ3.Q3 とが
交互にスイッチング動作するが、その場合に次の問題が
生じる、すなわち、Q、 、 Q−がオン(Q2− Q
sがオフ)した状態からQ、、Q、を切ると、内蔵ダイ
オードD2−D3を通る回生電流IDRが急激に流れ、
Q、をオンしり、が回復する間は導通状態にある。(第
4図参照) このIDRが流れこんだとき、チャネル部に近い部分で
寄生バイポーラトランジスタに、、K。
(第3図)かオンし、ソースn+型領(1セル)r過剰
電流が流れて素子を破壊する。
電流が流れて素子を破壊する。
〔発明Q〕目的〕
本発明は上記の問題を克服するためになされたものであ
り、その目的とするところをエパワーMO8FETにお
ける寄生バイポーラトランジスタによる電流集中を防ぎ
、耐圧を高めることにある。
り、その目的とするところをエパワーMO8FETにお
ける寄生バイポーラトランジスタによる電流集中を防ぎ
、耐圧を高めることにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである、すなわち、パ
ワーMO8FETにおいて、ノース領域にポリシリコン
等のバラスト抵抗を捜入することで寄生バイポーラトラ
ンジスタの動作を抑制し耐圧を向上し前記発明の目的を
達成できる。
を簡単に説明すれば下記のとおりである、すなわち、パ
ワーMO8FETにおいて、ノース領域にポリシリコン
等のバラスト抵抗を捜入することで寄生バイポーラトラ
ンジスタの動作を抑制し耐圧を向上し前記発明の目的を
達成できる。
第1図は本発明の一実施例を示すものであって、縦形D
SA構造パワーMO3FETにおける1セルの縦断面図
である。
SA構造パワーMO3FETにおける1セルの縦断面図
である。
1はドレイン領域となるn型シリコン基板で底?fii
&ICAa度° 型層2′介ゝ”’()”L/(7電極
膜”゛ 1設けられる、 3はp型層でその表面上に絶縁膜4を介してポIJ S
i等からなるゲート5が形成され、このゲートをマス
クとしてp型層3の表面の一部にソースとなるn 型拡
散)會6か形成されている。7はソースに接続されたバ
ラスト抵抗で例えばポリSiからなり、ゲートの上K
犯、”、1漠(S + Ot膜)介して延設されている
。9はCVD(気相化学堆積)法によるSin、膜、1
0はAl(アルミニウム)よりなるソース電極(配線)
で一部はp型層表面に接続され、他の一部はCVD−8
iO3膜9のヌル・−ホールを介してバラスト抵抗7に
接続されている、 第2図G工上記Q)催形DSA袷造パワーMO3FET
の平面Mであって、そのA−A’ 切断面図が第1図に
対応する。
&ICAa度° 型層2′介ゝ”’()”L/(7電極
膜”゛ 1設けられる、 3はp型層でその表面上に絶縁膜4を介してポIJ S
i等からなるゲート5が形成され、このゲートをマス
クとしてp型層3の表面の一部にソースとなるn 型拡
散)會6か形成されている。7はソースに接続されたバ
ラスト抵抗で例えばポリSiからなり、ゲートの上K
犯、”、1漠(S + Ot膜)介して延設されている
。9はCVD(気相化学堆積)法によるSin、膜、1
0はAl(アルミニウム)よりなるソース電極(配線)
で一部はp型層表面に接続され、他の一部はCVD−8
iO3膜9のヌル・−ホールを介してバラスト抵抗7に
接続されている、 第2図G工上記Q)催形DSA袷造パワーMO3FET
の平面Mであって、そのA−A’ 切断面図が第1図に
対応する。
同図において、3aは基板のp型層3の露出するコンタ
クト穴、7aはバラスト抵抗7が露出するコンタクト穴
である6、 上記バラスト抵抗7はゲートih極を形成する不純物ド
ープド−ポリSiと同じものを使用することができる。
クト穴、7aはバラスト抵抗7が露出するコンタクト穴
である6、 上記バラスト抵抗7はゲートih極を形成する不純物ド
ープド−ポリSiと同じものを使用することができる。
このバラスト抵抗はポリS1平面形状(たとえば第2図
に示す、に、5な放射状形状)JP不純物のドーピング
量で決定され、その抵抗値はたとえば1セル当り2O2
以上とする。
に示す、に、5な放射状形状)JP不純物のドーピング
量で決定され、その抵抗値はたとえば1セル当り2O2
以上とする。
以上実施例で述べた本発明によれば、下記の理由により
発明の効果が得られる。
発明の効果が得られる。
第6図は第3図に示したバラスト抵抗を入れないこれま
でのパワーMO3FETの等価回路図である。この場合
、寄生トランジスタ(Kl、に2)を通して回生電流I
DRが流れソース近傍に′電流集中する。第8図はバラ
スト抵抗を入れない場合のパワーMO8FETチップの
全体平面図であって、ソース・ポンディングパッドS近
傍で電流集中による破壊(×印)が多くみられる。
でのパワーMO3FETの等価回路図である。この場合
、寄生トランジスタ(Kl、に2)を通して回生電流I
DRが流れソース近傍に′電流集中する。第8図はバラ
スト抵抗を入れない場合のパワーMO8FETチップの
全体平面図であって、ソース・ポンディングパッドS近
傍で電流集中による破壊(×印)が多くみられる。
第7図はバラスト抵抗R8を入れた本発明によるパワー
MO8FETの等価回路図である、この場合、Rsを挿
入することにより寄生バイポーラトランジスタへの回生
電流I。Rが分散し集中は回避できる、 第9図はバラスト抵抗を入れたパワーMO8FETチッ
プの全体平面図であって、ソース・ポンディングパッド
S近傍での破壊はみられなかった。
MO8FETの等価回路図である、この場合、Rsを挿
入することにより寄生バイポーラトランジスタへの回生
電流I。Rが分散し集中は回避できる、 第9図はバラスト抵抗を入れたパワーMO8FETチッ
プの全体平面図であって、ソース・ポンディングパッド
S近傍での破壊はみられなかった。
このように本発明によれば、バラスト効果により、ソー
ス・ポンディングパッドS周辺のセルの寄生バイポーラ
トランジスタ動作が抑止され、破壊耐量が10〜20倍
に向上1−だ。すなわち、バラスト抵抗R8を入れない
従来例では破壊耐量が01〜0.2Aであるのに対し、
バラスト抵抗R8を入れた本発明の例では耐量は1.5
A〜5Aに向上することができた、 〔利用分野〕 本発明は特にモータ制御等のDC/ACインバータブリ
ッジ回路図に使用されるパワーM OS FETに適用
して有効である。
ス・ポンディングパッドS周辺のセルの寄生バイポーラ
トランジスタ動作が抑止され、破壊耐量が10〜20倍
に向上1−だ。すなわち、バラスト抵抗R8を入れない
従来例では破壊耐量が01〜0.2Aであるのに対し、
バラスト抵抗R8を入れた本発明の例では耐量は1.5
A〜5Aに向上することができた、 〔利用分野〕 本発明は特にモータ制御等のDC/ACインバータブリ
ッジ回路図に使用されるパワーM OS FETに適用
して有効である。
第1図は本発明の一実施例を示す縦形DNA構造のパワ
ーMO3FETの一セル部分の縦断面図である。 第2図は第1図に示されるパワーMO8FETの平面図
である、 第3図はこれまでの縦形のDNA構造パワーMO3FE
Tの縦断面図である。 第4図はパワーMO8FETの順方向′電流IFが切れ
た後の回生電流IDHの形態を示す曲線図である。 第5図はD C/A Cインバータブ979回路の例を
示す回路図である。 第6因、第7図はパワーMO3FETの等価回路図であ
る、 第8図、第9図はパワーMO3FETチ、プの全体平面
図であって電流集中の状態を示すものである。 1・・・n−型Si基体(ドレイン)、2・・・n+型
層、3・・・p型層、4・・・絶縁膜、5・・・ゲート
(ポリSi)、6・・・n+型型数散層ソース)、7・
・・バラスト抵抗(ポIJ S i )、8.9・・・
絶縁膜、10・・・アルミニウム電極。 第 1 図 第 2 図 第 3 図 第 4 図 第 5 図 第 6 図 第 7 図 第 8 図 第 9 図
ーMO3FETの一セル部分の縦断面図である。 第2図は第1図に示されるパワーMO8FETの平面図
である、 第3図はこれまでの縦形のDNA構造パワーMO3FE
Tの縦断面図である。 第4図はパワーMO8FETの順方向′電流IFが切れ
た後の回生電流IDHの形態を示す曲線図である。 第5図はD C/A Cインバータブ979回路の例を
示す回路図である。 第6因、第7図はパワーMO3FETの等価回路図であ
る、 第8図、第9図はパワーMO3FETチ、プの全体平面
図であって電流集中の状態を示すものである。 1・・・n−型Si基体(ドレイン)、2・・・n+型
層、3・・・p型層、4・・・絶縁膜、5・・・ゲート
(ポリSi)、6・・・n+型型数散層ソース)、7・
・・バラスト抵抗(ポIJ S i )、8.9・・・
絶縁膜、10・・・アルミニウム電極。 第 1 図 第 2 図 第 3 図 第 4 図 第 5 図 第 6 図 第 7 図 第 8 図 第 9 図
Claims (1)
- 【特許請求の範囲】 1、パワーMOSFETにおいて寄生するバイポーラト
ランジスタの動作を抑制するようにソース領域にバラス
ト抵抗が挿入されていることを特徴とするパワーMOS
FET。 2、上記バラスト抵抗はゲート電極形成材料であるポリ
シリコンにより形成されている特許請求の範囲第1項に
記載のパワーMOSFET。 3、上記パワーMOSFETは縦形DSA構造MOSF
ETである特許請求の範囲第1項又は第2項に記載のパ
ワーMOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59201761A JPS6180858A (ja) | 1984-09-28 | 1984-09-28 | パワ−mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59201761A JPS6180858A (ja) | 1984-09-28 | 1984-09-28 | パワ−mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6180858A true JPS6180858A (ja) | 1986-04-24 |
Family
ID=16446494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59201761A Pending JPS6180858A (ja) | 1984-09-28 | 1984-09-28 | パワ−mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6180858A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6380572A (ja) * | 1986-09-24 | 1988-04-11 | Fuji Electric Co Ltd | 伝導度変調型たて型mos−fet |
JPH01248564A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | パワートランジスタ |
EP0656661A1 (en) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET with a resistance for improving the reverse bias conduction |
EP0657947A1 (en) * | 1993-12-07 | 1995-06-14 | Nippondenso Co., Ltd. | Power converter |
US5608616A (en) * | 1993-12-07 | 1997-03-04 | Nippondenso Co., Ltd. | Power converter |
US5694311A (en) * | 1995-03-31 | 1997-12-02 | Nippondenso Co., Ltd. | Power supply system |
US5780953A (en) * | 1993-12-07 | 1998-07-14 | Nippondenso Co., Ltd. | Alternator |
EP0936677A1 (de) * | 1998-02-16 | 1999-08-18 | Asea Brown Boveri AG | Leistungshalbleiterbauelement mit einer isolierten Gateelektrode und Verfahren zu dessen Herstellung |
JP2003234200A (ja) * | 2001-11-07 | 2003-08-22 | Applied Films Gmbh & Co Kg | プラズマインピーダンス調整デバイス |
JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
-
1984
- 1984-09-28 JP JP59201761A patent/JPS6180858A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6380572A (ja) * | 1986-09-24 | 1988-04-11 | Fuji Electric Co Ltd | 伝導度変調型たて型mos−fet |
JPH01248564A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | パワートランジスタ |
EP0656661A1 (en) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET with a resistance for improving the reverse bias conduction |
US5696396A (en) * | 1993-11-12 | 1997-12-09 | Nippondenso Co., Ltd. | Semiconductor device including vertical MOSFET structure with suppressed parasitic diode operation |
EP0657947A1 (en) * | 1993-12-07 | 1995-06-14 | Nippondenso Co., Ltd. | Power converter |
US5608616A (en) * | 1993-12-07 | 1997-03-04 | Nippondenso Co., Ltd. | Power converter |
US5780953A (en) * | 1993-12-07 | 1998-07-14 | Nippondenso Co., Ltd. | Alternator |
US5694311A (en) * | 1995-03-31 | 1997-12-02 | Nippondenso Co., Ltd. | Power supply system |
EP0936677A1 (de) * | 1998-02-16 | 1999-08-18 | Asea Brown Boveri AG | Leistungshalbleiterbauelement mit einer isolierten Gateelektrode und Verfahren zu dessen Herstellung |
JP2003234200A (ja) * | 2001-11-07 | 2003-08-22 | Applied Films Gmbh & Co Kg | プラズマインピーダンス調整デバイス |
JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
US9866143B2 (en) | 2012-06-15 | 2018-01-09 | Rohm Co., Ltd. | Switching device |
US10630199B2 (en) | 2012-06-15 | 2020-04-21 | Rohm Co., Ltd. | Switching device |
US11005387B2 (en) | 2012-06-15 | 2021-05-11 | Rohm Co., Ltd. | Switching device |
US11509240B2 (en) | 2012-06-15 | 2022-11-22 | Rohm Co., Ltd. | Switching device |
US11784580B2 (en) | 2012-06-15 | 2023-10-10 | Rohm Co., Ltd. | Switching device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
JPH0330310B2 (ja) | ||
JPH11274493A (ja) | 横型mos素子を含む半導体装置 | |
JPS6237545B2 (ja) | ||
US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
JPH02307274A (ja) | 半導体装置 | |
JPS6180858A (ja) | パワ−mosfet | |
JP2599493B2 (ja) | 半導体装置 | |
JPH10321857A (ja) | 高破壊耐量mos型半導体装置 | |
JPH07147400A (ja) | 半導体装置 | |
JP3211529B2 (ja) | 縦型misトランジスタ | |
JP3376294B2 (ja) | 半導体装置 | |
JPS63244777A (ja) | Mos型電界効果トランジスタ | |
JPH07302903A (ja) | Ldmos・fet | |
JPH0254969A (ja) | Mos型半導体装置 | |
JPH1174517A (ja) | 半導体装置 | |
EP0109692A1 (en) | Semiconductor device for a MOSFET | |
US11677033B2 (en) | Passive element on a semiconductor base body | |
JP2508826B2 (ja) | 半導体装置 | |
JP2816985B2 (ja) | 縦型mos電界効果トランジスタ | |
JP3074064B2 (ja) | 横型mos電界効果トランジスタ | |
JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
JPH01134974A (ja) | 縦型mosfet | |
JP2000252463A (ja) | 横型mos素子を含む半導体装置 | |
JPS62222676A (ja) | 高耐圧mosトランジスタ |