JPS59117133A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59117133A JPS59117133A JP22616582A JP22616582A JPS59117133A JP S59117133 A JPS59117133 A JP S59117133A JP 22616582 A JP22616582 A JP 22616582A JP 22616582 A JP22616582 A JP 22616582A JP S59117133 A JPS59117133 A JP S59117133A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon nitride
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ケート電界効果トランジスタ(MISFE
T)におけるホットキャリアによる特性劣化の防止を図
った半導体装置に関するものである。
T)におけるホットキャリアによる特性劣化の防止を図
った半導体装置に関するものである。
従来技術について第1図を用いて説明をする。
一般にMISFETを飽和領域で動作させると、ドレイ
ン領域22近傍の空乏層内に多数のホットキャリアが発
生し、このキャリア(エレクトロン)が例えば5iQ7
からなるゲート絶縁膜8中に注入されしきい値電圧”t
hをシフト(変動)させM l5FETの特性劣化を生
じることが知られている。
ン領域22近傍の空乏層内に多数のホットキャリアが発
生し、このキャリア(エレクトロン)が例えば5iQ7
からなるゲート絶縁膜8中に注入されしきい値電圧”t
hをシフト(変動)させM l5FETの特性劣化を生
じることが知られている。
これは、ゲート絶縁膜8中に存在している水素Hがゲー
ト絶縁膜8中に注入されたキャリアにより活性化され、
活性化されたHが8i−Qの結合を切ることによりタン
クリングボンドを形成し、しきい値電圧Vthに影響な
与えるものと考えられている。
ト絶縁膜8中に注入されたキャリアにより活性化され、
活性化されたHが8i−Qの結合を切ることによりタン
クリングボンドを形成し、しきい値電圧Vthに影響な
与えるものと考えられている。
一方、牛導体基板1を薇5最上層の絶縁膜すなワチファ
イナルパシベーション膜7として、プラズマ気相化学反
応法(プラズマCvl)法)で形成された窒化シリコン
膜(以下、P−8iN膜という)を用いるときがある。
イナルパシベーション膜7として、プラズマ気相化学反
応法(プラズマCvl)法)で形成された窒化シリコン
膜(以下、P−8iN膜という)を用いるときがある。
これは、P −8iN膜が機械的強度および耐湿性に優
れているためである。
れているためである。
ところが、P−8iN膜7中には多猷の水素が台まれて
おり、この水素がリンシリケートガラス膜(P2O膜)
6,4およびポリシリコンゲート9を通って拡散し、ゲ
ート絶縁膜8に+U達することがわかった。
おり、この水素がリンシリケートガラス膜(P2O膜)
6,4およびポリシリコンゲート9を通って拡散し、ゲ
ート絶縁膜8に+U達することがわかった。
本発明は、P −SiN膜7に存在する水素が、ゲート
絶縁膜まで到達するのを防ぐことな目的としている。
絶縁膜まで到達するのを防ぐことな目的としている。
以下本発明の実施例について第2図を用いて説明する。
なお、第1図と同一の部分は同一符号で示しである。
本実施例によれば、ゲート電極9としてのポリシリコン
層とアルミニウム配線5の間の絶縁膜として、気相化学
反応法(CVD法)により形成される窒化シリコン膜1
4を絶縁膜の一部として使用する。この窒化シリコン膜
14は、電気的に不安定なことから、ケート電極9とア
ルミニウム配線5との短絡を防ぐため、電気的安定なP
SG膜13.15ではさみ込む。
層とアルミニウム配線5の間の絶縁膜として、気相化学
反応法(CVD法)により形成される窒化シリコン膜1
4を絶縁膜の一部として使用する。この窒化シリコン膜
14は、電気的に不安定なことから、ケート電極9とア
ルミニウム配線5との短絡を防ぐため、電気的安定なP
SG膜13.15ではさみ込む。
CVI)法により形成された窒化シリコン膜】4は、緻
密であり、水素は(500C以下で窒化シリコン膵14
中を拡散することができない。即ち、ファイナルパシベ
ーション膜7としてP−8iN膜を使用したとしても、
この膜中の水素は窒化シリコン膜14により拡散が阻止
され、ゲート絶縁膜8に到達することができない。ファ
イナルパシベーション膜形成後は600Cを越えろ加熱
上程はなく、したがってMOSFETのしきい値電圧■
thは変動せず、回路の不良動作カーなくなることとな
る。
密であり、水素は(500C以下で窒化シリコン膵14
中を拡散することができない。即ち、ファイナルパシベ
ーション膜7としてP−8iN膜を使用したとしても、
この膜中の水素は窒化シリコン膜14により拡散が阻止
され、ゲート絶縁膜8に到達することができない。ファ
イナルパシベーション膜形成後は600Cを越えろ加熱
上程はなく、したがってMOSFETのしきい値電圧■
thは変動せず、回路の不良動作カーなくなることとな
る。
本発明によれば、機械的強度および耐湿性に優しタP
−S i N 膜ラフアイナルパシベーション膜トして
用いることによって半導体装置の(言頼性を向上できる
と同時に、ホットキャリアによるi\4ISPETのし
きい値電圧の変動を防止することができろ。
−S i N 膜ラフアイナルパシベーション膜トして
用いることによって半導体装置の(言頼性を向上できる
と同時に、ホットキャリアによるi\4ISPETのし
きい値電圧の変動を防止することができろ。
本発明は上記実施例に限定さイtないっ例えばPSけ膜
13.15に変えて電気的に安定な5iQ2膜を用いる
等種々の変形が可能である。
13.15に変えて電気的に安定な5iQ2膜を用いる
等種々の変形が可能である。
第1図は、従来の半導体装置を示す断面図、第2図は、
本発明の半導体装れを示す断面図を表わす。 1・・・P型シリコン半導体基板、21・・−N+型ソ
ース領域、22パ・N 型ドレイン領域、3・・・フィ
ールド(?;?化膜、4・・・PSU膜、5・・・アル
ミニウム「1己に91.6・・・PSU1毒、7・・・
P−8iN膜、8・・・ゲート絶縁膜、9・・・ポリシ
リコンゲート、13・・・PSUII□’%、14・・
・窒化シリコン膜、15・・・PSG膜。
本発明の半導体装れを示す断面図を表わす。 1・・・P型シリコン半導体基板、21・・−N+型ソ
ース領域、22パ・N 型ドレイン領域、3・・・フィ
ールド(?;?化膜、4・・・PSU膜、5・・・アル
ミニウム「1己に91.6・・・PSU1毒、7・・・
P−8iN膜、8・・・ゲート絶縁膜、9・・・ポリシ
リコンゲート、13・・・PSUII□’%、14・・
・窒化シリコン膜、15・・・PSG膜。
Claims (1)
- 1、牛導体割板上に形成された絶縁ゲート型電界効果ト
ランジスタと、これを薇5よ5に前記基板上に形成され
た絶縁膜と、前記基板を覆うファイナルパシベーション
膜であるプラズマ気相化学反応法によって形成された窒
化シリコン膜とを有する半導体装置において、前記絶縁
膜は気相化学反応法によって形成された窒化シリコン膜
を電気的に安定な絶縁膜で挾んでなる3層構造の絶縁膜
であることをt時機とする半導体装置っ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22616582A JPS59117133A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22616582A JPS59117133A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59117133A true JPS59117133A (ja) | 1984-07-06 |
Family
ID=16840881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22616582A Pending JPS59117133A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59117133A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61226930A (ja) * | 1985-03-30 | 1986-10-08 | Sony Corp | 半導体装置 |
JPS61287151A (ja) * | 1985-06-14 | 1986-12-17 | Matsushita Electronics Corp | 半導体装置 |
JPS61289649A (ja) * | 1985-06-17 | 1986-12-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62264662A (ja) * | 1986-04-17 | 1987-11-17 | Mitsubishi Electric Corp | 半導体装置 |
JPH09139383A (ja) * | 1995-10-30 | 1997-05-27 | Sony Corp | 半導体装置 |
-
1982
- 1982-12-24 JP JP22616582A patent/JPS59117133A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61226930A (ja) * | 1985-03-30 | 1986-10-08 | Sony Corp | 半導体装置 |
JPS61287151A (ja) * | 1985-06-14 | 1986-12-17 | Matsushita Electronics Corp | 半導体装置 |
JPS61289649A (ja) * | 1985-06-17 | 1986-12-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62264662A (ja) * | 1986-04-17 | 1987-11-17 | Mitsubishi Electric Corp | 半導体装置 |
JPH09139383A (ja) * | 1995-10-30 | 1997-05-27 | Sony Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
US3739238A (en) | Semiconductor device with a field effect transistor | |
US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
US3917495A (en) | Method of making improved planar devices including oxide-nitride composite layer | |
JPS6022497B2 (ja) | 半導体装置 | |
US5138409A (en) | High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance | |
JPH04251983A (ja) | 半導体装置 | |
JPH0463546B2 (ja) | ||
JPH0350414B2 (ja) | ||
JP3296936B2 (ja) | 電力半導体素子 | |
JPS59117133A (ja) | 半導体装置 | |
JP2004303927A (ja) | 半導体素子 | |
JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
JPS5887874A (ja) | 絶縁ゲ−ト形半導体装置 | |
JPH0626235B2 (ja) | 半導体集積回路装置 | |
US4872045A (en) | Input protection device for C-MOS device | |
JPS63104449A (ja) | 半導体集積回路装置 | |
CA1123122A (en) | High voltage dielectrically isolated dual gate solid-state switch | |
JP3233002B2 (ja) | 電界効果トランジスタ | |
JPS61154131A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
JPH02283069A (ja) | 半導体装置 | |
JP2004165358A (ja) | Mosfetおよびこれを用いたサイリスタ | |
JPH02237167A (ja) | 半導体装置 | |
JPS551158A (en) | Semiconductor device | |
JPH1154505A (ja) | 半導体装置の製造方法 |