JPS61154131A - 絶縁ゲ−ト型電界効果半導体装置 - Google Patents
絶縁ゲ−ト型電界効果半導体装置Info
- Publication number
- JPS61154131A JPS61154131A JP59278206A JP27820684A JPS61154131A JP S61154131 A JPS61154131 A JP S61154131A JP 59278206 A JP59278206 A JP 59278206A JP 27820684 A JP27820684 A JP 27820684A JP S61154131 A JPS61154131 A JP S61154131A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- hydrogen
- field effect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は絶縁ゲート型電界効果半導体装置に関し、特に
パッシベーション膜構造の改良に係る。
パッシベーション膜構造の改良に係る。
絶縁ゲート型電界効果半導体装置の一例として、シリコ
ンゲートによるMO8型半導体装1の一般的な基本構造
を第21図に示す。同図において、1はP型シリコン基
板である。該シリコン基板1の表層には相互に分離され
たN+型のソース領域2およびドレイン領域3が形成さ
れている。この両頭域2.3は、夫々チャンネル領域側
の拡散深さの浅い部分21.31と、外側の拡散深さの
深い部分22.32からなっている。そのチャンネル領
域上にはゲート酸化膜4を介して多結晶シリコン層から
なるゲート電極5が形成されている。ゲ−ト電極上には
層間絶縁膜としてCVO−8iO2膜6が形成サレ、該
CVD−8i 02 II6上にはコンタクトホールを
介してソース領域、ドレイン領域またはゲート電極に夫
々オーミックコンタクトした金属配線層71〜73が形
成されている。また、金属配線層71〜73の上には、
表面を保護して信頼性を維持するため絶縁膜からなる最
終保護膜(一般にはパッシベーション膜と呼ばれる)8
が形成されている。なお、ソース領域2およびドレイン
領域3のチャンネル領域側を夫々拡散深さの浅いNゝ型
領領域2s、3sとしたのは、素子の微細化にに伴って
問題になる所謂ショートチャンネル効果を抑制するため
である。即ち、これによって不純物の横方向拡散が抑制
される結果、ソース領域およびドレイン領域が・ゲート
電極下へ侵入して形成されることによる実効チャンネル
長の短縮が抑制されることになる。
ンゲートによるMO8型半導体装1の一般的な基本構造
を第21図に示す。同図において、1はP型シリコン基
板である。該シリコン基板1の表層には相互に分離され
たN+型のソース領域2およびドレイン領域3が形成さ
れている。この両頭域2.3は、夫々チャンネル領域側
の拡散深さの浅い部分21.31と、外側の拡散深さの
深い部分22.32からなっている。そのチャンネル領
域上にはゲート酸化膜4を介して多結晶シリコン層から
なるゲート電極5が形成されている。ゲ−ト電極上には
層間絶縁膜としてCVO−8iO2膜6が形成サレ、該
CVD−8i 02 II6上にはコンタクトホールを
介してソース領域、ドレイン領域またはゲート電極に夫
々オーミックコンタクトした金属配線層71〜73が形
成されている。また、金属配線層71〜73の上には、
表面を保護して信頼性を維持するため絶縁膜からなる最
終保護膜(一般にはパッシベーション膜と呼ばれる)8
が形成されている。なお、ソース領域2およびドレイン
領域3のチャンネル領域側を夫々拡散深さの浅いNゝ型
領領域2s、3sとしたのは、素子の微細化にに伴って
問題になる所謂ショートチャンネル効果を抑制するため
である。即ち、これによって不純物の横方向拡散が抑制
される結果、ソース領域およびドレイン領域が・ゲート
電極下へ侵入して形成されることによる実効チャンネル
長の短縮が抑制されることになる。
ところで、上記MO3型半導体装置におけるバッシベー
シミン118としては、PSGII (燐を添加したS
iO2膜)が従来一般に用いられている。
シミン118としては、PSGII (燐を添加したS
iO2膜)が従来一般に用いられている。
然し乍ら、PSG膜によるパッシベーション膜は耐湿性
に問題があり、且つ侵入した水によってPSG中に含ま
れる燐が燐酸に転化されるため、金属配線71〜73
(通常はA1が用いられる)が腐蝕して不良を生じ易い
といった問題が発生していた。特に、水を通し易い樹脂
封止パッケージの場合にはこの問題が顕著に現れ、装置
の信頼性が著しく低下することになる。
に問題があり、且つ侵入した水によってPSG中に含ま
れる燐が燐酸に転化されるため、金属配線71〜73
(通常はA1が用いられる)が腐蝕して不良を生じ易い
といった問題が発生していた。特に、水を通し易い樹脂
封止パッケージの場合にはこの問題が顕著に現れ、装置
の信頼性が著しく低下することになる。
そこで、近年では上記PSG膜に代えて、耐湿性の良好
な窒化シリコンm<以下SiN膜という)をパッシベー
ション膜に使用する試みが種々なされ、プラズマ5iN
llを用いた例(下記文献1および文献2)、スパッタ
SiNを用いた例(下記文13)が夫々報告されている
。
な窒化シリコンm<以下SiN膜という)をパッシベー
ション膜に使用する試みが種々なされ、プラズマ5iN
llを用いた例(下記文献1および文献2)、スパッタ
SiNを用いた例(下記文13)が夫々報告されている
。
記
文献1
Fair & 3u1著のr T hresyold
−V oltaaeInstbility in M
O8FET=s due t。
−V oltaaeInstbility in M
O8FET=s due t。
Channel Hot Ho1e Es1tti
on J : I E3Transaction o
n Electron Device 、 vol、
ED−28pp83〜94 、(1,981)文献2 3un他著: Proc 18th I nt、 R
e1. Phys。
on J : I E3Transaction o
n Electron Device 、 vol、
ED−28pp83〜94 、(1,981)文献2 3un他著: Proc 18th I nt、 R
e1. Phys。
S Vll)、 Dp244〜251 (1980
)文献3 W、 G、 Mayer & R,B、 Fare著
:IE 3T ransaction on E
1ectron Q evice 。
)文献3 W、 G、 Mayer & R,B、 Fare著
:IE 3T ransaction on E
1ectron Q evice 。
vol、ED−30,no、2. p096〜103
(1983)(背景技術の同層点〕 上記文献1〜3には、5iNIIをMO8型半導体装置
のパッシベーション膜に用いることで何れの場合にも期
待通りの耐湿性を得られることが報告されている反面、
夫々法のような別の問題を派生することが報告されてい
る。
(1983)(背景技術の同層点〕 上記文献1〜3には、5iNIIをMO8型半導体装置
のパッシベーション膜に用いることで何れの場合にも期
待通りの耐湿性を得られることが報告されている反面、
夫々法のような別の問題を派生することが報告されてい
る。
まず、プラズマSiN膜でパッシベーション膜を形成し
た場合には、MO8型半導体装置のコンダクタンス低下
、閾値電圧の変動が、PSGIIを用いた場合よりも大
きいことが前記文献1および文献2に記載されている。
た場合には、MO8型半導体装置のコンダクタンス低下
、閾値電圧の変動が、PSGIIを用いた場合よりも大
きいことが前記文献1および文献2に記載されている。
著者等はその原因についても言及し、次のように述べて
いる。
いる。
即ち、上記のようにトランジスタのコンダクタンスが動
作中に低下する機構については、製造中の雰囲気やパッ
シベーション膜中に含まれる水素がMOSトランジスタ
のゲート酸化膜中に侵入し、この水素がトランジスタの
動作領域で発生する高エネルギーを持ったキャリアと反
応する結果、シリコン基板(S i )とゲート酸化膜
(SiOz)界面における所謂ダングリングボンドを生
成して界面単位が増加するというモデルを提出し、界面
単位の増加を実際に確認している。また、ゲート酸化膜
界面に電子がトラップされて閾値電圧が変動することを
確認し、この電子のトラップは前記界面単位の増加によ
りもたらされるものと推論している。そして、プラズマ
SiN膜をバッジベージ3ン膜とした場合にこれらの特
性変動が激しいのは、S i H4及びNH4の熱分解
反応でプラズマSiN膜を形成するため、工程雰囲気中
やパッシベーション膜中に存在する水素が多いためと考
えられている。
作中に低下する機構については、製造中の雰囲気やパッ
シベーション膜中に含まれる水素がMOSトランジスタ
のゲート酸化膜中に侵入し、この水素がトランジスタの
動作領域で発生する高エネルギーを持ったキャリアと反
応する結果、シリコン基板(S i )とゲート酸化膜
(SiOz)界面における所謂ダングリングボンドを生
成して界面単位が増加するというモデルを提出し、界面
単位の増加を実際に確認している。また、ゲート酸化膜
界面に電子がトラップされて閾値電圧が変動することを
確認し、この電子のトラップは前記界面単位の増加によ
りもたらされるものと推論している。そして、プラズマ
SiN膜をバッジベージ3ン膜とした場合にこれらの特
性変動が激しいのは、S i H4及びNH4の熱分解
反応でプラズマSiN膜を形成するため、工程雰囲気中
やパッシベーション膜中に存在する水素が多いためと考
えられている。
これに対し、スパッタSiN膜をバッシベーション膜に
用いる場合には5iNIll形成の工程雰囲気中に水素
は存在しないから、特性変動の増大を回避できることが
期待される。ところが前記の文献3には、プラズマSi
N膜を用いた場合に較べれば確かに特性変動は小さいが
、PSGIIの場合に比較すると依然として特性変動が
激しいという事実が報告され、その原因として著者等は
次のように述べている。
用いる場合には5iNIll形成の工程雰囲気中に水素
は存在しないから、特性変動の増大を回避できることが
期待される。ところが前記の文献3には、プラズマSi
N膜を用いた場合に較べれば確かに特性変動は小さいが
、PSGIIの場合に比較すると依然として特性変動が
激しいという事実が報告され、その原因として著者等は
次のように述べている。
即ち、PSG膜は水素を通し易いから、半導体装置中に
取り込まれていた水素が系外に抜出せるのに対し、スパ
ッタSiN膜は水素を通し難いため、パッシベーション
膜の形成工程以前に半導体装置中(特にゲート酸化II
)に取込まれた水素がホットキャリヤの影響で放出され
ても閉込められたまま外に抜出せない。従って、5tN
s形成時−のユバツタ工程時に水素の侵入が生じなくて
も、水素による影響はPSG膜の場合より大きくなる。
取り込まれていた水素が系外に抜出せるのに対し、スパ
ッタSiN膜は水素を通し難いため、パッシベーション
膜の形成工程以前に半導体装置中(特にゲート酸化II
)に取込まれた水素がホットキャリヤの影響で放出され
ても閉込められたまま外に抜出せない。従って、5tN
s形成時−のユバツタ工程時に水素の侵入が生じなくて
も、水素による影響はPSG膜の場合より大きくなる。
本発明は上記事情に鑑みてなされたもので、スパッタS
iN膜でパッシベーション膜を形成することにより良好
な耐湿性を得ると共に、動作中のホットキャリヤによる
特性変動をも抑制して安定した高い信頼性を得ることが
できる絶縁ゲート型電界効果半導体装置を提供するもの
である。
iN膜でパッシベーション膜を形成することにより良好
な耐湿性を得ると共に、動作中のホットキャリヤによる
特性変動をも抑制して安定した高い信頼性を得ることが
できる絶縁ゲート型電界効果半導体装置を提供するもの
である。
本発明による絶縁ゲート型電界効果半導体装置は、第一
導電型半導体層の表層に相互に離間して形成された第二
導電型のソース領域およびドレイン領域と、該両領域間
のチャンネル領域上にゲート酸化膜を介して形成された
ゲート電極と、前記半導体層を覆って形成された層間絶
縁膜上に形成された各種の金属配線層と、該金属配線層
を覆って形成されたパッシベーション膜とを具備し、こ
のパッシベーション膜が水素吸収能を有する絶縁膜とス
パッタ法により形成されたシリコン窒化膜とを順次積層
した積層膜からなることを特徴とするものである。
導電型半導体層の表層に相互に離間して形成された第二
導電型のソース領域およびドレイン領域と、該両領域間
のチャンネル領域上にゲート酸化膜を介して形成された
ゲート電極と、前記半導体層を覆って形成された層間絶
縁膜上に形成された各種の金属配線層と、該金属配線層
を覆って形成されたパッシベーション膜とを具備し、こ
のパッシベーション膜が水素吸収能を有する絶縁膜とス
パッタ法により形成されたシリコン窒化膜とを順次積層
した積層膜からなることを特徴とするものである。
本発明における水素吸収能を有する絶縁膜としては、例
えば低温気相成長法(プラズマCVD@)により堆積さ
れたシリコン酸化膜を用いることができる。低温で形成
されたプラズマSiO2膜が水素吸収能を有することに
ついては例えば既述の文献3に記載されており、著者等
はこのプラズマCVD−8i02躾をプラズマSiNの
パッシベーション膜下に介在させることで水素による特
性変動の防止を試みている。しかし、プラズマ9iNl
だけの場合に較べればホットキャリヤによる素子特性の
変動は半減するものの、PSG膜の場合と同程度にまで
改善されるには至っていない。
えば低温気相成長法(プラズマCVD@)により堆積さ
れたシリコン酸化膜を用いることができる。低温で形成
されたプラズマSiO2膜が水素吸収能を有することに
ついては例えば既述の文献3に記載されており、著者等
はこのプラズマCVD−8i02躾をプラズマSiNの
パッシベーション膜下に介在させることで水素による特
性変動の防止を試みている。しかし、プラズマ9iNl
だけの場合に較べればホットキャリヤによる素子特性の
変動は半減するものの、PSG膜の場合と同程度にまで
改善されるには至っていない。
本発明は上記の水素吸収能を有する絶縁膜とスパッタS
iN膜とを積層したパッシベーション膜構造を畏点とす
るもので、後述の実施例で説明するように、本発明はこ
の構成によって動作中に発生したホットキャリアと水素
の相互作用によるコンダクタ゛ンスの劣化および閾値電
圧の変動を抑制するものである。
iN膜とを積層したパッシベーション膜構造を畏点とす
るもので、後述の実施例で説明するように、本発明はこ
の構成によって動作中に発生したホットキャリアと水素
の相互作用によるコンダクタ゛ンスの劣化および閾値電
圧の変動を抑制するものである。
第1図は本発明の一実施例になる絶縁ゲート型電界効果
半導体装置を示す断面図である。この実施例におけるパ
ッシベーション膜以外の構造は第2図の従来例と全く同
じ1あるから、図中同一の部分には同一の参照番号を付
し、その説明を省略する。即ち、1はP型シリコン基板
、2.2r 。
半導体装置を示す断面図である。この実施例におけるパ
ッシベーション膜以外の構造は第2図の従来例と全く同
じ1あるから、図中同一の部分には同一の参照番号を付
し、その説明を省略する。即ち、1はP型シリコン基板
、2.2r 。
22はN0型ソース領域、3,31.32はN+型トド
レイン領域4はゲート酸化膜、5はゲート電極、6は層
間絶縁膜としてのCVD−8i02膜、71〜73はア
ルミニウム配線層である。他方、第1図の実施例におけ
るパッシベーション膜の構造は第2図の従来例とは異な
り、低温プラズマSiN膜により堆積したシリコン酸化
膜11およびスパッタS i Nll 2を順次積層形
成した構造からなっている。シリコン酸化膜11は膜厚
5000人で、水素吸収能を有している。また、プラズ
マSiN膜12は膜厚7000人で形成されている。
レイン領域4はゲート酸化膜、5はゲート電極、6は層
間絶縁膜としてのCVD−8i02膜、71〜73はア
ルミニウム配線層である。他方、第1図の実施例におけ
るパッシベーション膜の構造は第2図の従来例とは異な
り、低温プラズマSiN膜により堆積したシリコン酸化
膜11およびスパッタS i Nll 2を順次積層形
成した構造からなっている。シリコン酸化膜11は膜厚
5000人で、水素吸収能を有している。また、プラズ
マSiN膜12は膜厚7000人で形成されている。
上記実施例における作用および効果について説明すれば
次の通りである。
次の通りである。
まず、上記実施例のMO8型半導体装置を製造する際に
装置内部に取込まれる水素について検討すると、プラズ
マSiN膜を用いずにスパッタSiN[112を使用し
ていることから、上記実施例のMO8型半導体装置の製
造に際してパッシベーション膜形成時に水素がMO8F
ET部分に取込まれることはない。
装置内部に取込まれる水素について検討すると、プラズ
マSiN膜を用いずにスパッタSiN[112を使用し
ていることから、上記実施例のMO8型半導体装置の製
造に際してパッシベーション膜形成時に水素がMO8F
ET部分に取込まれることはない。
次に、上記実施例のMO8型半導体装置において、その
動作中にホットキャリヤの発生でゲート酸化114から
放出された水素の挙動を検討すると、この場合、放出さ
れた水素は水素吸収能を有するシリコン酸化1111に
吸収されるため、ゲート酸化膜4へ再拡散してMOSF
ETの特性に影響するのを防止することができる。
動作中にホットキャリヤの発生でゲート酸化114から
放出された水素の挙動を検討すると、この場合、放出さ
れた水素は水素吸収能を有するシリコン酸化1111に
吸収されるため、ゲート酸化膜4へ再拡散してMOSF
ETの特性に影響するのを防止することができる。
こうして、上記実施例のMO8型半導体装置では装置中
の水素によるフンダクタンスの劣化や閾値電圧の変動が
抑制され、安定した特性を得ることができる。また、5
iNIIをパッシベーション膜としていることから良好
な耐湿性が得られ、高い信頼性が得られることはいうま
でもない。
の水素によるフンダクタンスの劣化や閾値電圧の変動が
抑制され、安定した特性を得ることができる。また、5
iNIIをパッシベーション膜としていることから良好
な耐湿性が得られ、高い信頼性が得られることはいうま
でもない。
更に、上記実施例ではプラズマCVD−8iO2H11
を介在させることで、パッシベーション躾全体の強度を
維持しつつ膜質の硬いスパッタSiN膜12を薄くして
クラックの発生を防止できる効果が得られる。
を介在させることで、パッシベーション躾全体の強度を
維持しつつ膜質の硬いスパッタSiN膜12を薄くして
クラックの発生を防止できる効果が得られる。
なお、スパッタS i N11ll 2の上にプラズマ
SIN膜を積層形成することでスパッタS i N11
2の膜厚を薄くし、クラック発生を防止することも可能
である。この場合、スパッタSiN膜12が水素を殆ん
ど通さないから、プラズマSiN堆積時の水素の侵入を
防止することができる。
SIN膜を積層形成することでスパッタS i N11
2の膜厚を薄くし、クラック発生を防止することも可能
である。この場合、スパッタSiN膜12が水素を殆ん
ど通さないから、プラズマSiN堆積時の水素の侵入を
防止することができる。
(発明の効果〕
以上詳述したように、本発明によればスパッタSiN膜
でパッシベーション膜を形成することにより良好な耐湿
性を得ると共に、動作中のホットキャリアによる特性変
動をも抑制して安定した高い信頼性を得ることができる
絶縁ゲート型電界効果半導体装置を製造できる等、顕著
な効果が得られるものである。
でパッシベーション膜を形成することにより良好な耐湿
性を得ると共に、動作中のホットキャリアによる特性変
動をも抑制して安定した高い信頼性を得ることができる
絶縁ゲート型電界効果半導体装置を製造できる等、顕著
な効果が得られるものである。
第1図は本発明の一実施例になるMO8型半導体装置を
示す断面図、第2図は従来のMO8型半導体装置を示す
断面図である。 1・・・P型シリコン基板、2・・・N++ソース領域
、3・・・N+型トドレイン領域4・・・ゲート酸化膜
、5−y −トm m、6−CVD−8i 021.7
1〜73・・・アルミニウム配線層、8・・・パッシベ
ーション族、11・・・シリコン酸化膜、12・・・ス
パッタSiN膜。 出願人代理人 弁理士 鈴江武彦 第1図 第2 図 手続補正書く方式) 1.事件の表示 特願昭59−278206号 2、発明の名称 絶縁ゲート型電界効果半導体装置 3、補正をする者 事件との関係 特許出願人 (307) 株式会社 東芝 4、代理人 東京都港区虎ノ門1丁目26番5号第 17森ピル昭和
60年4月30日 7、補正の内容 明細書第4頁第15行〜明細書第5頁第8行の記載を以
下の通りに訂正します。 記 文献1 電気電子技術協会発行のエレクトロンデバイス第28巻
(1981年)、第83頁〜第94頁に掲載された、r
MO8FETにおけるチャンネル・ホットホール放出に
よる閾値電圧の不安定性」と題するフェアー及びサン共
著の論文(Fair & 3un;rThresyo
ld−Voltage In5tbilityin
MOS F E T −s due to Qh
annel Hot Ho1eEi+1ttion
J : IE3Transaction on
Electron Device 、 vol、E D
−28pp83〜94 (1981)文献2 第18ロ 80年)、第244頁〜第251頁に掲載されたサン等
による論文(Sunetal:Proc.18th
Int。 Rel, phys. Symp. 1)0244
〜251 (1980) )文献3 電気電子技術協会発行のエレクトロンデバイス第28巻
第2号( 1983年)、第96頁〜第103頁に掲載
された、ダプリュウー.ジー、メイヤー及びアール、ピ
ー、フェアー共著になる論文(W.G。 Maker & R. B. Fare : IE
3Transaction on [:1ectr
on Device 、 VOI,ED−30。
示す断面図、第2図は従来のMO8型半導体装置を示す
断面図である。 1・・・P型シリコン基板、2・・・N++ソース領域
、3・・・N+型トドレイン領域4・・・ゲート酸化膜
、5−y −トm m、6−CVD−8i 021.7
1〜73・・・アルミニウム配線層、8・・・パッシベ
ーション族、11・・・シリコン酸化膜、12・・・ス
パッタSiN膜。 出願人代理人 弁理士 鈴江武彦 第1図 第2 図 手続補正書く方式) 1.事件の表示 特願昭59−278206号 2、発明の名称 絶縁ゲート型電界効果半導体装置 3、補正をする者 事件との関係 特許出願人 (307) 株式会社 東芝 4、代理人 東京都港区虎ノ門1丁目26番5号第 17森ピル昭和
60年4月30日 7、補正の内容 明細書第4頁第15行〜明細書第5頁第8行の記載を以
下の通りに訂正します。 記 文献1 電気電子技術協会発行のエレクトロンデバイス第28巻
(1981年)、第83頁〜第94頁に掲載された、r
MO8FETにおけるチャンネル・ホットホール放出に
よる閾値電圧の不安定性」と題するフェアー及びサン共
著の論文(Fair & 3un;rThresyo
ld−Voltage In5tbilityin
MOS F E T −s due to Qh
annel Hot Ho1eEi+1ttion
J : IE3Transaction on
Electron Device 、 vol、E D
−28pp83〜94 (1981)文献2 第18ロ 80年)、第244頁〜第251頁に掲載されたサン等
による論文(Sunetal:Proc.18th
Int。 Rel, phys. Symp. 1)0244
〜251 (1980) )文献3 電気電子技術協会発行のエレクトロンデバイス第28巻
第2号( 1983年)、第96頁〜第103頁に掲載
された、ダプリュウー.ジー、メイヤー及びアール、ピ
ー、フェアー共著になる論文(W.G。 Maker & R. B. Fare : IE
3Transaction on [:1ectr
on Device 、 VOI,ED−30。
Claims (3)
- (1)第一導電型半導体層の表層に相互に離間して形成
された第二導電型のソース領域およびドレイン領域と、
該両領域間のチャンネル領域上にゲート酸化膜を介して
形成されたゲート電極と、前記半導体層を覆つて形成さ
れた層間絶縁膜上に形成された各種の金属配線層と、該
金属配線層を覆つて形成されたパッシベーション膜とを
具備し、このパッシベーション膜が水素吸収能を有する
絶縁膜とスパッタ法により形成されたシリコン窒化膜と
を順次積層した積層膜からなることを特徴とする絶縁ゲ
ート型電界効果半導体装置。 - (2)前記水素吸収能を有する絶縁膜が気相成長法によ
り形成されたシリコン酸化膜であることを特徴とする特
許請求の範囲第(1)項記載の絶縁ゲート型電界効果半
導体装置。 - (3)前記スパッタ法により形成されたシリコン窒化膜
上に、更にプラズマ堆積法によるシリコン窒化膜を積層
したことを特徴とする特許請求の範囲第(1)項または
第(2)項記載の絶縁ゲート型電界効果半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59278206A JPS61154131A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59278206A JPS61154131A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61154131A true JPS61154131A (ja) | 1986-07-12 |
Family
ID=17594071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59278206A Pending JPS61154131A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61154131A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01204433A (ja) * | 1988-02-09 | 1989-08-17 | Seiko Instr & Electron Ltd | Mos半導体装置とその製造方法 |
EP0412772A2 (en) * | 1989-08-09 | 1991-02-13 | Seiko Instruments Inc. | Semiconductor device with a passivation layer |
-
1984
- 1984-12-27 JP JP59278206A patent/JPS61154131A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01204433A (ja) * | 1988-02-09 | 1989-08-17 | Seiko Instr & Electron Ltd | Mos半導体装置とその製造方法 |
EP0412772A2 (en) * | 1989-08-09 | 1991-02-13 | Seiko Instruments Inc. | Semiconductor device with a passivation layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100470834C (zh) | 场效应晶体管 | |
US4855798A (en) | Semiconductor and process of fabrication thereof | |
US4603059A (en) | Method of manufacturing MIS capacitors for semiconductor IC devices | |
JPH10189587A (ja) | 複合誘電体層及び同形成方法 | |
US3906620A (en) | Method of producing multi-layer structure | |
JPS6022497B2 (ja) | 半導体装置 | |
US4665608A (en) | Method of manufacturing semiconductor devices | |
JPS61154131A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
EP3712953B1 (en) | Semiconductor device, manufacturing method thereof, and pressure transmitter using semiconductor device | |
JPS61154171A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
JPS5817673A (ja) | 電界効果トランジスタ | |
JPH118234A (ja) | 半導体装置 | |
JPS61172339A (ja) | 半導体装置の製造方法 | |
JPS59117133A (ja) | 半導体装置 | |
JP2002134504A (ja) | 半導体装置およびその製造方法 | |
JPS5923474B2 (ja) | 半導体装置 | |
US20230089797A1 (en) | Semiconductor device | |
JP2840261B2 (ja) | 半導体集積回路装置 | |
KR20000004346A (ko) | 반도체 소자 및 그 제조방법 | |
JPS61139066A (ja) | 半導体装置の製造方法 | |
US20230345729A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN114664941A (zh) | 半导体装置 | |
JP2532520B2 (ja) | 半導体装置 | |
JPH0626235B2 (ja) | 半導体集積回路装置 |