JP2004303927A - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP2004303927A JP2004303927A JP2003094785A JP2003094785A JP2004303927A JP 2004303927 A JP2004303927 A JP 2004303927A JP 2003094785 A JP2003094785 A JP 2003094785A JP 2003094785 A JP2003094785 A JP 2003094785A JP 2004303927 A JP2004303927 A JP 2004303927A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- type semiconductor
- region
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 199
- 229920005989 resin Polymers 0.000 claims abstract description 64
- 239000011347 resin Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】ダイオードの高耐圧化を容易に達成することが困難であった。
【解決手段】Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とから成る半導体基体４に傾斜側面７を設け、逆方向ベベル構造のダイオード素子を形成する。半導体基体４の傾斜側面７に絶縁性保護樹脂膜１０を設ける。この保護樹脂膜１０の上にフィールドプレート１１を設ける。フィールドプレート１１をアノード電極５に接続する。保護樹脂膜１０に比較的薄い第１の部分１７と比較的厚い第２の部分１８とを設ける。第１の部分１７はＮ−型半導体領域２の側面上に配置する。第２の部分１８はＮ＋型半導体領域３の側面上に配置する。
【選択図】 図３
【解決手段】Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とから成る半導体基体４に傾斜側面７を設け、逆方向ベベル構造のダイオード素子を形成する。半導体基体４の傾斜側面７に絶縁性保護樹脂膜１０を設ける。この保護樹脂膜１０の上にフィールドプレート１１を設ける。フィールドプレート１１をアノード電極５に接続する。保護樹脂膜１０に比較的薄い第１の部分１７と比較的厚い第２の部分１８とを設ける。第１の部分１７はＮ−型半導体領域２の側面上に配置する。第２の部分１８はＮ＋型半導体領域３の側面上に配置する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイオード、トランジスタ等のベベル構造の半導体素子に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−３５３２２７号公報
半導体基体の側面を傾斜させたダイオード、トランジスタ等の半導体素子、即ちベベル構造或いはメサ構造と呼ばれる半導体素子は例えば前記特許文献１に開示されている。
【０００３】
ベベル構造には、図１に示す順方向ベベル即ち正ベベル構造と、図２に示す逆方向ベベル即ち負ベベル構造との２種類がある。図１の順方向ベベル構造を有するダイオードは、Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とを含む半導体基体４と、アノード電極５と、カソード電極６と、傾斜側面７に形成されたパッシベーション膜即ち表面安定化保護膜８とから成る。Ｐ＋型半導体領域１の不純物濃度はＮ−型半導体領域２の不純物濃度よりも高い。従って、点線で示す空乏層９はＰ＋型半導体領域１よりもＮ−型半導体領域２側に厚く広がる。図１の順方向ベベル構造のダイオードは、空乏層９が側面７において厚く広がるので、耐圧が良好に向上するという利点を有する反面、ＰＮ接合が半導体基体４の下側に形成されるために、半導体基体４の上面側から深いエッチングを施す必要があり、生産性及び小型化の点で逆方向ベベル構造よりも劣るという欠点を有する。
【０００４】
図２の逆方向ベベル構造のダイオードにおいては半導体基体４の上面側から下面側に向ってＰ＋型半導体領域１、Ｎ−型半導体領域２、Ｎ＋型半導体領域３が順に配置されている。この逆方向ベベル構造では、Ｐ＋型半導体領域１からＮ−型半導体領域２に向って側面７が末広がり状に広がっているので、側面７における空乏層９の広がりが悪くなる。この結果、逆方向ベベル構造は耐圧の点で順方向ベベル構造に比べて不利である。しかし、逆方向ベベル構造ではＰＮ接合が半導体基体４の上面側に配置されるので、浅いエッチングによって傾斜側面７を形成でき、生産性及び小型化の点で順方向ベベル構造よりも有利である。
【０００５】
逆方向ベベル構造の半導体素子の耐圧向上を図るために、保護膜８として負電荷生成化合物（Ｚｎ化合物、Ａｌ化合物、Ｐｂ化合物）を含むガラスで形成することが試みられている。しかし、保護膜８をガラスで形成する場合には、次の問題があった。
（１） ガラス材料を７００℃以上の高温で焼成する必要があるため、製造工程上の制約が多い。即ち、焼成温度が高いため、ガラス保護膜を最終工程で形成することができない。
（２） ガラス形成後の応力により、半導体ウエハの反りが発生し易く、このウエハの反りによって後工程において種々の不都合が生じる。即ち、ウエハが反ると、例えばウエハを真空チャック式のステージに良好に吸着することができない等の工程上の問題が生じる。また、ウエハの反りの程度が大きいと、露光機の焦点深度に追従できず、ウエハ面内において均一なパターンプロファイルが得られない等の問題も生じる。
【０００６】
【発明が解決しようとする課題】
ガラス保護膜の問題を解決するために負電荷を有する樹脂で保護膜８を形成することが前記特許文献１に開示されている。しかし、現時点では、十分に信頼性が高く且つ安価な負電荷を有する樹脂が市販されておらず、負電荷を有する樹脂による保護膜の実用化に至っていない。
【０００７】
そこで、本発明の目的は、耐圧向上を容易且つ良好に達成することができるベベル構造の半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、第１及び第２の主面と側面とを有し、少なくとも第１導電型の第１の半導体領域と前記第１の半導体領域に隣接配置された第２導電型の第２の半導体領域とを含み、前記第１の半導体領域の第１導電型決定不純物の濃度が前記第２の半導体領域の第２導電型決定不純物の濃度よりも高く設定され、前記側面が傾斜領域を有し、前記第１の半導体領域と前記第２の半導体領域とのＰＮ接合の終端部が前記側面の傾斜領域に露出されている半導体基体と、前記第１及び第２の半導体領域に電圧を印加する電圧印加手段とを備えた半導体素子において、前記半導体基体の少なくとも前記第２の半導体領域の側面の一部又は全部に絶縁膜が形成され、前記絶縁膜の上にフィールドプレートが形成されていることを特徴とする半導体素子に係わるものである。
【０００９】
なお、請求項２に示すように、前記半導体基体は、更に、前記第２の半導体領域に隣接配置された第２導電型の第３の半導体領域を有し、前記第３の半導体領域は前記第２の半導体領域よりも高い不純物濃度を有し、前記絶縁膜は少なくとも前記第２及び第３の半導体領域の側面を覆うように形成され、前記絶縁膜の前記第２の半導体領域を覆う第１の部分の厚みが前記絶縁膜の前記第３の半導体領域を覆う第２の部分の厚みよりも薄く設定され、前記フィールドプレートは前記絶縁膜の少なくとも前記第１の部分の上に配置されていることが望ましい。
また、請求項３に示すように、前記半導体基体の側面は逆ベベル構造に形成されていることが望ましい。
また、請求項４に示すように、前記電圧印加手段は、前記第１の半導体領域に接続された第１の電極と、前記第２又は第３の半導体領域に接続された第２の電極とから成ることが望ましい。
また、請求項５に示すように、前記半導体基体は、更に、前記第１の半導体領域の中に島状に形成された第２導電型の第４の半導体領域を有することができる。この場合には、更に、前記第４の半導体領域に接続された第３の電極を設ける。
また、請求項６に示すように、前記絶縁膜は樹脂膜であることが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば、半導体基体の側面の傾斜領域に絶縁膜を介してフィールドプレートを設けるという比較的簡単な構造によって第２の半導体領域の側面に空乏層を良好に生じさせることができ、耐圧向上を容易に達成することができる。
請求項２の発明によれば、絶縁膜の比較的厚い第２の部分によって第３の半導体領域とフィールドプレートとの間の耐圧を高め、第２の半導体領域の側面の絶縁膜の比較的薄い第２の部分によってフィールドプレート効果を良好に得ることができる。
請求項３の発明によれば、逆方向ベベル構造であるので、傾斜領域を形成するためのエッチングの深さを浅くすることができ、生産性の向上及び小型化を達成することができる。
請求項６の発明によれば、側面を覆う絶縁膜が樹脂膜であるので、従来のガラス保護膜の焼成時の温度（例えば７００℃以上）よりも低い温度（例えば７００℃未満）で絶縁膜を形成することができる。このため半導体素子の製造工程上の制約が少なくなる。
【００１１】
【第１の実施形態】
次に、本発明の第１の実施形態に従うベベル構造又はメサ構造半導体素子としてのダイオードを説明する。図３のダイオードは、第１の半導体領域としてのＰ＋型半導体領域１と第２の半導体領域としてのＮ−型半導体領域２と第３の半導体領域としてのＮ＋型半導体領域３とから成るシリコン半導体基体４と、第１の電極としてのアノード電極５と、第２の電極としてのカソード電極６と、半導体基体４の傾斜側面７上に形成された絶縁膜としての樹脂膜１０と、フィールドプレート１１とから成る。
【００１２】
Ｐ＋型半導体領域１は半導体基体４の一方の主面１２に露出する表面を有するように配置されている。Ｎ−型半導体領域２はＰ＋型半導体領域１に隣接配置されている。Ｎ＋型半導体領域３はＮ−型半導体領域２に隣接配置され且つ半導体基体４の他方の主面１３に露出している。半導体基体４の一方の主面１２と他方の主面１３とは互いに平行である。また、Ｐ＋型半導体領域１とＮ−型半導体領域２との間のＰＮ接合１４及びＮ−型半導体領域２とＮ＋型半導体領域３との境界面１５は第１及び第２の主面１２、１３に対して平行である。Ｐ＋型半導体領域１のＰ型（第１導電型）決定不純物の濃度は、Ｎ−型半導体領域２のＮ型（第２導電型）決定不純物の濃度よりも高い。また、Ｎ＋型半導体領域のＮ型決定不純物の濃度はＮ−型半導体領域２のＮ型決定不純物の濃度よりも高い。
【００１３】
半導体基体４は傾斜側面７の他に垂直又はほぼ垂直な側面１６を有する。側面の傾斜領域としての傾斜側面７は一方の主面１２から他方の主面１３に向って末広がり状に形成されている。換言すれば、不純物濃度の高いＰ＋型半導体領域１から不純物濃度の低いＮ−型半導体領域２に向って徐々に広がるように傾斜側面７が形成されている。この傾斜側面７はＰＮ接合１４の端部及び境界面１５の端部が傾斜側面７に露出するように形成されている。従って、この傾斜側面７は逆方向ベベル構造のダイオードを構成している。
垂直な側面１６はＮ＋型半導体領域３に形成されている。
【００１４】
アノード電極５は半導体基体４の一方の主面１２においてＰ＋型半導体領域１にオーミック接触によって電気的に接続されている。カソード電極６は半導体基体４の他方の主面１３においてＮ＋型半導体領域３にオーミック接触によって電気的に接続されている。
【００１５】
絶縁性の樹脂膜１０は傾斜側面７及び一方の主面１２の一部を覆うように形成されている。この樹脂膜１０は、熱硬化性樹脂又は熱可塑性樹脂から選択することができ、例えば負電荷を含まないポリイミド樹脂層である。なお、ポリイミド樹脂等の負電荷を特別に与えないものは不可避的に正電荷を含む。従って、特別に負電荷を含まない樹脂材料は比較的容易に入手でき且つ安価である。樹脂膜１０はガラスの焼成温度（７００℃以上）よりも低い温度、例えば２００℃の熱処理で形成されている。
【００１６】
樹脂膜１０は、比較的薄い第１の部分１７とこの第１の部分１７よりも厚い第２の部分１８とを有する。樹脂膜１０の第１の部分１７はＰ＋型半導体領域１の側面と上面の一部及びＮ−型半導体領域２の側面を覆うように配置されている。樹脂膜１０の第２の部分１８はＮ＋型半導体領域３の傾斜側面を覆うように配置されている。第１の部分１７と第２の部分１８との境界は、Ｎ−型半導体領域２とＮ＋型半導体領域３との境界面１５が傾斜側面７に露出している点における接線に直交する直線即ち法線１９（鎖線で示す）に一致していることが望ましい。なお、第１の部分１７と第２の部分１８との境界が法線１９よりも下側になることは望ましくないが、少し上側になることは許される。第１及び第２の部分１７、１８の境界は定格逆方向電圧がアノード電極５とカソード電極６との間に印加された時に生じる空乏層９の下側の平坦面の傾斜側面７までの延長点よりも下側であることが望ましい。樹脂膜１０の第１の部分１７の厚さは、定格逆方向電圧がフィールドプレート１１とカソード電極６との間に印加された時にＮ−型半導体領域２にフィールドプレート効果によって空乏層を生じさせることが可能な値に設定される。樹脂膜１０の第２の部分１８にはフィールドプレート１１に定格逆方向電圧を印加した時にＮ＋型半導体領域３に空乏層を生じさせることが要求されておらず、フィールドプレート１１とＮ＋型半導体領域３との間の耐圧を所望値にすることが要求されている。従って、第２の部分１８の厚さは、フィールドプレート１１とＮ＋型半導体領域３との間の耐圧を空乏層９の中央部分（素子の中央部分）の耐圧以上にすることができるように決定される。樹脂膜１０を傾斜側面７の全部に設けることが望ましいが、Ｎ−型半導体領域２の側面の一部又は全部のみに設けて本発明の目的を達成することができる。
【００１７】
フィールドプレート１１は金属膜から成り、図３では樹脂膜１０の第１の部分１７の全部及び第２の部分１８の一部に設けられ、アノード電極５に接続されている。本実施形態ではフィールドプレート１１の形態領域を厳密に制限することが困難であるので、フィールドプレート１１は比較的広く形成され、樹脂膜１０の第２の部分１８の上まで延在している。しかし、フィールドプレート１１はＮ−型半導体領域２の側面近傍に空乏層を生じさせるためのものであるので、少なくともＮ−型半導体領域２の側面の一部に設ければ、本発明の目的が達成される。フィールドプレート１１に所定の電圧を印加するためにフィールドプレート１１をアノード電極５に接続することが構造上及び工程上望ましいが、これに限ることなく、別の電圧印加手段をフィールドプレート１１に接続することもできる。
【００１８】
図３のダイオードに順方向電圧が印加された時には、ＰＮ接合１４の近傍及び半導体基体４のフィールドプレート１１に対向する部分に空乏層が形成されず、順方向電流が流れる。
これに対して、ダイオードに逆方向電圧が印加された時にはＰＮ接合１４の近傍及び半導体基体４のフィールドプレート１１に対向する部分に図３において点線で示されている空乏層９が形成される。図３の空乏層９の中央部分における広がりは従来の図２の空乏層９の中央部分における広がりと実質的に同一であるが、図３の側面７の近傍部分における空乏層の広がりは図２のそれと明らかに相違している。即ち、もし、本発明に従うフィールドプレート１１が設けられていない時には図２に示すように逆方向ベベル構造特有な狭い広がりとなり、中央部分における空乏層の厚みよりも側面７の近傍部分における空乏層の厚みが薄くなり、半導体基体４の側面７において降伏が起こり易くなる。これに対して、図３では傾斜側面７に対向するフィールドプレート１１の働きによって傾斜側面７の近傍に空乏層が生じ、これがＰＮ接合１４の逆バイアスに基づく空乏層に加算即ち合成され、側面７の近傍部分における空乏層の厚みが中央部分の空乏層の厚みと同一又はこれ以上になり、側面７において降伏が生じにくくなり、耐圧が向上する。
【００１９】
図３の実施形態のダイオードは次の効果を有する。
（１） 逆方向ベベル構造を有するので、ＰＮ接合１４が浅い位置に形成され、傾斜側面７を形成するための半導体基体４のエッチングを短時間に行うことができ、生産性が向上し、且つダイオード素子の小型化（小面積化）を図ることができる。本実施形態では上述の効果に加えて、フィールドプレート１１による空乏層生成効果により、側面７の近傍に厚い空乏層を得ることができ、耐圧を向上させることができる。
（２） Ｎ＋型半導体領域３の傾斜側面上に樹脂膜１０の第２の部分１８が配置され、第２の部分１８はアノード電極５とカソード電極６との間に印加される許容逆方向電圧に耐えることができる厚みを有しているので、フィールドプレート１１とＮ＋型半導体領域３との間における破壊を防ぐことができる。なお、樹脂膜１０の第１の部分１７は空乏層を生成することを可能にするために比較的薄く形成されているが、ここでの耐圧は空乏層９の厚みと樹脂膜１０の第１の部分１７の厚みとの合計によって決定され、空乏層９の厚みが比較的厚いので、耐圧の高いダイオード素子の提供が可能になる。
（３） 樹脂膜１０は、例えば、負電荷を含まず、不可避的に添加されている正電荷を含む樹脂材料で形成されている。この種の負電荷を含まない樹脂材料は負電荷を含むものに比べて低コストである。この結果、ダイオードのコストの低減を図ることができる。
（４） 側面７の保護膜を樹脂膜１０としたので、この樹脂膜１０を形成するための高温処理が不要になり、製造工程上の制約が少なくなり、例えばアノード電極５等を形成した後に樹脂膜１０を形成することができる。また、樹脂膜１０の線膨張係数は、ガラス保護膜に比較してシリコン半導体基体４の線膨張係数に近い。この結果、複数のダイオード素子を含む半導体ウエハの反りが発生し難く、製造工程のトラブルが少なくなる。また、複数のダイオード素子を含む半導体ウエハの大口径化を図ることも可能である。要するに、前述したガラス保護膜の問題点（１）（２）を解決することができる。
【００２０】
【第２の実施形態】
次に、図４〜図６を参照して第２の実施形態のダイオード及びその製造方法を説明する。但し、第２の実施形態を示す図４〜図６及び第３〜第４の実施形態を示す図７及び図８において図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２１】
図４のダイオードは変形された樹脂膜１０ａを有し、この他は図３と同一に構成されている。図４の樹脂膜１０ａは第１の樹脂膜１７ａと第２の樹脂膜１８ａとの複合層から成る。第１の樹脂膜１７ａは傾斜側面７の全体と一方の主面１２の一部とに設けられ、均一又はほぼ均一の厚みに形成されている。第２の樹脂膜１８ａは第１の樹脂膜１７ａの下側一部の上に設けられ、その厚みが一方の主面１２側から他方の主面１３側に向って徐々に増大するように形成されている。また、第２の樹脂膜１８ａは少なくともＮ＋型半導体領域３の傾斜側面に対向するように形成されている。従って、Ｎ＋型半導体領域３の傾斜側面上には第１及び第２の樹脂膜１７ａ、１８ａの両方が設けられ、これ等の合計の厚みはＮ−型半導体領域２の傾斜側面上の第１及び第２の樹脂膜１７ａ、１８ａの厚みの合計よりも厚い。
【００２２】
Ｎ−型半導体領域２の傾斜側面の半分又はほぼ半分よりも上側は第１の樹脂膜１７ａのみで被覆され、これよりも下側は第１及び第２の樹脂膜１７ａ、１８ａの複合層で被覆されている。第１の樹脂膜１７ａの厚み、及びＮ−型半導体領域２の傾斜側面を覆う第１及び第２の樹脂膜１７ａ、１８ａの合計の厚みは、フィールドプレート１１に定格逆方向電圧を印加した時にＮ−型半導体領域２の側面近傍にフィールドプレート効果による空乏層が生じるように設定されている。
【００２３】
フィールドプレート１１は図３の場合と同様にアノード電極５からＮ＋型半導体領域３の傾斜側面の中間部分に至るように形成されている。
【００２４】
図５及び図６は図４のダイオードの形成方法を説明するための半導体ウエハの断面図である。図４のダイオードを製造する時にはまず、Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とを有するシリコン半導体ウエハ４ａを用意する。半導体ウエハ４ａは複数のダイオード素子を形成できる面積を有する。
【００２５】
次に、半導体ウエハ４ａに周知エッチングによるメサ溝７ａを形成する。このメサ溝７ａは、図４に示した傾斜側面７が得られるように形成される。
【００２６】
次に、半導体ウエハ４ａの一方の主面１２にアノード電極５を形成し、他方の主面１３にカソード電極６を形成する。なお、アノード電極５を形成した後にメサ溝７ａを形成するように工程の入れ換えを行うことができる。また、カソード電極６をアノード電極５の工程及びメサ溝７ａの工程よりも後に形成することができる。
【００２７】
次に、ディスペンサを使用してメサ溝７ａの傾斜側面７及び一方の主面１２の一部に第１の樹脂層を形成し、これに対してガラスの焼成温度（７００℃）よりも低い温度（例えば２００℃）の熱処理を施して図５に示す第１の樹脂膜１７ａを得る。
【００２８】
次に、第１の樹脂膜１７ａの底部側に、ディスペンサを使用して第２の樹脂層を形成し、これに対してガラスの焼成温度（７００℃）よりも低い温度（例えば２００℃）の熱処理を施して図６に示す第２の保護膜１８ａを得る。
【００２９】
次に、アノード電極５に接続されたフィールドプレート１１を形成し、しかる後、鎖線２０で示す部分で半導体ウエハ４ａを切断し、図４に示すダイオードを得る。
【００３０】
図４に示すダイオードにおいてもＮ＋型半導体領域３の傾斜側面は第１及び第２の樹脂膜１７ａ、１８ａの両方で覆われ、合計の厚みが大きくなっているので、図３の第２の部分１８と同様に機能する。従って、第２の実施形態のダイオードは第１の実施形態と同一の効果を有し、更に、Ｎ＋型半導体領域３の傾斜側面上に比較的厚い樹脂膜又は樹脂層を容易に形成できるという効果を有する。
【００３１】
【第３の実施形態】
図７に示す第３の実施形態の半導体素子はトランジスタであって、図３のダイオードに第４の半導体領域としてのＮ＋型半導体領域２１と第３の電極としてのエミッタ電極２２とを追加し、この他は図３と実質的に同一に構成したものである。図７のＰ＋型半導体領域１にはベース電極５ａが接続されている。図７のＮ−型半導体領域２は高抵抗コレクタ領域として機能し、Ｎ＋型半導体領域３は低抵抗コレクタ領域として機能し、電極６はコレクタ電極として機能する。図７の第３の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００３２】
【第４の実施形態】
図８に示す第４の実施形態のダイオードは図３の樹脂膜１０の代りに均一又はほぼ均一の厚さの樹脂膜１０ａを傾斜側面７の全体に設け、フィールドプレート１１の先端（下端）をＮ−型半導体領域２の側面内に樹脂膜１０ｂを介して対向するように配置し、この他は図３と同一に形成したものである。
【００３３】
この実施形態では定格逆方向電圧において空乏層９がＮ＋型半導体領域３に達しないように形成され且つフィールドプレート１１がＮ＋型半導体領域３に樹脂膜１０ｂを介して対向していないので、Ｎ＋型半導体領域３とフィールドプレート１１との間の耐圧が比較的高くなり、第１の実施形態と同様な効果を得ることができる。
なお、第４の実施形態は、耐圧の点では図３の第１の実施形態よりも劣るが、生産性の点で第１の実施形態よりも優れている。
【００３４】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図４〜図６の構造及び方法、及び図８の構造をトランジスタ、サイリスタ等の別の半導体素子にも適用することができる。また、図３の構造をトランジスタ以外のサイリスタ等の別の半導体素子にも適用することができる。
（２） 図３〜図８の半導体素子において垂直な側面１６を設けずに側面全体を傾斜させることができる。
（３） 図３〜図８において各半導体領域の導電型をそれぞれ逆にすることができる。
（４） 図１に示す順方向ベベル構造の半導体素子にも本発明を適用することができる。図１の場合には少なくともＰ＋型半導体領域１の側面全体とＮ−型半導体領域２の側面全体に樹脂膜を設け、この樹脂膜の上にフィールドプレートを設け、このフィールドプレートをアノード電極５に接続する。
（５） Ｎ＋型半導体領域３を省いてカソード又はコレクタ電極６をＮ−型半導体領域２にオーミツク接触させるこができる。
（６） 樹脂膜１０、１０ａ、１０ｂの代りに、シリコン酸化膜等の絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】従来の順方向ベベル構造のダイオードを示す断面図である。
【図２】従来の逆方向ベベル構造のダイオードを示す断面図である。
【図３】本発明の第１の実施形態に従うダイオードを示す断面図である。
【図４】本発明の第２の実施形態に従うダイオードを示す断面図である。
【図５】図４のダイオードの製造工程中の構造を示す断面図である。
【図６】図４のダイオードの別の製造工程中の構造を示す断面図である。
【図７】本発明の第３の実施形態に従うトランジスタを示す断面図である。
【図８】本発明の第４の実施形態に従うダイオードを示す断面図である。
【符号の説明】
１ Ｐ＋型半導体領域
２ Ｎ−型半導体領域
３ Ｎ＋型半導体領域
４ 半導体基体
５ アノード電極
６ カソード電極
７ 傾斜側面
９ 空乏層
１０ 樹脂膜
１１ フィールドプレート
１７ 第１の部分
１８ 第２の部分
【発明の属する技術分野】
本発明は、ダイオード、トランジスタ等のベベル構造の半導体素子に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−３５３２２７号公報
半導体基体の側面を傾斜させたダイオード、トランジスタ等の半導体素子、即ちベベル構造或いはメサ構造と呼ばれる半導体素子は例えば前記特許文献１に開示されている。
【０００３】
ベベル構造には、図１に示す順方向ベベル即ち正ベベル構造と、図２に示す逆方向ベベル即ち負ベベル構造との２種類がある。図１の順方向ベベル構造を有するダイオードは、Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とを含む半導体基体４と、アノード電極５と、カソード電極６と、傾斜側面７に形成されたパッシベーション膜即ち表面安定化保護膜８とから成る。Ｐ＋型半導体領域１の不純物濃度はＮ−型半導体領域２の不純物濃度よりも高い。従って、点線で示す空乏層９はＰ＋型半導体領域１よりもＮ−型半導体領域２側に厚く広がる。図１の順方向ベベル構造のダイオードは、空乏層９が側面７において厚く広がるので、耐圧が良好に向上するという利点を有する反面、ＰＮ接合が半導体基体４の下側に形成されるために、半導体基体４の上面側から深いエッチングを施す必要があり、生産性及び小型化の点で逆方向ベベル構造よりも劣るという欠点を有する。
【０００４】
図２の逆方向ベベル構造のダイオードにおいては半導体基体４の上面側から下面側に向ってＰ＋型半導体領域１、Ｎ−型半導体領域２、Ｎ＋型半導体領域３が順に配置されている。この逆方向ベベル構造では、Ｐ＋型半導体領域１からＮ−型半導体領域２に向って側面７が末広がり状に広がっているので、側面７における空乏層９の広がりが悪くなる。この結果、逆方向ベベル構造は耐圧の点で順方向ベベル構造に比べて不利である。しかし、逆方向ベベル構造ではＰＮ接合が半導体基体４の上面側に配置されるので、浅いエッチングによって傾斜側面７を形成でき、生産性及び小型化の点で順方向ベベル構造よりも有利である。
【０００５】
逆方向ベベル構造の半導体素子の耐圧向上を図るために、保護膜８として負電荷生成化合物（Ｚｎ化合物、Ａｌ化合物、Ｐｂ化合物）を含むガラスで形成することが試みられている。しかし、保護膜８をガラスで形成する場合には、次の問題があった。
（１） ガラス材料を７００℃以上の高温で焼成する必要があるため、製造工程上の制約が多い。即ち、焼成温度が高いため、ガラス保護膜を最終工程で形成することができない。
（２） ガラス形成後の応力により、半導体ウエハの反りが発生し易く、このウエハの反りによって後工程において種々の不都合が生じる。即ち、ウエハが反ると、例えばウエハを真空チャック式のステージに良好に吸着することができない等の工程上の問題が生じる。また、ウエハの反りの程度が大きいと、露光機の焦点深度に追従できず、ウエハ面内において均一なパターンプロファイルが得られない等の問題も生じる。
【０００６】
【発明が解決しようとする課題】
ガラス保護膜の問題を解決するために負電荷を有する樹脂で保護膜８を形成することが前記特許文献１に開示されている。しかし、現時点では、十分に信頼性が高く且つ安価な負電荷を有する樹脂が市販されておらず、負電荷を有する樹脂による保護膜の実用化に至っていない。
【０００７】
そこで、本発明の目的は、耐圧向上を容易且つ良好に達成することができるベベル構造の半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、第１及び第２の主面と側面とを有し、少なくとも第１導電型の第１の半導体領域と前記第１の半導体領域に隣接配置された第２導電型の第２の半導体領域とを含み、前記第１の半導体領域の第１導電型決定不純物の濃度が前記第２の半導体領域の第２導電型決定不純物の濃度よりも高く設定され、前記側面が傾斜領域を有し、前記第１の半導体領域と前記第２の半導体領域とのＰＮ接合の終端部が前記側面の傾斜領域に露出されている半導体基体と、前記第１及び第２の半導体領域に電圧を印加する電圧印加手段とを備えた半導体素子において、前記半導体基体の少なくとも前記第２の半導体領域の側面の一部又は全部に絶縁膜が形成され、前記絶縁膜の上にフィールドプレートが形成されていることを特徴とする半導体素子に係わるものである。
【０００９】
なお、請求項２に示すように、前記半導体基体は、更に、前記第２の半導体領域に隣接配置された第２導電型の第３の半導体領域を有し、前記第３の半導体領域は前記第２の半導体領域よりも高い不純物濃度を有し、前記絶縁膜は少なくとも前記第２及び第３の半導体領域の側面を覆うように形成され、前記絶縁膜の前記第２の半導体領域を覆う第１の部分の厚みが前記絶縁膜の前記第３の半導体領域を覆う第２の部分の厚みよりも薄く設定され、前記フィールドプレートは前記絶縁膜の少なくとも前記第１の部分の上に配置されていることが望ましい。
また、請求項３に示すように、前記半導体基体の側面は逆ベベル構造に形成されていることが望ましい。
また、請求項４に示すように、前記電圧印加手段は、前記第１の半導体領域に接続された第１の電極と、前記第２又は第３の半導体領域に接続された第２の電極とから成ることが望ましい。
また、請求項５に示すように、前記半導体基体は、更に、前記第１の半導体領域の中に島状に形成された第２導電型の第４の半導体領域を有することができる。この場合には、更に、前記第４の半導体領域に接続された第３の電極を設ける。
また、請求項６に示すように、前記絶縁膜は樹脂膜であることが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば、半導体基体の側面の傾斜領域に絶縁膜を介してフィールドプレートを設けるという比較的簡単な構造によって第２の半導体領域の側面に空乏層を良好に生じさせることができ、耐圧向上を容易に達成することができる。
請求項２の発明によれば、絶縁膜の比較的厚い第２の部分によって第３の半導体領域とフィールドプレートとの間の耐圧を高め、第２の半導体領域の側面の絶縁膜の比較的薄い第２の部分によってフィールドプレート効果を良好に得ることができる。
請求項３の発明によれば、逆方向ベベル構造であるので、傾斜領域を形成するためのエッチングの深さを浅くすることができ、生産性の向上及び小型化を達成することができる。
請求項６の発明によれば、側面を覆う絶縁膜が樹脂膜であるので、従来のガラス保護膜の焼成時の温度（例えば７００℃以上）よりも低い温度（例えば７００℃未満）で絶縁膜を形成することができる。このため半導体素子の製造工程上の制約が少なくなる。
【００１１】
【第１の実施形態】
次に、本発明の第１の実施形態に従うベベル構造又はメサ構造半導体素子としてのダイオードを説明する。図３のダイオードは、第１の半導体領域としてのＰ＋型半導体領域１と第２の半導体領域としてのＮ−型半導体領域２と第３の半導体領域としてのＮ＋型半導体領域３とから成るシリコン半導体基体４と、第１の電極としてのアノード電極５と、第２の電極としてのカソード電極６と、半導体基体４の傾斜側面７上に形成された絶縁膜としての樹脂膜１０と、フィールドプレート１１とから成る。
【００１２】
Ｐ＋型半導体領域１は半導体基体４の一方の主面１２に露出する表面を有するように配置されている。Ｎ−型半導体領域２はＰ＋型半導体領域１に隣接配置されている。Ｎ＋型半導体領域３はＮ−型半導体領域２に隣接配置され且つ半導体基体４の他方の主面１３に露出している。半導体基体４の一方の主面１２と他方の主面１３とは互いに平行である。また、Ｐ＋型半導体領域１とＮ−型半導体領域２との間のＰＮ接合１４及びＮ−型半導体領域２とＮ＋型半導体領域３との境界面１５は第１及び第２の主面１２、１３に対して平行である。Ｐ＋型半導体領域１のＰ型（第１導電型）決定不純物の濃度は、Ｎ−型半導体領域２のＮ型（第２導電型）決定不純物の濃度よりも高い。また、Ｎ＋型半導体領域のＮ型決定不純物の濃度はＮ−型半導体領域２のＮ型決定不純物の濃度よりも高い。
【００１３】
半導体基体４は傾斜側面７の他に垂直又はほぼ垂直な側面１６を有する。側面の傾斜領域としての傾斜側面７は一方の主面１２から他方の主面１３に向って末広がり状に形成されている。換言すれば、不純物濃度の高いＰ＋型半導体領域１から不純物濃度の低いＮ−型半導体領域２に向って徐々に広がるように傾斜側面７が形成されている。この傾斜側面７はＰＮ接合１４の端部及び境界面１５の端部が傾斜側面７に露出するように形成されている。従って、この傾斜側面７は逆方向ベベル構造のダイオードを構成している。
垂直な側面１６はＮ＋型半導体領域３に形成されている。
【００１４】
アノード電極５は半導体基体４の一方の主面１２においてＰ＋型半導体領域１にオーミック接触によって電気的に接続されている。カソード電極６は半導体基体４の他方の主面１３においてＮ＋型半導体領域３にオーミック接触によって電気的に接続されている。
【００１５】
絶縁性の樹脂膜１０は傾斜側面７及び一方の主面１２の一部を覆うように形成されている。この樹脂膜１０は、熱硬化性樹脂又は熱可塑性樹脂から選択することができ、例えば負電荷を含まないポリイミド樹脂層である。なお、ポリイミド樹脂等の負電荷を特別に与えないものは不可避的に正電荷を含む。従って、特別に負電荷を含まない樹脂材料は比較的容易に入手でき且つ安価である。樹脂膜１０はガラスの焼成温度（７００℃以上）よりも低い温度、例えば２００℃の熱処理で形成されている。
【００１６】
樹脂膜１０は、比較的薄い第１の部分１７とこの第１の部分１７よりも厚い第２の部分１８とを有する。樹脂膜１０の第１の部分１７はＰ＋型半導体領域１の側面と上面の一部及びＮ−型半導体領域２の側面を覆うように配置されている。樹脂膜１０の第２の部分１８はＮ＋型半導体領域３の傾斜側面を覆うように配置されている。第１の部分１７と第２の部分１８との境界は、Ｎ−型半導体領域２とＮ＋型半導体領域３との境界面１５が傾斜側面７に露出している点における接線に直交する直線即ち法線１９（鎖線で示す）に一致していることが望ましい。なお、第１の部分１７と第２の部分１８との境界が法線１９よりも下側になることは望ましくないが、少し上側になることは許される。第１及び第２の部分１７、１８の境界は定格逆方向電圧がアノード電極５とカソード電極６との間に印加された時に生じる空乏層９の下側の平坦面の傾斜側面７までの延長点よりも下側であることが望ましい。樹脂膜１０の第１の部分１７の厚さは、定格逆方向電圧がフィールドプレート１１とカソード電極６との間に印加された時にＮ−型半導体領域２にフィールドプレート効果によって空乏層を生じさせることが可能な値に設定される。樹脂膜１０の第２の部分１８にはフィールドプレート１１に定格逆方向電圧を印加した時にＮ＋型半導体領域３に空乏層を生じさせることが要求されておらず、フィールドプレート１１とＮ＋型半導体領域３との間の耐圧を所望値にすることが要求されている。従って、第２の部分１８の厚さは、フィールドプレート１１とＮ＋型半導体領域３との間の耐圧を空乏層９の中央部分（素子の中央部分）の耐圧以上にすることができるように決定される。樹脂膜１０を傾斜側面７の全部に設けることが望ましいが、Ｎ−型半導体領域２の側面の一部又は全部のみに設けて本発明の目的を達成することができる。
【００１７】
フィールドプレート１１は金属膜から成り、図３では樹脂膜１０の第１の部分１７の全部及び第２の部分１８の一部に設けられ、アノード電極５に接続されている。本実施形態ではフィールドプレート１１の形態領域を厳密に制限することが困難であるので、フィールドプレート１１は比較的広く形成され、樹脂膜１０の第２の部分１８の上まで延在している。しかし、フィールドプレート１１はＮ−型半導体領域２の側面近傍に空乏層を生じさせるためのものであるので、少なくともＮ−型半導体領域２の側面の一部に設ければ、本発明の目的が達成される。フィールドプレート１１に所定の電圧を印加するためにフィールドプレート１１をアノード電極５に接続することが構造上及び工程上望ましいが、これに限ることなく、別の電圧印加手段をフィールドプレート１１に接続することもできる。
【００１８】
図３のダイオードに順方向電圧が印加された時には、ＰＮ接合１４の近傍及び半導体基体４のフィールドプレート１１に対向する部分に空乏層が形成されず、順方向電流が流れる。
これに対して、ダイオードに逆方向電圧が印加された時にはＰＮ接合１４の近傍及び半導体基体４のフィールドプレート１１に対向する部分に図３において点線で示されている空乏層９が形成される。図３の空乏層９の中央部分における広がりは従来の図２の空乏層９の中央部分における広がりと実質的に同一であるが、図３の側面７の近傍部分における空乏層の広がりは図２のそれと明らかに相違している。即ち、もし、本発明に従うフィールドプレート１１が設けられていない時には図２に示すように逆方向ベベル構造特有な狭い広がりとなり、中央部分における空乏層の厚みよりも側面７の近傍部分における空乏層の厚みが薄くなり、半導体基体４の側面７において降伏が起こり易くなる。これに対して、図３では傾斜側面７に対向するフィールドプレート１１の働きによって傾斜側面７の近傍に空乏層が生じ、これがＰＮ接合１４の逆バイアスに基づく空乏層に加算即ち合成され、側面７の近傍部分における空乏層の厚みが中央部分の空乏層の厚みと同一又はこれ以上になり、側面７において降伏が生じにくくなり、耐圧が向上する。
【００１９】
図３の実施形態のダイオードは次の効果を有する。
（１） 逆方向ベベル構造を有するので、ＰＮ接合１４が浅い位置に形成され、傾斜側面７を形成するための半導体基体４のエッチングを短時間に行うことができ、生産性が向上し、且つダイオード素子の小型化（小面積化）を図ることができる。本実施形態では上述の効果に加えて、フィールドプレート１１による空乏層生成効果により、側面７の近傍に厚い空乏層を得ることができ、耐圧を向上させることができる。
（２） Ｎ＋型半導体領域３の傾斜側面上に樹脂膜１０の第２の部分１８が配置され、第２の部分１８はアノード電極５とカソード電極６との間に印加される許容逆方向電圧に耐えることができる厚みを有しているので、フィールドプレート１１とＮ＋型半導体領域３との間における破壊を防ぐことができる。なお、樹脂膜１０の第１の部分１７は空乏層を生成することを可能にするために比較的薄く形成されているが、ここでの耐圧は空乏層９の厚みと樹脂膜１０の第１の部分１７の厚みとの合計によって決定され、空乏層９の厚みが比較的厚いので、耐圧の高いダイオード素子の提供が可能になる。
（３） 樹脂膜１０は、例えば、負電荷を含まず、不可避的に添加されている正電荷を含む樹脂材料で形成されている。この種の負電荷を含まない樹脂材料は負電荷を含むものに比べて低コストである。この結果、ダイオードのコストの低減を図ることができる。
（４） 側面７の保護膜を樹脂膜１０としたので、この樹脂膜１０を形成するための高温処理が不要になり、製造工程上の制約が少なくなり、例えばアノード電極５等を形成した後に樹脂膜１０を形成することができる。また、樹脂膜１０の線膨張係数は、ガラス保護膜に比較してシリコン半導体基体４の線膨張係数に近い。この結果、複数のダイオード素子を含む半導体ウエハの反りが発生し難く、製造工程のトラブルが少なくなる。また、複数のダイオード素子を含む半導体ウエハの大口径化を図ることも可能である。要するに、前述したガラス保護膜の問題点（１）（２）を解決することができる。
【００２０】
【第２の実施形態】
次に、図４〜図６を参照して第２の実施形態のダイオード及びその製造方法を説明する。但し、第２の実施形態を示す図４〜図６及び第３〜第４の実施形態を示す図７及び図８において図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２１】
図４のダイオードは変形された樹脂膜１０ａを有し、この他は図３と同一に構成されている。図４の樹脂膜１０ａは第１の樹脂膜１７ａと第２の樹脂膜１８ａとの複合層から成る。第１の樹脂膜１７ａは傾斜側面７の全体と一方の主面１２の一部とに設けられ、均一又はほぼ均一の厚みに形成されている。第２の樹脂膜１８ａは第１の樹脂膜１７ａの下側一部の上に設けられ、その厚みが一方の主面１２側から他方の主面１３側に向って徐々に増大するように形成されている。また、第２の樹脂膜１８ａは少なくともＮ＋型半導体領域３の傾斜側面に対向するように形成されている。従って、Ｎ＋型半導体領域３の傾斜側面上には第１及び第２の樹脂膜１７ａ、１８ａの両方が設けられ、これ等の合計の厚みはＮ−型半導体領域２の傾斜側面上の第１及び第２の樹脂膜１７ａ、１８ａの厚みの合計よりも厚い。
【００２２】
Ｎ−型半導体領域２の傾斜側面の半分又はほぼ半分よりも上側は第１の樹脂膜１７ａのみで被覆され、これよりも下側は第１及び第２の樹脂膜１７ａ、１８ａの複合層で被覆されている。第１の樹脂膜１７ａの厚み、及びＮ−型半導体領域２の傾斜側面を覆う第１及び第２の樹脂膜１７ａ、１８ａの合計の厚みは、フィールドプレート１１に定格逆方向電圧を印加した時にＮ−型半導体領域２の側面近傍にフィールドプレート効果による空乏層が生じるように設定されている。
【００２３】
フィールドプレート１１は図３の場合と同様にアノード電極５からＮ＋型半導体領域３の傾斜側面の中間部分に至るように形成されている。
【００２４】
図５及び図６は図４のダイオードの形成方法を説明するための半導体ウエハの断面図である。図４のダイオードを製造する時にはまず、Ｐ＋型半導体領域１とＮ−型半導体領域２とＮ＋型半導体領域３とを有するシリコン半導体ウエハ４ａを用意する。半導体ウエハ４ａは複数のダイオード素子を形成できる面積を有する。
【００２５】
次に、半導体ウエハ４ａに周知エッチングによるメサ溝７ａを形成する。このメサ溝７ａは、図４に示した傾斜側面７が得られるように形成される。
【００２６】
次に、半導体ウエハ４ａの一方の主面１２にアノード電極５を形成し、他方の主面１３にカソード電極６を形成する。なお、アノード電極５を形成した後にメサ溝７ａを形成するように工程の入れ換えを行うことができる。また、カソード電極６をアノード電極５の工程及びメサ溝７ａの工程よりも後に形成することができる。
【００２７】
次に、ディスペンサを使用してメサ溝７ａの傾斜側面７及び一方の主面１２の一部に第１の樹脂層を形成し、これに対してガラスの焼成温度（７００℃）よりも低い温度（例えば２００℃）の熱処理を施して図５に示す第１の樹脂膜１７ａを得る。
【００２８】
次に、第１の樹脂膜１７ａの底部側に、ディスペンサを使用して第２の樹脂層を形成し、これに対してガラスの焼成温度（７００℃）よりも低い温度（例えば２００℃）の熱処理を施して図６に示す第２の保護膜１８ａを得る。
【００２９】
次に、アノード電極５に接続されたフィールドプレート１１を形成し、しかる後、鎖線２０で示す部分で半導体ウエハ４ａを切断し、図４に示すダイオードを得る。
【００３０】
図４に示すダイオードにおいてもＮ＋型半導体領域３の傾斜側面は第１及び第２の樹脂膜１７ａ、１８ａの両方で覆われ、合計の厚みが大きくなっているので、図３の第２の部分１８と同様に機能する。従って、第２の実施形態のダイオードは第１の実施形態と同一の効果を有し、更に、Ｎ＋型半導体領域３の傾斜側面上に比較的厚い樹脂膜又は樹脂層を容易に形成できるという効果を有する。
【００３１】
【第３の実施形態】
図７に示す第３の実施形態の半導体素子はトランジスタであって、図３のダイオードに第４の半導体領域としてのＮ＋型半導体領域２１と第３の電極としてのエミッタ電極２２とを追加し、この他は図３と実質的に同一に構成したものである。図７のＰ＋型半導体領域１にはベース電極５ａが接続されている。図７のＮ−型半導体領域２は高抵抗コレクタ領域として機能し、Ｎ＋型半導体領域３は低抵抗コレクタ領域として機能し、電極６はコレクタ電極として機能する。図７の第３の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００３２】
【第４の実施形態】
図８に示す第４の実施形態のダイオードは図３の樹脂膜１０の代りに均一又はほぼ均一の厚さの樹脂膜１０ａを傾斜側面７の全体に設け、フィールドプレート１１の先端（下端）をＮ−型半導体領域２の側面内に樹脂膜１０ｂを介して対向するように配置し、この他は図３と同一に形成したものである。
【００３３】
この実施形態では定格逆方向電圧において空乏層９がＮ＋型半導体領域３に達しないように形成され且つフィールドプレート１１がＮ＋型半導体領域３に樹脂膜１０ｂを介して対向していないので、Ｎ＋型半導体領域３とフィールドプレート１１との間の耐圧が比較的高くなり、第１の実施形態と同様な効果を得ることができる。
なお、第４の実施形態は、耐圧の点では図３の第１の実施形態よりも劣るが、生産性の点で第１の実施形態よりも優れている。
【００３４】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図４〜図６の構造及び方法、及び図８の構造をトランジスタ、サイリスタ等の別の半導体素子にも適用することができる。また、図３の構造をトランジスタ以外のサイリスタ等の別の半導体素子にも適用することができる。
（２） 図３〜図８の半導体素子において垂直な側面１６を設けずに側面全体を傾斜させることができる。
（３） 図３〜図８において各半導体領域の導電型をそれぞれ逆にすることができる。
（４） 図１に示す順方向ベベル構造の半導体素子にも本発明を適用することができる。図１の場合には少なくともＰ＋型半導体領域１の側面全体とＮ−型半導体領域２の側面全体に樹脂膜を設け、この樹脂膜の上にフィールドプレートを設け、このフィールドプレートをアノード電極５に接続する。
（５） Ｎ＋型半導体領域３を省いてカソード又はコレクタ電極６をＮ−型半導体領域２にオーミツク接触させるこができる。
（６） 樹脂膜１０、１０ａ、１０ｂの代りに、シリコン酸化膜等の絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】従来の順方向ベベル構造のダイオードを示す断面図である。
【図２】従来の逆方向ベベル構造のダイオードを示す断面図である。
【図３】本発明の第１の実施形態に従うダイオードを示す断面図である。
【図４】本発明の第２の実施形態に従うダイオードを示す断面図である。
【図５】図４のダイオードの製造工程中の構造を示す断面図である。
【図６】図４のダイオードの別の製造工程中の構造を示す断面図である。
【図７】本発明の第３の実施形態に従うトランジスタを示す断面図である。
【図８】本発明の第４の実施形態に従うダイオードを示す断面図である。
【符号の説明】
１ Ｐ＋型半導体領域
２ Ｎ−型半導体領域
３ Ｎ＋型半導体領域
４ 半導体基体
５ アノード電極
６ カソード電極
７ 傾斜側面
９ 空乏層
１０ 樹脂膜
１１ フィールドプレート
１７ 第１の部分
１８ 第２の部分
Claims (6)
- 第１及び第２の主面と側面とを有し、少なくとも第１導電型の第１の半導体領域と前記第１の半導体領域に隣接配置された第２導電型の第２の半導体領域とを含み、前記第１の半導体領域の第１導電型決定不純物の濃度が前記第２の半導体領域の第２導電型決定不純物の濃度よりも高く設定され、前記側面が傾斜領域を有し、前記第１の半導体領域と前記第２の半導体領域とのＰＮ接合の終端部が前記側面の傾斜領域に露出されている半導体基体と、
前記第１及び第２の半導体領域に電圧を印加する電圧印加手段と
を備えた半導体素子において、
前記半導体基体の少なくとも前記第２の半導体領域の側面の一部又は全部に絶縁膜が形成され、前記絶縁膜の上にフィールドプレートが形成されていることを特徴とする半導体素子。 - 前記半導体基体は、更に、前記第２の半導体領域に隣接配置された第２導電型の第３の半導体領域を有し、前記第３の半導体領域は前記第２の半導体領域よりも高い不純物濃度を有し、前記絶縁膜は少なくとも前記第２及び第３の半導体領域の側面を覆うように形成され、前記絶縁膜の前記第２の半導体領域を覆う第１の部分の厚みが前記絶縁膜の前記第３の半導体領域を覆う第２の部分の厚みよりも薄く設定され、前記フィールドプレートは前記絶縁膜の少なくとも前記第１の部分の上に配置されていることを特徴とする請求項１記載の半導体素子。
- 前記半導体基体の側面は逆ベベル構造に形成されていることを特徴とする請求項１又は２記載の半導体素子。
- 前記電圧印加手段は、前記第１の半導体領域に接続された第１の電極と、前記第２又は第３の半導体領域に接続された第２の電極とから成ることを特徴とする請求項１又は２記載の半導体素子。
- 前記半導体基体は、更に、前記第１の半導体領域の中に島状に形成された第４の半導体領域を有し、前記第４の半導体領域は第２導電型を有し、前記電圧印加手段は前記第１の半導体領域に接続された第１の電極と前記第２又は第３の半導体領域に接続された第２の電極とから成り、
更に、前記第４の半導体領域に接続された第３の電極を有していることを特徴とする請求項１又は２記載の半導体素子。 - 前記絶縁膜は樹脂膜であることを特徴とする請求項１乃至５のいずれかに記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003094785A JP2004303927A (ja) | 2003-03-31 | 2003-03-31 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003094785A JP2004303927A (ja) | 2003-03-31 | 2003-03-31 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303927A true JP2004303927A (ja) | 2004-10-28 |
Family
ID=33407276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003094785A Pending JP2004303927A (ja) | 2003-03-31 | 2003-03-31 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004303927A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216927A (ja) * | 2005-02-03 | 2006-08-17 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2008227398A (ja) * | 2007-03-15 | 2008-09-25 | Sanken Electric Co Ltd | 半導体装置の製法 |
| CN101465382B (zh) * | 2007-12-21 | 2010-12-22 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| CN103489926A (zh) * | 2012-06-08 | 2014-01-01 | 丰田合成株式会社 | 半导体器件 |
| CN104681633A (zh) * | 2015-01-08 | 2015-06-03 | 北京时代民芯科技有限公司 | 具备低漏电高耐压终端结构的台面二极管及其制备方法 |
| CN105355654A (zh) * | 2015-10-13 | 2016-02-24 | 上海瞬雷电子科技有限公司 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
-
2003
- 2003-03-31 JP JP2003094785A patent/JP2004303927A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216927A (ja) * | 2005-02-03 | 2006-08-17 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2011097117A (ja) * | 2005-02-03 | 2011-05-12 | Power Integrations Inc | エッジ終端構造を持つ高電圧縦型トランジスタ |
| JP2008227398A (ja) * | 2007-03-15 | 2008-09-25 | Sanken Electric Co Ltd | 半導体装置の製法 |
| CN101465382B (zh) * | 2007-12-21 | 2010-12-22 | 三洋电机株式会社 | 台型半导体装置及其制造方法 |
| CN103489926A (zh) * | 2012-06-08 | 2014-01-01 | 丰田合成株式会社 | 半导体器件 |
| CN104681633A (zh) * | 2015-01-08 | 2015-06-03 | 北京时代民芯科技有限公司 | 具备低漏电高耐压终端结构的台面二极管及其制备方法 |
| CN105355654A (zh) * | 2015-10-13 | 2016-02-24 | 上海瞬雷电子科技有限公司 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
| CN105355654B (zh) * | 2015-10-13 | 2019-01-18 | 上海瞬雷电子科技有限公司 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11869961B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7768101B2 (en) | Semiconductor device having an insulated gate bipolar transistor and a free wheel diode | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US5710442A (en) | Semiconductor device and method of manufacturing same | |
| US10468510B2 (en) | Semiconductor device and manufacturing method of the same | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| JP4221012B2 (ja) | 半導体装置とその製造方法 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2003318399A (ja) | 半導体装置およびその製造方法 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| JP6150542B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6423598B1 (en) | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit | |
| US7253471B2 (en) | Semiconductor structure having thick stabilization layer | |
| JP2020072137A (ja) | 半導体装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| JPS6146066B2 (ja) | ||
| JPH0248147B2 (ja) | ||
| JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| JPS61147570A (ja) | ショットキバリア半導体装置 | |
| JP3789580B2 (ja) | 高耐圧半導体装置 |