JPS5911133B2 - 関数発生器 - Google Patents
関数発生器Info
- Publication number
- JPS5911133B2 JPS5911133B2 JP53107105A JP10710578A JPS5911133B2 JP S5911133 B2 JPS5911133 B2 JP S5911133B2 JP 53107105 A JP53107105 A JP 53107105A JP 10710578 A JP10710578 A JP 10710578A JP S5911133 B2 JPS5911133 B2 JP S5911133B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- type flip
- binary counter
- binary
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は任意に周波数設定が行なえる関数発生器に関す
るものである。
るものである。
従来、この種のものとして正弦波、三角波、矩形波、そ
の他各種の関数発生器があるか、いずれも周波数設定は
ダイヤル目盛を用いたアナログ方式のものであり、設定
周波数と、実際の発生周波数の間にはずれが発生したり
、また３桁以上に周波数設定分解能を高める事が困難で
ある等の欠点を有していた。
の他各種の関数発生器があるか、いずれも周波数設定は
ダイヤル目盛を用いたアナログ方式のものであり、設定
周波数と、実際の発生周波数の間にはずれが発生したり
、また３桁以上に周波数設定分解能を高める事が困難で
ある等の欠点を有していた。
本発明は上記欠点を除去すべく、周波数設定をバイナリ
コードで行なうと共にディジタル回路を採用して、設定
された周波数と全く同一の任意の関数を発生させること
ができる関数発生器を提供しようとするものである。
コードで行なうと共にディジタル回路を採用して、設定
された周波数と全く同一の任意の関数を発生させること
ができる関数発生器を提供しようとするものである。
以下、本発明の一実施例を図に従つて説明する。
即ち第１図において、１は可変周波数パルス発生器で、
ＣＰ４とＣＰ２の２相クロックを発生するクロツクジヱ
ネレータ６と４ビットのバイナリカウンタ（Ｍ５３、２
９３）２個と、８個のＤ形フリップフロップと、１個の
ＯＲゲートより構成される。今、ＲＯＭ３のメモリ容量
を８ビットの２５６バイトすると、バイナリカウンタ２
は８ビットとなり、同時に最小周波数を１Ｈ２とすると
、可変周波数パルス発生器１の中の各Ｄ形フリップフロ
ップＱ出力の必要周波数はＤＦ８が２５６×２°Ｈ２３
ＤＦ７が２５６×２１Ｈ２同様にＤＦ４が２５６×２７
Ｈ２となり、基準発振器５の周波数は２５６×２９Ｈ２
となる。なお、可変周波数パルス発生器１の各部におけ
る周波数はＣＰ＝２５６×２９Ｈｚ ＣＰを＝２５６×２８Ｈ２ ＣＰ２二２５６×２８Ｈ２ Ａ１二２５６×２７Ｈｚ Ｂを＝２５６×２６Ｈｚ Ｃ１＝２５６×２５Ｈｚ Ｄを＝２５６×２４Ｈ２ Ａｌ二２５６×２３Ｈ２ Ｂ２二２５６×２２Ｈ２ となる。
ＣＰ４とＣＰ２の２相クロックを発生するクロツクジヱ
ネレータ６と４ビットのバイナリカウンタ（Ｍ５３、２
９３）２個と、８個のＤ形フリップフロップと、１個の
ＯＲゲートより構成される。今、ＲＯＭ３のメモリ容量
を８ビットの２５６バイトすると、バイナリカウンタ２
は８ビットとなり、同時に最小周波数を１Ｈ２とすると
、可変周波数パルス発生器１の中の各Ｄ形フリップフロ
ップＱ出力の必要周波数はＤＦ８が２５６×２°Ｈ２３
ＤＦ７が２５６×２１Ｈ２同様にＤＦ４が２５６×２７
Ｈ２となり、基準発振器５の周波数は２５６×２９Ｈ２
となる。なお、可変周波数パルス発生器１の各部におけ
る周波数はＣＰ＝２５６×２９Ｈｚ ＣＰを＝２５６×２８Ｈ２ ＣＰ２二２５６×２８Ｈ２ Ａ１二２５６×２７Ｈｚ Ｂを＝２５６×２６Ｈｚ Ｃ１＝２５６×２５Ｈｚ Ｄを＝２５６×２４Ｈ２ Ａｌ二２５６×２３Ｈ２ Ｂ２二２５６×２２Ｈ２ となる。
次に、可変周波数パルス発生器の動作を第２図に示すタ
イミングチヤートに従つて説明する。
イミングチヤートに従つて説明する。
すなわち、基準発振器５の出力ＣＰはマークスペース比
１：１のパルスであり、ＣＰを基準にして、第２図に示
すようなりロツクパルスＣＰ，とＣＰ２を作る。Ａ，，
Ｂｌ，Ｃｌ・・・・・・は、バイナリカウンタ（Ｍ５３
２９３）の出力であり、周波数はそれぞれ％に分周され
ている。Ｄ形フリツプフロツプＤＦｌ〜ＤＦ８はＡｌ，
Ｂｌ，Ｃｌ，・・・・・・の立上りで、バイナリ入力Ｆ
７〜ＦＯを読込み、ＣＰ２の゛０゛レベルでりセツトさ
れる。その結果を論理式で表わせば次のようになる。例
えば、１２６Ｈｚの正弦波を発生させる場合はとなり、
そしてこれを上記（１）式に代入すると となつて、 ０Ｒグート出力Σは となる。
１：１のパルスであり、ＣＰを基準にして、第２図に示
すようなりロツクパルスＣＰ，とＣＰ２を作る。Ａ，，
Ｂｌ，Ｃｌ・・・・・・は、バイナリカウンタ（Ｍ５３
２９３）の出力であり、周波数はそれぞれ％に分周され
ている。Ｄ形フリツプフロツプＤＦｌ〜ＤＦ８はＡｌ，
Ｂｌ，Ｃｌ，・・・・・・の立上りで、バイナリ入力Ｆ
７〜ＦＯを読込み、ＣＰ２の゛０゛レベルでりセツトさ
れる。その結果を論理式で表わせば次のようになる。例
えば、１２６Ｈｚの正弦波を発生させる場合はとなり、
そしてこれを上記（１）式に代入すると となつて、 ０Ｒグート出力Σは となる。
また、バイナリカウンタ２のビツト数はＲＯＭ３のメモ
リ容量によつて決定される。
リ容量によつて決定される。
例えば、第３図に示すように正弦波を想定し、１周期を
一等分してＲＯＭのアドレスＸ＝１，２・・・・・・，
２５６Ｘに割り当て、そのデータをＳｌｎ−・２πとし
て書込むものとすれば、バイナリカウンタ２は８ビツト
で、ＲＯＭ３のアドレスをすべてスキヤンすることがで
きる。
一等分してＲＯＭのアドレスＸ＝１，２・・・・・・，
２５６Ｘに割り当て、そのデータをＳｌｎ−・２πとし
て書込むものとすれば、バイナリカウンタ２は８ビツト
で、ＲＯＭ３のアドレスをすべてスキヤンすることがで
きる。
また、Ｓｉｎ−Ｘ・２πの値は正、負０ ゝ ２
５６の値をとるので、負は２の補数表示となり、データ
長を８ビツトすればデータ値は±１２７以下となる。
５６の値をとるので、負は２の補数表示となり、データ
長を８ビツトすればデータ値は±１２７以下となる。
Ｘ
Ｄ（Ｘ）＝〔１２７ｓ１ｎ− ・２π〕
但し、〔〕は小数点以下四拾五人を示す。
なお、下記表はＲＯＭ３に書き込むデータ値のコード表
を示すものであつて、上記Ｄ−Ａコンバータ４は下記表
に示すＲＯＭのデータ出力をアナログ値に変換し、第３
図に示すような階段近似の正弦波を発生する。
を示すものであつて、上記Ｄ−Ａコンバータ４は下記表
に示すＲＯＭのデータ出力をアナログ値に変換し、第３
図に示すような階段近似の正弦波を発生する。
本発明の一実施例として正弦波関数について説明したが
他の任意の関数発生器も構成することができるのは言う
までもなく、また周波数の可変範囲として１〜２５５Ｈ
ｚまでとして説明したが、可変周波数パルス発生器１の
バイナリカウンタ（Ｍ５３２９３）を増加し、基準発振
器の周波数を変えることにより可変範囲を拡大すること
もできるものである。
他の任意の関数発生器も構成することができるのは言う
までもなく、また周波数の可変範囲として１〜２５５Ｈ
ｚまでとして説明したが、可変周波数パルス発生器１の
バイナリカウンタ（Ｍ５３２９３）を増加し、基準発振
器の周波数を変えることにより可変範囲を拡大すること
もできるものである。
以上のように、この発明によればバイナリ入力によつて
周波数精度の高い安定した関数発生器を提供できるもの
で、計算機のプロセスＩ／φとして非常に効果を発揮す
るものである。
周波数精度の高い安定した関数発生器を提供できるもの
で、計算機のプロセスＩ／φとして非常に効果を発揮す
るものである。
第１図は本発明の一実施例を示す構成図、第２図はその
タイミングチヤート、第３図は正弦波関数の場合の出力
波形図である。 図において、１は可変周波数パルス発生器、２はバイナ
リカウンタ、３はＲＯＭｌ４はＤ−Ａコンバータ、５は
基準発振器、６はクロツクジヱネレータである。
タイミングチヤート、第３図は正弦波関数の場合の出力
波形図である。 図において、１は可変周波数パルス発生器、２はバイナ
リカウンタ、３はＲＯＭｌ４はＤ−Ａコンバータ、５は
基準発振器、６はクロツクジヱネレータである。
Claims (1)
- １ クロックジェネレータ、バイナリカウンタ、Ｄ形フ
リップフロップおよびＯＲゲートで構成して上記バイナ
リカウンタの出力を上記Ｄ形フリップフロップのＴ入力
端子にまた外部からのバイナリ入力指令信号を上記Ｄ形
フリップフロップのＤ入力端子にそれぞれ与え各々の上
記Ｄ形フリップフロップの＠Ｑ＠出力を上記ＯＲゲート
に供給させて上記バイナリ入力指令信号によつて基準周
波数を制御する可変周波数パルス発生器と、この可変周
波数パルス発生器の出力をカウントするバイナリカウン
タと、このバイナリカウンタの値をアドレスとして任意
の関数の１周期分の値をデータとして書き込まれたＲＯ
Ｍと、このＲＯＭのディジタル出力をアナログ値に変換
するＤ−Ａコンバータとを備えてなる関数発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53107105A JPS5911133B2 (ja) | 1978-08-31 | 1978-08-31 | 関数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53107105A JPS5911133B2 (ja) | 1978-08-31 | 1978-08-31 | 関数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5534722A JPS5534722A (en) | 1980-03-11 |
| JPS5911133B2 true JPS5911133B2 (ja) | 1984-03-13 |
Family
ID=14450579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53107105A Expired JPS5911133B2 (ja) | 1978-08-31 | 1978-08-31 | 関数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911133B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138900U (ja) * | 1981-02-20 | 1982-08-30 | ||
| JPS57170395A (en) * | 1981-03-31 | 1982-10-20 | Toyoda Automatic Loom Works | Method of automatically operating forklift truck with automatic cargo work mechanism |
| DE3132559A1 (de) * | 1981-08-18 | 1983-03-17 | Gebhardt Fördertechnik GmbH, 6920 Sinsheim | Verfahren zum steuern einer paletten-verteileranlage |
| JPH0741963B2 (ja) * | 1988-12-09 | 1995-05-10 | 小松フォークリフト株式会社 | 荷役車両用在庫管理方法 |
| JPH06100117A (ja) * | 1992-09-25 | 1994-04-12 | Nippon Filing Co Ltd | 流動棚の入出庫制御装置 |
-
1978
- 1978-08-31 JP JP53107105A patent/JPS5911133B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5534722A (en) | 1980-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
| US4815018A (en) | Spurless fractional divider direct digital frequency synthesizer and method | |
| US4241408A (en) | High resolution fractional divider | |
| JPS5911133B2 (ja) | 関数発生器 | |
| US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
| US3746891A (en) | Digitally controlled sine wave generator | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPS6328368B2 (ja) | ||
| JPS6156651B2 (ja) | ||
| JP2561394Y2 (ja) | デジタルシンセサイザ | |
| JPS6010922A (ja) | バイナリ−カウンタ | |
| EP0017479A1 (en) | Memory refresh control apparatus | |
| JP2705936B2 (ja) | 電話機のｄｔｍｆ信号発生装置 | |
| US3657635A (en) | Digital phase shift frequency synthesizer | |
| SU1478203A1 (ru) | Генератор кусочно-линейных функций | |
| JPS6233394Y2 (ja) | ||
| JPS60187123A (ja) | 可変周波数パルス発生装置 | |
| JPH0412488B2 (ja) | ||
| JPH03155219A (ja) | パルス出力発生方法 | |
| SU1092483A1 (ru) | Функциональный генератор | |
| JP2719071B2 (ja) | タイミング制御信号発生回路 | |
| JPH0611622Y2 (ja) | 正弦波発振器 | |
| KR930003014B1 (ko) | 정전압 정주파수 인버터 베이스 신호 발생회로 | |
| SU570203A1 (ru) | Устройство дл изменени частоты следовани импульсов |