JP2705936B2 - 電話機のｄｔｍｆ信号発生装置 - Google Patents
電話機のｄｔｍｆ信号発生装置Info
- Publication number
- JP2705936B2 JP2705936B2 JP62316525A JP31652587A JP2705936B2 JP 2705936 B2 JP2705936 B2 JP 2705936B2 JP 62316525 A JP62316525 A JP 62316525A JP 31652587 A JP31652587 A JP 31652587A JP 2705936 B2 JP2705936 B2 JP 2705936B2
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- signal
- wave data
- frequency
- reference frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明は、記憶されているデジタルデータを基に複
数の周波数を有する擬似正弦波信号を発生して、DTMF信
号を発生する電話機のDTMF信号発生装置に関する。 （ｂ）従来の技術 １つの原発振器の出力を基に、安定した異なる周波数
の擬似正弦波信号を択一的に発生する擬似正弦信号発生
装置として第９図に示すものがある。同図において１
は、水晶発振子等を用い安定した基準信号を発する原発
振器であり、その出力はプログラマブル分周器20に加え
られる。分周器20は希望周波数を選択する制御信号CTに
対応して所定の整数分周比で基準信号を分周する。カウ
ンタ22は分周器20の出力信号をカウントし、カウント値
に応じてROM24のアドレス選択信号を出力する。ROM24に
は正弦波データが予め書き込まれており、カウンタ22の
カウントが進むに従って、順次読み出されたデジタルデ
ータは、D/Aコンバータ26によって、第10図（Ａ）ある
いは（Ｂ）のような正弦波形に近似した段階波信号に変
換される。同図からわかるように発生する信号の周波数
は、分周比の選択によるROMデータの読み出し速度によ
って決定されるので、段階波の各段階でのステップ期間
T0（T0′）は周波数に応じて変化する。こうして得られ
た擬似正弦波段階信号は、図外のフィルタ回路の通過に
より正弦波信号となる。 （ｃ）発明が解決しようとする問題点 従来のように整数の分周比によって周波数が決定され
る構成であれば、接近した周波数の正弦波信号を発生さ
せようとすれば、原発振器の発振周波数を高く設定しな
ければならない。ところが、このような高い周波数信号
を扱う場合、回路動作を安定化するために動作電圧を高
くする必要があり、それに伴い動作電流が増大するとい
う欠点があった。この欠点は特にバッテリー駆動する場
合に、大きな障害となっていた。 この発明の目的は原発振器の周波数を低くして動作電
圧および動作電流を低減するとともに周波数精度の高い
擬似正弦波信号を発生する電話機のDTMF信号発生装置を
提供することにある。 （ｄ）問題点を解決するための手段 この発明の電話機のDTMF信号発生装置は、基準周波数
信号発生回路と、その出力発生すべき正弦波データのス
テップ期間と同じ周期を有する単一の基準周波数信号を
発生する基準周波数信号発生回路と、 発生すべき正弦波の周波数ごとの基本単位データを記
憶する複数の正弦波データメモリと、 前記基準周波数信号をカウントして前記正弦波データ
メモリに対するアドレス信号を発生し、前記正弦波デー
タメモリの出力信号の周期と同じ周期でカウント値が元
に戻るようなカウント動作を行うプログラマブルカウン
タと、 前記正弦波データメモリの出力信号をアナログ信号に
変換するD/Aコンバータとからなり、 前記基準周波数信号発生回路は、32.768kHzの発振子
によって前記基準周波数信号を発生する回路であること
を特徴とする。 また、前記複数の正弦波データメモリのうち、幾つか
の正弦波データメモリには、発生すべき正弦波信号の複
数周期分のデータを記憶して、規定された複数種の正弦
波の周波数に対する偏差を一定範囲内に収めたことを特
徴とする。 （ｅ）作用 この発明の電話機のDTMF信号発生装置においては、基
準周波数信号発生回路は基準となる周波数信号を発生
し、その出力信号がカウンタによりカウントされる。正
弦波データメモリはこのカウンタ出力をアドレスとして
正弦波データを順次発生し、D/Aコンバータによってア
ナログ信号に変換される。この発明では、前記カウンタ
はプログラマブルカウンタであり、発生すべき正弦波の
周波数に対応した周期をカウントする。また前記正弦波
データメモリには発生すべき正弦波の周波数ごとの基本
単位データが記憶されている。 第２図（Ａ），（Ｂ）は正弦波データメモリの内容を
波形として表したものであり、周波数の異なる二つの例
を示している。この発明では基準周波数信号発生回路は
発生すべき正弦波信号の周波数にかかわらず常に一定の
基準周波数信号を発生する。したがって同図に示すよう
に発生された擬似正弦波信号のステップ期間T0は一定で
ある。同図（Ａ）に示した例では正弦波データメモリに
０〜９の10個分のデータが記憶されていて、プログラマ
ブルカウンタは０〜９を１周期としてカウントする。同
図（Ｂ）に示した例では正弦波データメモリに０〜14の
15個分のデータが記憶されていて、プログラマブルカウ
ンタはこれを１周期としてカウントする。 このように原発振周波数の分周比を可変して正弦波デ
ータメモリの読み出し速度を可変するのではなく、基準
周波数信号発生回路の周波数は発生すべき正弦波の周波
数に対応した周期をカウントするために用い低い周波数
を基準周波数とすることができる。 さらに、時計用として大量生産されている32.768kHz
の発振子によって基準周波数信号を発生させる構成を採
用したているので低コスト化を図ることができる。 （ｆ）実施例 第１図はこの発明の１実施例である電話機のDTMF（Du
al Tone Multi Frequency）信号発生装置のブロック図
である。図において１は比較的低周波の基準周波数信号
発生回路であり、プログラマブルカウンタ2,3は基準周
波数信号をカウントする。４〜11は発生すべき正弦波信
号の周波数に応じて予め正弦波データが書き込まれてい
るROM（正弦波データメモリ）である。信号CE1〜CE4お
よびRE1〜RE4はそれぞれダイアルテンキー17の押下に対
応して発生するカラム（COL）側の周波数選択信号およ
びロウ（ROW）側の周波数選択信号である。前記プログ
ラマブルカウンタ2,3はそれぞれ選択信号によって予め
定められている周期でカウントを行い、ROM4〜７のいず
れか一つとROM8〜11のいずれか一つが選択されてカウン
タの内容によってアドレス指定が行われる。ROMから読
み出されたデータはそれぞれD/Aコンバータ12,13によっ
てアナログ信号に変換され重畳される。その後増幅回路
およびローパスフィルタを経て電話回線へDTMF信号とし
て送出される。 第３図（Ａ），（Ｂ）および第４図（Ａ），（Ｂ）は
同装置の具体的回路図である。 図において１はインバータ，水晶発振子，抵抗，コン
デンサから構成された基準周波数信号発生回路であり、
32.768kHzの基準周波数信号を発生する。30〜36はそれ
ぞれＤ型フリップフロップであり、EX−NORゲート37と
ともに７ビットの擬似ランダムカウンタを構成してい
る。38はフリップフロップ30〜36の７ビット出力の値が
所定値に達したことを検出するROM（テコーダ）であ
る。39,40,41,42はROM38の出力信号に応じてフリップフ
ロップ30〜36をリセットするための回路である。以上の
回路によって第１図に示したプログラマブルカウンタ３
を構成している。なお、第３図（Ａ）において上部半面
に示した回路は前述の回路構成と同一であり、第１図に
示したプログラマブルカウンタ２を構成している。 プログラマブルカウンタの動作は次の通りである。 第５図は前記プログラマブルカウンタのリセット解除
後のタイミングチャートである。ここでＲとＣは各フリ
ップフロップ30〜36に入力されるリセット信号とクロッ
ク信号であり、0Q〜6Qはフリップフロップ30〜36のＱ出
力である。まず各フリップフロップはすべてリセット状
態であり32,36のＱ出力は“L"であるため、ゲート37の
出力は“H"である。したがってリセット解除後の最初の
クロックの立ち上がりでフリップフロップ30がセットさ
れる。30のＱ出力が“H"となることにより次のクロック
の立ち上がりでフリップフロップ31がセットされる。31
のＱ出力が“H"となることによりさらに次のクロックの
立ち上がりでフリップフロップ32がセットされる。32の
Ｑ出力が“H"となることによりゲート37の出力が“L"と
なり、次のクロックの立ち上がりでフリップフロップ30
がリセットされフリップフロップ33はセットされる。以
下同様にしてカウント動作を行う。なお、この実施例で
はすべてのフリップフロップに共通のクロック信号を与
えているため各ビット間の遅延が生じない利点がある。 第４図（Ａ），（Ｂ）は第３図（Ａ）に示したROM38
および38′の論理回路である。第４図（Ａ）において信
号RE1〜RE4はカウンタの周期を選択する信号であり、例
えばRE1が“H"であればNANDゲート38aが選択される。各
NANDゲート38a〜38dの入力には前記７ビットのカウンタ
出力が選択的に接続されている。例えばゲート38aはそ
の入力に0000010の７ビットデータが入力されたとき
“L"を出力し、その結果ゲート38eの出力RCOを“H"とす
る。前記７ビットのデータは第５図に示したカウンタの
26ステップ目の値であり、RE1が選択されているときカ
ウンタが０から26までカウントしたときRCOが“H"とな
る。同様にゲート38b,38c,38dはカウンタの値がそれぞ
れ48,21,19となったときRCOが“H"となる。 以上のようにしてRCO信号が“H"となれば第３図
（Ａ）に示したフリップフロップ39はクロックの立ち下
がり（インバータ42を介して反転されたクロック信号が
与えられている）でセットされ、続くクロックの立ち上
がりでNANDゲート40の出力が“L"となり、ゲート41の出
力が“H"となる。その結果フリップフロップ30〜36がす
べてリセットされる。このようにして信号RE1〜RE4のい
ずれか一つを選択することによって四通りの周期でカウ
ント動作を行う。 第３図（Ｂ）は第１図に示した正弦波データを記憶す
るROM4〜11とD/Aコンバータ12,13部分の具体的回路図で
ある。図に示すように正弦波データを記憶する各ROMに
は前記プログラマブルカウンタのデータがアドレスとし
て入力されていて、５ビットのデータを出力する。例え
ば信号RE1が与えられるとROM8が選択され、プログラマ
ブルカウンタのカウント値をアドレスとする５ビットの
データを出力する。図において14,15はROMから出力され
た各ビットの信号を電圧信号VREF1またはVREF3に変換す
るアナログスイッチである。アナログスイッチから出力
された電圧信号はラダー型D/Aコンバータ12,13によって
それぞれアナログ信号に変換され重畳される。オペアン
プ16は前記基準電圧VREF1とVREF3の中点電圧VREF2を基
準にして増幅を行う。 以上のようにして信号RE1〜RE4とCE1〜CE4をそれぞれ
選択することによって所定の２周波信号の重畳されたDT
MF信号が得られる。 第６図（Ａ）はCCITT（The International Telegraph
and Telephone Consultative Committee）の勧告で定
められているDTMF信号の周波数などを示している。図に
おいてFsはROW1〜ROW4とCOL1〜COL4の各規格上の周波数
であり、TsはFsの１周期を示している。Ｓは原発振器の
周波数を32.768kHzとしてこれを基準周波数とした場合
に正弦波の１周期を構成するカウンタのステップ数を示
している。TaはＳのステップ数で得られる正弦波の１周
期であり、ΔＴは規格上の周期Tsに対する実際の周期Ta
の誤差を示している。このように実際の正弦波信号の周
期Taが規格上の周期Tsに最も近似するステップ数Ｓを求
めそのステップ数分の正弦波データをメモリに予め書き
込んでいる。但しROW2,ROW3およびCOL2の信号について
は２周期分の正弦波データを１単位周期として用いてい
る。これは次に述べる理由による。 第６図（Ｂ）はROW2,ROW3,COL2について１周期分の正
弦波データをメモリに書き込む場合について表してい
る。図に示すようにCOL2の誤差は±1.5％の規格から外
れている。ROW2とROW3については一応規格内であるが、
原発振器を構成する発振子の初期バラツキや温度変化，
電圧変化によるバラツキなどを考慮して総合的に±1.5
％の規格に収める必要がある。そこで、発生すべき正弦
波信号の複数周期を１単位として扱い正弦波データメモ
リにその１単位のデータを書き込む。この場合第６図
（Ａ）に示したように２周期分を１単位周期として扱う
ことにより、ROW2,ROW3,COL2のいずれも周波数偏差を規
格内に収めている。 正弦波データメモリのデータを５ビットで表し、１単
位周期を正弦波の−（1/2）π〜（3/2）πの範囲を書き
込むものとすれば、カウンタのステップｍに対する正弦
波データの値Ｖは次の計算式により求められる。 Ｖ＝｛31（１−cosmθ）｝/2 ここで θ＝ｎ×360゜/S（n:単位周期の数） （S:全ステップ数） ｍ＝0,1,2… 第７図は一例としてROW1についてプログラマブルカウ
ンタのステップ，正弦波データメモリのアドレス，その
データおよびレベルとの関係を示している。また第８図
は各周波数の正弦波信号を発生する際に用いられる正弦
波データの記憶内容を波形として示し、（Ａ）〜（Ｄ）
はROW1〜ROW4、（Ｅ）〜（Ｈ）はCOL1〜COL4の正弦波デ
ータに対応している。 また、基準周波数信号発生回路には、32.768kHzの水
晶発振子を用いており、これは時計用として大量生産さ
れているため、安全供給および低コスト化を図ることが
できる。 （ｇ）発明の効果 以上のようにこの発明によれば、基準周波数信号を比
較的低周波とし、例えば原発振器の周波数を、発生すべ
き正弦波信号の周波数の数倍から数十倍と低く設定する
ことが可能であり、回路の動作電圧および動作電流を低
減することができる。DTMF信号を発生する回路は通常ダ
イヤル番号をバッテリーバックアップするIC内に設けら
れていて、Ｃ−MOS回路で構成されているため、基準周
波数が低くなったことによりその動作電流を大幅に低減
することができる。また、従来のように原発振器の周波
数が3.58MHzであれば430μＡであったものを、32.768kH
zとしたことにより16μＡとなり動作電流を約４％にま
で低減することができる。また、基準周波数信号発生回
路に、時計用として大量生産されている32.768kHzの発
振子を用いているので低コスト化を図ることができる。
また、複数の正弦波データメモリのうち、幾つかの正弦
波データメモリに、発生すべき正弦波信号の複数周期分
のデータを記憶して、規定された正弦波の周波数に対す
る偏差を一定範囲内に収めたため、基準周波数信号の周
波数を高めることなく、しかも正弦波データメモリ全体
の記憶容量を増大させることなく、選択的に発生させる
べき複数の正弦波信号の全てを一定の周波数偏差に収め
ることができる。
数の周波数を有する擬似正弦波信号を発生して、DTMF信
号を発生する電話機のDTMF信号発生装置に関する。 （ｂ）従来の技術 １つの原発振器の出力を基に、安定した異なる周波数
の擬似正弦波信号を択一的に発生する擬似正弦信号発生
装置として第９図に示すものがある。同図において１
は、水晶発振子等を用い安定した基準信号を発する原発
振器であり、その出力はプログラマブル分周器20に加え
られる。分周器20は希望周波数を選択する制御信号CTに
対応して所定の整数分周比で基準信号を分周する。カウ
ンタ22は分周器20の出力信号をカウントし、カウント値
に応じてROM24のアドレス選択信号を出力する。ROM24に
は正弦波データが予め書き込まれており、カウンタ22の
カウントが進むに従って、順次読み出されたデジタルデ
ータは、D/Aコンバータ26によって、第10図（Ａ）ある
いは（Ｂ）のような正弦波形に近似した段階波信号に変
換される。同図からわかるように発生する信号の周波数
は、分周比の選択によるROMデータの読み出し速度によ
って決定されるので、段階波の各段階でのステップ期間
T0（T0′）は周波数に応じて変化する。こうして得られ
た擬似正弦波段階信号は、図外のフィルタ回路の通過に
より正弦波信号となる。 （ｃ）発明が解決しようとする問題点 従来のように整数の分周比によって周波数が決定され
る構成であれば、接近した周波数の正弦波信号を発生さ
せようとすれば、原発振器の発振周波数を高く設定しな
ければならない。ところが、このような高い周波数信号
を扱う場合、回路動作を安定化するために動作電圧を高
くする必要があり、それに伴い動作電流が増大するとい
う欠点があった。この欠点は特にバッテリー駆動する場
合に、大きな障害となっていた。 この発明の目的は原発振器の周波数を低くして動作電
圧および動作電流を低減するとともに周波数精度の高い
擬似正弦波信号を発生する電話機のDTMF信号発生装置を
提供することにある。 （ｄ）問題点を解決するための手段 この発明の電話機のDTMF信号発生装置は、基準周波数
信号発生回路と、その出力発生すべき正弦波データのス
テップ期間と同じ周期を有する単一の基準周波数信号を
発生する基準周波数信号発生回路と、 発生すべき正弦波の周波数ごとの基本単位データを記
憶する複数の正弦波データメモリと、 前記基準周波数信号をカウントして前記正弦波データ
メモリに対するアドレス信号を発生し、前記正弦波デー
タメモリの出力信号の周期と同じ周期でカウント値が元
に戻るようなカウント動作を行うプログラマブルカウン
タと、 前記正弦波データメモリの出力信号をアナログ信号に
変換するD/Aコンバータとからなり、 前記基準周波数信号発生回路は、32.768kHzの発振子
によって前記基準周波数信号を発生する回路であること
を特徴とする。 また、前記複数の正弦波データメモリのうち、幾つか
の正弦波データメモリには、発生すべき正弦波信号の複
数周期分のデータを記憶して、規定された複数種の正弦
波の周波数に対する偏差を一定範囲内に収めたことを特
徴とする。 （ｅ）作用 この発明の電話機のDTMF信号発生装置においては、基
準周波数信号発生回路は基準となる周波数信号を発生
し、その出力信号がカウンタによりカウントされる。正
弦波データメモリはこのカウンタ出力をアドレスとして
正弦波データを順次発生し、D/Aコンバータによってア
ナログ信号に変換される。この発明では、前記カウンタ
はプログラマブルカウンタであり、発生すべき正弦波の
周波数に対応した周期をカウントする。また前記正弦波
データメモリには発生すべき正弦波の周波数ごとの基本
単位データが記憶されている。 第２図（Ａ），（Ｂ）は正弦波データメモリの内容を
波形として表したものであり、周波数の異なる二つの例
を示している。この発明では基準周波数信号発生回路は
発生すべき正弦波信号の周波数にかかわらず常に一定の
基準周波数信号を発生する。したがって同図に示すよう
に発生された擬似正弦波信号のステップ期間T0は一定で
ある。同図（Ａ）に示した例では正弦波データメモリに
０〜９の10個分のデータが記憶されていて、プログラマ
ブルカウンタは０〜９を１周期としてカウントする。同
図（Ｂ）に示した例では正弦波データメモリに０〜14の
15個分のデータが記憶されていて、プログラマブルカウ
ンタはこれを１周期としてカウントする。 このように原発振周波数の分周比を可変して正弦波デ
ータメモリの読み出し速度を可変するのではなく、基準
周波数信号発生回路の周波数は発生すべき正弦波の周波
数に対応した周期をカウントするために用い低い周波数
を基準周波数とすることができる。 さらに、時計用として大量生産されている32.768kHz
の発振子によって基準周波数信号を発生させる構成を採
用したているので低コスト化を図ることができる。 （ｆ）実施例 第１図はこの発明の１実施例である電話機のDTMF（Du
al Tone Multi Frequency）信号発生装置のブロック図
である。図において１は比較的低周波の基準周波数信号
発生回路であり、プログラマブルカウンタ2,3は基準周
波数信号をカウントする。４〜11は発生すべき正弦波信
号の周波数に応じて予め正弦波データが書き込まれてい
るROM（正弦波データメモリ）である。信号CE1〜CE4お
よびRE1〜RE4はそれぞれダイアルテンキー17の押下に対
応して発生するカラム（COL）側の周波数選択信号およ
びロウ（ROW）側の周波数選択信号である。前記プログ
ラマブルカウンタ2,3はそれぞれ選択信号によって予め
定められている周期でカウントを行い、ROM4〜７のいず
れか一つとROM8〜11のいずれか一つが選択されてカウン
タの内容によってアドレス指定が行われる。ROMから読
み出されたデータはそれぞれD/Aコンバータ12,13によっ
てアナログ信号に変換され重畳される。その後増幅回路
およびローパスフィルタを経て電話回線へDTMF信号とし
て送出される。 第３図（Ａ），（Ｂ）および第４図（Ａ），（Ｂ）は
同装置の具体的回路図である。 図において１はインバータ，水晶発振子，抵抗，コン
デンサから構成された基準周波数信号発生回路であり、
32.768kHzの基準周波数信号を発生する。30〜36はそれ
ぞれＤ型フリップフロップであり、EX−NORゲート37と
ともに７ビットの擬似ランダムカウンタを構成してい
る。38はフリップフロップ30〜36の７ビット出力の値が
所定値に達したことを検出するROM（テコーダ）であ
る。39,40,41,42はROM38の出力信号に応じてフリップフ
ロップ30〜36をリセットするための回路である。以上の
回路によって第１図に示したプログラマブルカウンタ３
を構成している。なお、第３図（Ａ）において上部半面
に示した回路は前述の回路構成と同一であり、第１図に
示したプログラマブルカウンタ２を構成している。 プログラマブルカウンタの動作は次の通りである。 第５図は前記プログラマブルカウンタのリセット解除
後のタイミングチャートである。ここでＲとＣは各フリ
ップフロップ30〜36に入力されるリセット信号とクロッ
ク信号であり、0Q〜6Qはフリップフロップ30〜36のＱ出
力である。まず各フリップフロップはすべてリセット状
態であり32,36のＱ出力は“L"であるため、ゲート37の
出力は“H"である。したがってリセット解除後の最初の
クロックの立ち上がりでフリップフロップ30がセットさ
れる。30のＱ出力が“H"となることにより次のクロック
の立ち上がりでフリップフロップ31がセットされる。31
のＱ出力が“H"となることによりさらに次のクロックの
立ち上がりでフリップフロップ32がセットされる。32の
Ｑ出力が“H"となることによりゲート37の出力が“L"と
なり、次のクロックの立ち上がりでフリップフロップ30
がリセットされフリップフロップ33はセットされる。以
下同様にしてカウント動作を行う。なお、この実施例で
はすべてのフリップフロップに共通のクロック信号を与
えているため各ビット間の遅延が生じない利点がある。 第４図（Ａ），（Ｂ）は第３図（Ａ）に示したROM38
および38′の論理回路である。第４図（Ａ）において信
号RE1〜RE4はカウンタの周期を選択する信号であり、例
えばRE1が“H"であればNANDゲート38aが選択される。各
NANDゲート38a〜38dの入力には前記７ビットのカウンタ
出力が選択的に接続されている。例えばゲート38aはそ
の入力に0000010の７ビットデータが入力されたとき
“L"を出力し、その結果ゲート38eの出力RCOを“H"とす
る。前記７ビットのデータは第５図に示したカウンタの
26ステップ目の値であり、RE1が選択されているときカ
ウンタが０から26までカウントしたときRCOが“H"とな
る。同様にゲート38b,38c,38dはカウンタの値がそれぞ
れ48,21,19となったときRCOが“H"となる。 以上のようにしてRCO信号が“H"となれば第３図
（Ａ）に示したフリップフロップ39はクロックの立ち下
がり（インバータ42を介して反転されたクロック信号が
与えられている）でセットされ、続くクロックの立ち上
がりでNANDゲート40の出力が“L"となり、ゲート41の出
力が“H"となる。その結果フリップフロップ30〜36がす
べてリセットされる。このようにして信号RE1〜RE4のい
ずれか一つを選択することによって四通りの周期でカウ
ント動作を行う。 第３図（Ｂ）は第１図に示した正弦波データを記憶す
るROM4〜11とD/Aコンバータ12,13部分の具体的回路図で
ある。図に示すように正弦波データを記憶する各ROMに
は前記プログラマブルカウンタのデータがアドレスとし
て入力されていて、５ビットのデータを出力する。例え
ば信号RE1が与えられるとROM8が選択され、プログラマ
ブルカウンタのカウント値をアドレスとする５ビットの
データを出力する。図において14,15はROMから出力され
た各ビットの信号を電圧信号VREF1またはVREF3に変換す
るアナログスイッチである。アナログスイッチから出力
された電圧信号はラダー型D/Aコンバータ12,13によって
それぞれアナログ信号に変換され重畳される。オペアン
プ16は前記基準電圧VREF1とVREF3の中点電圧VREF2を基
準にして増幅を行う。 以上のようにして信号RE1〜RE4とCE1〜CE4をそれぞれ
選択することによって所定の２周波信号の重畳されたDT
MF信号が得られる。 第６図（Ａ）はCCITT（The International Telegraph
and Telephone Consultative Committee）の勧告で定
められているDTMF信号の周波数などを示している。図に
おいてFsはROW1〜ROW4とCOL1〜COL4の各規格上の周波数
であり、TsはFsの１周期を示している。Ｓは原発振器の
周波数を32.768kHzとしてこれを基準周波数とした場合
に正弦波の１周期を構成するカウンタのステップ数を示
している。TaはＳのステップ数で得られる正弦波の１周
期であり、ΔＴは規格上の周期Tsに対する実際の周期Ta
の誤差を示している。このように実際の正弦波信号の周
期Taが規格上の周期Tsに最も近似するステップ数Ｓを求
めそのステップ数分の正弦波データをメモリに予め書き
込んでいる。但しROW2,ROW3およびCOL2の信号について
は２周期分の正弦波データを１単位周期として用いてい
る。これは次に述べる理由による。 第６図（Ｂ）はROW2,ROW3,COL2について１周期分の正
弦波データをメモリに書き込む場合について表してい
る。図に示すようにCOL2の誤差は±1.5％の規格から外
れている。ROW2とROW3については一応規格内であるが、
原発振器を構成する発振子の初期バラツキや温度変化，
電圧変化によるバラツキなどを考慮して総合的に±1.5
％の規格に収める必要がある。そこで、発生すべき正弦
波信号の複数周期を１単位として扱い正弦波データメモ
リにその１単位のデータを書き込む。この場合第６図
（Ａ）に示したように２周期分を１単位周期として扱う
ことにより、ROW2,ROW3,COL2のいずれも周波数偏差を規
格内に収めている。 正弦波データメモリのデータを５ビットで表し、１単
位周期を正弦波の−（1/2）π〜（3/2）πの範囲を書き
込むものとすれば、カウンタのステップｍに対する正弦
波データの値Ｖは次の計算式により求められる。 Ｖ＝｛31（１−cosmθ）｝/2 ここで θ＝ｎ×360゜/S（n:単位周期の数） （S:全ステップ数） ｍ＝0,1,2… 第７図は一例としてROW1についてプログラマブルカウ
ンタのステップ，正弦波データメモリのアドレス，その
データおよびレベルとの関係を示している。また第８図
は各周波数の正弦波信号を発生する際に用いられる正弦
波データの記憶内容を波形として示し、（Ａ）〜（Ｄ）
はROW1〜ROW4、（Ｅ）〜（Ｈ）はCOL1〜COL4の正弦波デ
ータに対応している。 また、基準周波数信号発生回路には、32.768kHzの水
晶発振子を用いており、これは時計用として大量生産さ
れているため、安全供給および低コスト化を図ることが
できる。 （ｇ）発明の効果 以上のようにこの発明によれば、基準周波数信号を比
較的低周波とし、例えば原発振器の周波数を、発生すべ
き正弦波信号の周波数の数倍から数十倍と低く設定する
ことが可能であり、回路の動作電圧および動作電流を低
減することができる。DTMF信号を発生する回路は通常ダ
イヤル番号をバッテリーバックアップするIC内に設けら
れていて、Ｃ−MOS回路で構成されているため、基準周
波数が低くなったことによりその動作電流を大幅に低減
することができる。また、従来のように原発振器の周波
数が3.58MHzであれば430μＡであったものを、32.768kH
zとしたことにより16μＡとなり動作電流を約４％にま
で低減することができる。また、基準周波数信号発生回
路に、時計用として大量生産されている32.768kHzの発
振子を用いているので低コスト化を図ることができる。
また、複数の正弦波データメモリのうち、幾つかの正弦
波データメモリに、発生すべき正弦波信号の複数周期分
のデータを記憶して、規定された正弦波の周波数に対す
る偏差を一定範囲内に収めたため、基準周波数信号の周
波数を高めることなく、しかも正弦波データメモリ全体
の記憶容量を増大させることなく、選択的に発生させる
べき複数の正弦波信号の全てを一定の周波数偏差に収め
ることができる。
【図面の簡単な説明】
第１図はこの発明の実施例である電話機のDTMF信号発生
装置のブロック図である。第２図（Ａ），（Ｂ）はこの
発明の作用を説明するための図である。第13図（Ａ），
（Ｂ）はDTMF信号発生装置の具体的回路図、第４図
（Ａ），（Ｂ）は第３図（Ａ）に示したROM38と38′の
具体的回路図である。第５図は同装置におけるプログラ
マブルカウンタのタイムチャート、第６図（Ａ），
（Ｂ）はDTMF信号の規格と各正弦波信号を発生するため
のステップ数および周波数誤差などとの関係を表してい
る。第７図はROW1について正弦波データメモリに記憶さ
れている内容を表している。第８図（Ａ）〜（Ｈ）は各
正弦波データメモリの記憶内容を波形として表した図で
ある。第９図は従来の擬似正弦波信号発生装置のブロッ
ク図、第10図は従来の擬似正弦波信号発生装置の動作を
説明する図である。 １……基準周波数信号発生回路、 2,3……プログラマブルカウンタ、 ４〜11……正弦波データメモリ、 12,13……D/Aコンバータ。
装置のブロック図である。第２図（Ａ），（Ｂ）はこの
発明の作用を説明するための図である。第13図（Ａ），
（Ｂ）はDTMF信号発生装置の具体的回路図、第４図
（Ａ），（Ｂ）は第３図（Ａ）に示したROM38と38′の
具体的回路図である。第５図は同装置におけるプログラ
マブルカウンタのタイムチャート、第６図（Ａ），
（Ｂ）はDTMF信号の規格と各正弦波信号を発生するため
のステップ数および周波数誤差などとの関係を表してい
る。第７図はROW1について正弦波データメモリに記憶さ
れている内容を表している。第８図（Ａ）〜（Ｈ）は各
正弦波データメモリの記憶内容を波形として表した図で
ある。第９図は従来の擬似正弦波信号発生装置のブロッ
ク図、第10図は従来の擬似正弦波信号発生装置の動作を
説明する図である。 １……基準周波数信号発生回路、 2,3……プログラマブルカウンタ、 ４〜11……正弦波データメモリ、 12,13……D/Aコンバータ。
Claims (1)
- (57)【特許請求の範囲】 １．発生すべき正弦波データのステップ期間と同じ周期
を有する単一の基準周波数信号を発生する基準周波数信
号発生回路と、 発生すべき正弦波の周波数ごとの基本単位データを記憶
する複数の正弦波データメモリと、 前記基準周波数信号をカウントして前記正弦波データメ
モリに対するアドレス信号を発生し、前記正弦波データ
メモリの出力信号の周期と同じ周期でカウント値が元に
戻るようなカウント動作を行うプログラマブルカウンタ
と、 前記正弦波データメモリの出力信号をアナログ信号に変
換するD/Aコンバータ、とを備え、 前記基準周波数信号発生回路は、32.768kHzの発振子に
よって前記基準周波数信号を発生する回路であることを
特徴とする電話機のDTMF信号発生装置。 ２．前記複数の正弦波データメモリのうち、幾つかの正
弦波データメモリには、発生すべき正弦波信号の複数周
期分のデータを記憶して、規定された複数種の正弦波の
周波数に対する偏差を一定範囲内に収めた特許請求の範
囲第１項記載の電話機のDTMF信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316525A JP2705936B2 (ja) | 1987-12-15 | 1987-12-15 | 電話機のｄｔｍｆ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316525A JP2705936B2 (ja) | 1987-12-15 | 1987-12-15 | 電話機のｄｔｍｆ信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01157604A JPH01157604A (ja) | 1989-06-20 |
| JP2705936B2 true JP2705936B2 (ja) | 1998-01-28 |
Family
ID=18078075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62316525A Expired - Fee Related JP2705936B2 (ja) | 1987-12-15 | 1987-12-15 | 電話機のｄｔｍｆ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705936B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5233416B2 (ja) | 2008-05-29 | 2013-07-10 | 富士通株式会社 | 信号波形生成回路及び信号波形生成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783906A (en) * | 1980-11-14 | 1982-05-26 | Hitachi Ltd | Generating method for optional-phase multiple signal |
| JPS5888905A (ja) * | 1981-11-24 | 1983-05-27 | Sony Corp | デジタル掃引信号発生器 |
| JPS6179308A (ja) * | 1984-09-27 | 1986-04-22 | Oki Electric Ind Co Ltd | 正弦波合成信号発生回路 |
| JPS61142808A (ja) * | 1984-12-14 | 1986-06-30 | Mitsubishi Electric Corp | デジタル発振装置 |
-
1987
- 1987-12-15 JP JP62316525A patent/JP2705936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01157604A (ja) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677394A (en) | Method and apparatus for calibrating an adjustable frequency generator | |
| US4727570A (en) | Waveform generators | |
| JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
| US4171466A (en) | Digital wave generator for composite tone | |
| JP2705936B2 (ja) | 電話機のｄｔｍｆ信号発生装置 | |
| US5034977A (en) | Phase accumulation dual tone multiple frequency generator | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JP3960016B2 (ja) | デジタル制御温度補償水晶発振器およびそれを用いた電子装置 | |
| US5204552A (en) | Voltage controlled oscillator and an operating method thereof | |
| JPS5911133B2 (ja) | 関数発生器 | |
| JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| RU2807590C1 (ru) | Цифровой генератор с возможностью исключения частот | |
| JPH08125442A (ja) | 信号発生回路 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3012420B2 (ja) | 正弦波発生回路 | |
| JPS6312424B2 (ja) | ||
| JPS609374B2 (ja) | 位相同期発振器 | |
| SU1647845A1 (ru) | Преобразователь частоты следовани импульсов | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| EP0066184A2 (en) | Gate pulse phase shifter | |
| JP3611043B2 (ja) | 周波数スイープ機能付き波形発生器 | |
| KR950003438Y1 (ko) | 영상기기의 디지탈신호 처리 장치 | |
| SU813677A1 (ru) | Цифровой синтезатор частот |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |