JPS5856417A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5856417A
JPS5856417A JP15514881A JP15514881A JPS5856417A JP S5856417 A JPS5856417 A JP S5856417A JP 15514881 A JP15514881 A JP 15514881A JP 15514881 A JP15514881 A JP 15514881A JP S5856417 A JPS5856417 A JP S5856417A
Authority
JP
Japan
Prior art keywords
ion
layer
implanted layer
boron
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15514881A
Other languages
English (en)
Other versions
JPH0334649B2 (ja
Inventor
Kei Kirita
桐田 慶
Katsuo Koike
小池 勝夫
Hirosaku Yamada
山田 啓作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP15514881A priority Critical patent/JPS5856417A/ja
Publication of JPS5856417A publication Critical patent/JPS5856417A/ja
Publication of JPH0334649B2 publication Critical patent/JPH0334649B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリコン基体中にイオン注入法によって導入
した硼素イオン注入層の改良された低温活性化方法に関
する。
シリコン集積回路等を中心とする半導体集積回路は高密
度化、高速化する目的で、回路を構成する種々の能動素
子や受動素子の微細化が進められている。シリコン集積
回路の製造工程においては、種々の熱処理工程(最高温
度1000〜1100℃)を必要とするが、熱処理温度
管できるだけ下げて基体中のドーピング不純物の移動乃
至再分布を抑制することは、上記微細化を図ってゆく場
合に重要である。近年、シリコン等の半導体基体中への
不純物精密ドーピング万法として、イオン注入法が広範
に用いられるようになった0通常、イオン注入工程を経
た基体には熱処理工程が加えられ、ドーピング不純物の
電気的活性化とイオン注入時基体結晶中に生じた結晶損
傷の回復とが同時に図られる。この場合の熱処理温度と
しては、通常、900〜1000℃程度が必要とされる
。このような温度領域では、硼素(B)tはじめとする
ドーピング不純物の殆どはシリコン基体中で拡散してし
まい、よツ一層の微細素子の製造は困難である。
微細素子実現のためには、イオン注入によって基体中に
ドーピングされた不純物の再分布が殆ど生じない様な、
低温度領域での不純物の電気的活性化の方法が強く望ま
れる。
シリコン基体中にイオン注入された硼素不純物の低温活
性化を図る場合に、従来、硼素イオン注入とシリコン等
のイオン注入とt重!L嘔せる方法が知られている。こ
の方法によると、硼素イオン注入層管形成後、シリコン
等硼素原子よシも大きい質量数含有する元素をシリコン
基体中に高濃度に注入して、非晶質シリコン層を硼素イ
オン注入層を内包するが如く形成しておく仁とによって
、600℃程度の熱処理で硼素イオン注入層’k12)
100%近く活性化できる。
ところが、シリコン集積囲路等の製造工程においては、
硼素等の不純物をイオン注入した後・例えば500℃以
下の温度下で熱処理をしなければ力らない場合がしばし
ばある。斯様な場合に上記従来の方法を其侭用いると熱
処理温度が500℃以下に制限されるために、硼素イオ
ン注入後のシリコンイオン注入によりて生ぜしめた非晶
質層が充分に再結晶化せず、特にP+−n接合を形成し
た際には、接合部より深部の領域に存在する。シリコン
イオン注入による残留欠陥のために接合リークが生じ易
く、良好な素子を形成することができなかつ九。
本発明は上記従来法の欠点を解消した・シリコン基体中
の硼素イオン注入層の低温活性化方法を提供するもので
ある。
本発明は、シリコン基体中に硼Xをイオン注入して得ら
れる第1のイオン注入層と硼素イオンよシも質量数が大
きく且つシリコン基体の導電型に影響を与えないイオン
管注入して得られる第2のイオン注入層とを、その濃度
分布の極太値の位置を略合致させ、且つその極大値より
深い領域での第2のイオン注入層の濃度分布の広がシが
第1のイオン注入層の濃度分布の広がシを越えない様に
重畳せしめて形成した後、熱処理を行うことにより第1
のイオン注入層、即ち硼素イオン注入層の電気的活性化
管口ることを特徴としている。第2のイオン注入層の注
入量は、イオン種により異なるが少くとも5×1014
個/♂以上とすることが好ましい。不発・明によれば、
第1.第2のイオン注入層の濃度分布を規定することに
よりて、その後の熱処理を例えば500℃以下の低い温
度で行りたとしても、第2のイオン注入層による非晶質
層や残留欠陥の影響が少なく、リーク等の少ないpn接
合を形成することができる。
以下、本発明の具体的実施例について説明する。
〔実施例1〕 比抵抗〜20Ω・国のn型S1基体に注入エネルギー2
0 keV テ例工ばI X 10” 個/cm”O注
入量にて硼素イオン(B+:質量数11)を注入する・
続いてこの硼素イオン注入層に重畳せしめて、注入エネ
に! −45k@V テI X 10”個/♂、ノ注入
量にてシリコンイオン(st” :質量数28)を注入
する。この時の注入イオンのSi基体中における濃度分
布は略第1図に示す如く1なる。尚、上記イオン注入は
云わゆるチャネリング現象を生ぜしめない状況下にて行
なりた。上記工程度、81基体を窒素(N2)雰囲気中
で熱処理した。
熱処理温度は480℃、熱処理時間は30分であった。
該熱処理後の上記イオン注入層の層抵抗値は0.24に
Ω10でありた・又1この硼素イオン注入層(P+層)
と基体(n型)との間の逆方向リーク電流特性(接合リ
ーク)金調べた結果、逆方向印加電圧8vに対し〜3×
10A/cyr”程度のリーク電流密度であった。
比較の友めに1000℃、10分間の熱処理な施した場
合には、得られた層抵抗値は0.13にΩ/口であり、
また、イオン注入層と基体との間のリーク電流密度は〜
10  A/m”(逆方向電圧8v印加時)であった。
1000℃の熱処理と比較すると活性化の度合が若干少
なく、またリーク電流も若干大きい〃ζ480℃という
低温であっても実用的には充分な電気的活性化が行われ
、またリーク電流密度も実用上全く問題にならないレベ
ルに抑、tられていることがわかる。
〔実施例2〕 比抵抗〜20Ω・創のn型S1基体に注入エネルギー2
0ke■でI X 10”個/個3の注入量にて硼素イ
オン(B+、質量数11)を注入する。続いて前記硼素
イオンの注入層に重畳せしめて注入エネルギー150 
keVで、5 X 1014個/G″の注入量にて錫イ
オン(Sn” 、質量数118.7)を注入する。この
時の上記注入イオンのSi基体中における濃度分布は略
第2図に示す如くなる。尚、実施例1と同様上記イオン
注入はチャネリング現象を生せしめない条件下にて行な
った。上記工程後、St基体を窒素(N2)雰囲気中で
熱処理した。熱処理温度は480℃、熱処理時間は30
分であった。該熱処理後の上記イオン注入層の層抵抗値
は、実施例1の場合よシさらに小さく、0.19にΩ/
口であった。また、逆方向リーク電流特性を調べ次結果
、逆方向印加電圧8■に対し〜I X 10  A/m
”となり、さらに改善が認められた。
〔実施例3〕 本実施例では、実施例1.2で述べたシリコンイオン、
錫イオンの代わりにゲルマニウムイオン(G@+、質量
数73)を硼素イオン注入層に重畳せしめて注入した。
ゲルマニウムのイオン注入条件は、注入エネルギー11
0 keV、注入量5 X 1014個/cm”であっ
た。他の条件は実施例1.2と略同様である。窒素雰囲
気中、480℃30分の熱処理後に得られた上記イオン
注入層の層抵抗値は0.21にΩ10であった。
又、逆方向の接合リーク特性は、逆方向印加電圧8■に
対し、1.8 X 10  A/cm”と実用的に充分
なレベルのリーク電流密度であっ几。
上記実施例で明らかな様に、本発明の方法を用いること
によって、実用的に充分なレベルの硼素イオン注入層の
低温活性化全初期の濃度分布を殆ど変えないで図ること
ができる。本発明の特徴は、従来例の様に・硼素イオン
注入後のシリコン基体に単にシリコンイオンを非晶質化
に充分な量注入するだけではなく、硼素イオン注入層に
対するシリコンイオン注入層濃度分布を厳密に駆足して
形成することにある。すなわち、具体的には、シリコン
基体に硼素イオン注入層形成後・前記硼素イオン注入層
の深部において硼素濃度分布の広がりを越えない様に、
且つ深さ方向からみた濃度分布の極太値の位置を略合致
させる様にしてシリコンイオン注入層を形成する。シリ
コンイオン注入濃度分布の極大値位置が硼素イオンの注
入濃度分布の極大値位置より離れると、熱処理時の硼素
不純物の電気的活性化効率が悪くなる。極太値の位置は
注入エネルギーに依って一義的に決定されるので、シリ
コンイオンの注入エネルギーを変え次場合の熱処理後の
硼素イオン注入層々抵抗値を、硼素イオン注入量lX1
0”個/♂、シリコンイオン注入11X101′1個/
lyr”の組み合わせについて、下表に示す。
注入エネルギー20 keVの硼素イオン注入層の濃度
分布極大値がシリコン基体表面から深さ略660Xの位
置にあるのに対し、注入エネルギーが(a) 25 k
@V 、 (b) 45 k@V 、 (e) 100
 keVのシリコンイオン注入層の濃度極大値の位置は
、シリコン基体表面からの深さが、夫々略(a)350
芙、 (b) 630 X 、 (e) 1470 X
の位置にある。
これらイオン注入層の濃度分布状態を第3図に示す。エ
ネルギーが45 keVの場合に層抵抗値が最も小さく
なることが我から分かる。尚、注入エネルギーが100
 keVの場合のシリコンイオン注入層の濃度分布の広
がりは基体の深部では硼素イオン注入層の濃度分布領域
から完全にはみ出しておシ、480℃程度の熱処理温度
ではシリコンイオン注入による基体シリコン中の残留欠
陥が基体深部に多量に存在するため、逆方向リーク電流
レベルが高< (10A/a++”以上)、実用に供し
得ないことは云うまでもない。
第4図は、上記硼素イオン注入層(Bζ20keV I
 X 10”個/cpII” )に重畳せしめて、注入
エネルギー45 keVにてシリコンイオンを注入し基
体を窒素芥囲気中で低温処理(480℃、30分)した
場合の、シリコンイオン注入量に対する硼素イオン注入
層の層抵抗値を示したものである。第4図にはまた、上
記シリコンイオン注入の代わシに錫イオンを注入エネル
ギー150に・V(濃度極大値はシリコンイオン表面か
らの深さ〜640Xの位置)にて注入した場合、および
ゲルマニウムを注入エネルギー110keV (濃度極
大値位置はシリコン表面からの深さ〜650X)にて注
入した場合の同様の低温処理による結果も示した。第4
図から明らかな様に、硼素イオン注入層の低温活性化効
果は重畳注入せしめるイオンの質量数が大きい程大きく
、又重畳注入イオンの質量数が大きくなれば、比較的低
い注入量(2〜3 X 1014個/♂)で硼素イオン
注入層の低温活性化が実現できる。
なお、本発明において、第1.第2のイオン注入層の濃
度分布の極大値そのものはいずれが大きくても構わない
。また実施例では、硼素イオン注入層の形成は注入エネ
ルギー20keV。
注入量I X 10”個/cIIK”にて行なったが、
注入エネルギー、注入量とも前記値に限定石れるもので
はなく任意で良い、又低温熱処理条件ケ災施例の如く4
80℃、30分間に限定されるものではなく、400℃
以下においても(480℃におけるよりも活性化率は劣
るが)本発明の効果は確認できた。一般には、熱処理温
度の上昇や熱処理時間の増加と共に硼素の活性化率が増
力口することも確められた。第2のイオン注入層を本発
明の如く形成し゛て硼素の活性化率が高められる熱処理
温度の領域は、種々の冥験の結果、400℃〜900℃
であル、900℃以上の温度領域の熱処理では、硼素イ
オン注入層単独のは殆どみられなかった・熱処理雰囲気
は窒素ガスに限定されるものではなく、アルゴンや水素
等の不活性ガス、酸化性ガス或いはそれらの混合物であ
っても良い。熱処理方法としては、通常の炉による場合
の他、場合によってはレーザービーム、′#L子ビーム
等の高密度、エネルギー蘇照射法を用いても良い。又、
上記実施例では、硼素イオン注入層に重畳せしめて行な
うイオン注入のイオン種としてシリコン(81”)、錫
(Sn )、ゲルマニウム(G@”)を用いた力!、シ
+ リコン基体中に導入して導電型を変イヒさせず、且つシ
リコン基体を非晶質化するために有効なイオンならば何
んでも良い。一般的には硼素イオン二やも質量数が大き
い、第■族元素および・稀ガス元素の中から選ばれる。
或いはζこれ等を組み合わせて使用しても良い・これ等
のイオン稲を用いる場合には、本発明の効果を達成する
友めに・注入エネルギー、注入量(略5×1014個/
♂以上)を適宜選択すべきことは云うまでもない、勿論
、硼素イオン注入をはじめ上記した種々のイオン注入を
行なうに際してはチャネリング現象管抑制しなければな
らない・尚、上記実施例では、シリコン基体中に硼素イ
オン注入層を形成した後に選ばれた他のイオンの注入層
を前記硼素イオン注入層に重畳せしめて形成したが、こ
れらの形成順序は逆でも良い。
又実施例ではシリコン基体に其侭イオン注入を行なった
がシリコン基体上に酸化膜や窒化膜を設けた後に行なっ
ても良い。また本発明の方法は、単結晶シリコン基体は
勿論Sol (5ilicon−On −In5ula
tor )基板上にMO8累子電子?イポの結晶性は単
結晶、非単結晶を問わない。
【図面の簡単な説明】
第1図および第2図は本発明の詳細な説明するための注
入イオン濃度分布を示す図、第3図は本発明の詳細な説
明するための注入イオン濃度分布を示す図、第4図は同
じくB+注入層抵抗値と重畳イオン注入量の関係管示す
図である。 出願人代理人 弁理士 鈴 江 武 彦第1図    
  第2図 第3図      第4図

Claims (3)

    【特許請求の範囲】
  1. (1)  シリコン基体中に硼素イオンを注入して得ら
    れるilのイオン注入層と硼素イオンよシも質量数が大
    きく且つ該基体の導電型に影響を与えないイオンを注入
    して得られる第2のイオン注入層と管形成し、900℃
    以下の温度で熱、処理先して第1のイオン注入層管活性
    化する方法において、前記第1および第2のイオン注入
    層t、その濃度分布の極大値、の位置を略合致させ且つ
    その極太値の位置よ)深部での第2のイオン注入層の濃
    度分布の広が9が第1のイオン注入層の濃度分布の広が
    シを越えない様に重畳せしめて形成することt−特徴と
    するシリコン中の硼素イオン注入層の低温活性化方法。
  2. (2)[2のイオン注入層の注入量は’5 X 10”
    個/創3以上である特許請求の範囲第1項記載のシリコ
    ン中の硼素イオン注入層の低温活性化方法。
  3. (3)第2ノイオン注入層のイオン種は、シリコン、錫
    ま九はrルマニウムである特許請求の
JP15514881A 1981-09-30 1981-09-30 半導体装置の製造方法 Granted JPS5856417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15514881A JPS5856417A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15514881A JPS5856417A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5856417A true JPS5856417A (ja) 1983-04-04
JPH0334649B2 JPH0334649B2 (ja) 1991-05-23

Family

ID=15599580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15514881A Granted JPS5856417A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5856417A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000694A1 (en) * 1983-07-25 1985-02-14 American Telephone & Telegraph Company Shallow-junction semiconductor devices
JPS63169057A (ja) * 1985-12-27 1988-07-13 ビユル エス. アー. 半導体材料へのドーピングによる電気抵抗の形成方法
US4968635A (en) * 1987-09-18 1990-11-06 Kabushiki Kasiha Toshiba Method of forming emitter of a bipolar transistor in monocrystallized film
JPH04225520A (ja) * 1990-12-27 1992-08-14 Shimadzu Corp イオン注入により生じたシリコン結晶欠陥の抑制方法
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673355B2 (ja) 2007-10-30 2011-04-20 Tmtマシナリー株式会社 交絡装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000694A1 (en) * 1983-07-25 1985-02-14 American Telephone & Telegraph Company Shallow-junction semiconductor devices
JPS63169057A (ja) * 1985-12-27 1988-07-13 ビユル エス. アー. 半導体材料へのドーピングによる電気抵抗の形成方法
JPH0558672B2 (ja) * 1985-12-27 1993-08-27 Bull Sa
US4968635A (en) * 1987-09-18 1990-11-06 Kabushiki Kasiha Toshiba Method of forming emitter of a bipolar transistor in monocrystallized film
JPH04225520A (ja) * 1990-12-27 1992-08-14 Shimadzu Corp イオン注入により生じたシリコン結晶欠陥の抑制方法
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置

Also Published As

Publication number Publication date
JPH0334649B2 (ja) 1991-05-23

Similar Documents

Publication Publication Date Title
EP0146233B1 (en) Low temperature process for annealing shallow implanted n+/p junctions
KR100204856B1 (ko) 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치
JPS5821419B2 (ja) 格子欠陥除去方法
JPH08203842A (ja) 半導体装置の製造方法
JPS60501927A (ja) 浅い接合の半導体デバイス
JPS5856417A (ja) 半導体装置の製造方法
US6518150B1 (en) Method of manufacturing semiconductor device
JPH03201535A (ja) 半導体装置とその製造方法
JPH0526343B2 (ja)
KR100671594B1 (ko) 반도체 소자의 얕은 접합 트랜지스터 제조 방법
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100587050B1 (ko) 반도체 소자의 제조방법
JPH03265131A (ja) 半導体装置の製造方法
KR100319873B1 (ko) 고농도이온주입층의저온활성화방법
JPS60175416A (ja) 半導体装置の製造方法
KR960012288A (ko) 반도체 소자 제조용 웨이퍼 및 그 제작방법
TW521351B (en) Fabrication method of semiconductor device with low resistivity/ultra-shallow junction
JP2022173926A (ja) 半導体エピタキシャルウェーハおよびその製造方法
KR101348400B1 (ko) 반도체 소자의 게이트 산화막 제조방법
KR100434960B1 (ko) 반도체소자의제조방법
JPS60213019A (ja) 半導体装置の製造方法
JPH06151348A (ja) 半導体装置の製造方法
JPH0239534A (ja) 半導体装置の製造方法
Heo et al. Ultrashallow arsenic n+/p junction formed by AsH3 plasma doping
KR960026414A (ko) 실리콘 기판내의 게터링층 형성방법