JPS60175416A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60175416A JPS60175416A JP3065284A JP3065284A JPS60175416A JP S60175416 A JPS60175416 A JP S60175416A JP 3065284 A JP3065284 A JP 3065284A JP 3065284 A JP3065284 A JP 3065284A JP S60175416 A JPS60175416 A JP S60175416A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- substrate
- leakage current
- depth
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- -1 Arsenic ions Chemical class 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical class [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものである。
従来例の構成とその問題点
イオン注入法は、導入される不純物の純度がきわめて高
く、不純物のドーピング量を再現性よくかつ精密に制御
でき、試料内に均一にドープできるという特徴を備えて
いるので、ＰＮ接合の形成によく利用される３、ところ
が、イオン注入法はドーピング過程そのものが結晶欠陥
形成過程でもある。
く、不純物のドーピング量を再現性よくかつ精密に制御
でき、試料内に均一にドープできるという特徴を備えて
いるので、ＰＮ接合の形成によく利用される３、ところ
が、イオン注入法はドーピング過程そのものが結晶欠陥
形成過程でもある。
従来、イオン注入法を用いてＰＮ接合を形成する場合、
まずシリコン基板上に厚さ約６００人の保護酸化膜を成
長させ、次に１００ＫｅＶ以上の高力ｎ速エネルギーで
イオン注入を行ない、その後約１０００℃の温度でアニ
ールを施している。しかしながら、この方法によれば、
イオン注入時に導入されたノックオン酸素や転位等の結
晶欠陥がＰＮ接合面近傍に存在し、ＰＭ接合にリーク電
流が発生するという欠点があった。
まずシリコン基板上に厚さ約６００人の保護酸化膜を成
長させ、次に１００ＫｅＶ以上の高力ｎ速エネルギーで
イオン注入を行ない、その後約１０００℃の温度でアニ
ールを施している。しかしながら、この方法によれば、
イオン注入時に導入されたノックオン酸素や転位等の結
晶欠陥がＰＮ接合面近傍に存在し、ＰＭ接合にリーク電
流が発生するという欠点があった。
発明の目的
本発明は上記欠点に鑑み、リーク電流の発生しないＰＮ
接合を作成することのできる半導体装置の製造方法を提
供するものである。
接合を作成することのできる半導体装置の製造方法を提
供するものである。
発明の構成
この目的を達成するために１本発明の半導体装置の製造
方法は、ノックオン酸素および転位等の結晶欠陥の導入
を低減するために、保護酸化膜を形成せずに、直接シリ
コン基板に低加速エネルギ−でイオン注入を行ない、そ
の後基板の損傷の最も大きいシリ、コン基板表面からイ
オン射影飛程（Ｒｐ ）までの深さの部分をエツチング
によシ除去し、その後、アニールを施すことにより構成
されている。
方法は、ノックオン酸素および転位等の結晶欠陥の導入
を低減するために、保護酸化膜を形成せずに、直接シリ
コン基板に低加速エネルギ−でイオン注入を行ない、そ
の後基板の損傷の最も大きいシリ、コン基板表面からイ
オン射影飛程（Ｒｐ ）までの深さの部分をエツチング
によシ除去し、その後、アニールを施すことにより構成
されている。
この構成によれば、結晶欠陥がＰＮ接合面近傍に存在せ
ず、ＩＪ、−り電流の極めて少ないＰＮ接合の形成が可
能であり、また、非常に浅い接合の形成が可能となるた
め、短チャンネル効果の抑制や容量の低減も可能である
。
ず、ＩＪ、−り電流の極めて少ないＰＮ接合の形成が可
能であり、また、非常に浅い接合の形成が可能となるた
め、短チャンネル効果の抑制や容量の低減も可能である
。
実施例の説明
以下、本発明の一実施例について説明する。
半導体基板として、比抵抗１０Ω・ｃｍ 、 （１００
）Ｐ形Ｃｚシリコン基板を用い、ヒ素イオン注入を行な
った。ノックオン酸素の影響を除去するために、シリコ
ン基板上に保護酸化膜を形成しなかった。ヒ素イオンの
ドーズ量は２．ＯＸ １０１５ｃｍ ２ とし、加速エ
ネルギーは、注入時に導入される結晶欠陥をできるだけ
低減するために４０ＫｅＶとした。
）Ｐ形Ｃｚシリコン基板を用い、ヒ素イオン注入を行な
った。ノックオン酸素の影響を除去するために、シリコ
ン基板上に保護酸化膜を形成しなかった。ヒ素イオンの
ドーズ量は２．ＯＸ １０１５ｃｍ ２ とし、加速エ
ネルギーは、注入時に導入される結晶欠陥をできるだけ
低減するために４０ＫｅＶとした。
注入後、基板表面からイオン射影飛程（Ｒｐ）までの深
さの部分をエツチングした。本実施例の場合、Ｒｐは０
．０２７μｍである。このエツチングは以下の方法で行
なった。約９０℃の純水中にアンモニアガスをバブリン
グさせ、過飽和のアンモニア水溶液を作シ、前記水溶液
中でシリコンをエツチングした。前記水溶液のシリコン
のエッチレイトは約０．０２μｍ／ｍｉｎ であるので
、エッチタイムは８０秒とした。
さの部分をエツチングした。本実施例の場合、Ｒｐは０
．０２７μｍである。このエツチングは以下の方法で行
なった。約９０℃の純水中にアンモニアガスをバブリン
グさせ、過飽和のアンモニア水溶液を作シ、前記水溶液
中でシリコンをエツチングした。前記水溶液のシリコン
のエッチレイトは約０．０２μｍ／ｍｉｎ であるので
、エッチタイムは８０秒とした。
その後、９００℃窒素雰囲気中で２０分間アニールし、
不純物を電気的に活性にし、またイオン注入層を単結晶
化した。
不純物を電気的に活性にし、またイオン注入層を単結晶
化した。
前記の方法によシ、ＰＮ接合のリーク電流値は従来の１
ｃｉ−’Ａ／、４から１６９ム／Ｃａ まで低下し、そ
の温度特性は極めて良好であった。また、この場合のＰ
Ｎ接合深さｘｊは約０．１μｍであシ、短チャンネル効
果の抑制、容量の低減も可能であった。
ｃｉ−’Ａ／、４から１６９ム／Ｃａ まで低下し、そ
の温度特性は極めて良好であった。また、この場合のＰ
Ｎ接合深さｘｊは約０．１μｍであシ、短チャンネル効
果の抑制、容量の低減も可能であった。
以上のように本実施例によれば、イオン注入による損傷
の最も大きい、基板表面からイオン射影飛程までの深さ
の部分をエツチングし除去することによυ、ＰＮ接合の
リーク電流を極めて少なくすることが可能であり、また
浅い接合の形成が可能であるため、短チャンネル効果の
抑制、容量の低減が可能となる。
の最も大きい、基板表面からイオン射影飛程までの深さ
の部分をエツチングし除去することによυ、ＰＮ接合の
リーク電流を極めて少なくすることが可能であり、また
浅い接合の形成が可能であるため、短チャンネル効果の
抑制、容量の低減が可能となる。
発明の効果
以上のようｋ、本発明は保護酸化膜を形成せずに、直接
シリコン基板に低、加速エネルギーでイオン注入を行な
い、その後シリコン基板表面からイオン射影飛程までの
深さの部分をエツチングにより除去し、その後、アニー
ルを施すことにより、ＰＮ接合のリーク電流を極めて減
少させることが可能であり、また、浅い接合形成が可能
であるため、短チャンネル効果の抑制、容量の低減も可
能であり、その実用的効果は大きい。
シリコン基板に低、加速エネルギーでイオン注入を行な
い、その後シリコン基板表面からイオン射影飛程までの
深さの部分をエツチングにより除去し、その後、アニー
ルを施すことにより、ＰＮ接合のリーク電流を極めて減
少させることが可能であり、また、浅い接合形成が可能
であるため、短チャンネル効果の抑制、容量の低減も可
能であり、その実用的効果は大きい。
Claims (1)
- 一導電型の半導体基板の表面に、保護膜を形成すること
なく、前記−導電型とは反対導電型のイオンを注入する
工程と、前記半導体基板の表面からイオン射影飛程まで
の深さの部分を除去する工程と、前記半導体基板を熱処
理する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065284A JPS60175416A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065284A JPS60175416A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175416A true JPS60175416A (ja) | 1985-09-09 |
Family
ID=12309722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065284A Pending JPS60175416A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175416A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124519A (ja) * | 1986-11-14 | 1988-05-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5416030A (en) * | 1993-05-11 | 1995-05-16 | Texas Instruments Incorporated | Method of reducing leakage current in an integrated circuit |
-
1984
- 1984-02-20 JP JP3065284A patent/JPS60175416A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124519A (ja) * | 1986-11-14 | 1988-05-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5416030A (en) * | 1993-05-11 | 1995-05-16 | Texas Instruments Incorporated | Method of reducing leakage current in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090963B1 (en) | Method for making polycrystalline silicon film resistors | |
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4069068A (en) | Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions | |
| JPH05183046A (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| KR100861739B1 (ko) | 수정된 실리콘으로의 저-도스량 산소 주입에 의한 얇은매립 산화물 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| US3895965A (en) | Method of forming buried layers by ion implantation | |
| US6686255B2 (en) | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPS6325508B2 (ja) | ||
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPS62133760A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| KR910008979B1 (ko) | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JPS62241376A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH023291A (ja) | ツェナーダイオードの二重インプラント製作法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPS61124127A (ja) | 半導体装置の製造方法 |