KR100434960B1 - 반도체소자의제조방법 - Google Patents
반도체소자의제조방법 Download PDFInfo
- Publication number
- KR100434960B1 KR100434960B1 KR1019960043635A KR19960043635A KR100434960B1 KR 100434960 B1 KR100434960 B1 KR 100434960B1 KR 1019960043635 A KR1019960043635 A KR 1019960043635A KR 19960043635 A KR19960043635 A KR 19960043635A KR 100434960 B1 KR100434960 B1 KR 100434960B1
- Authority
- KR
- South Korea
- Prior art keywords
- gettering layer
- semiconductor device
- semiconductor substrate
- impurities
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000012535 impurity Substances 0.000 title claims abstract description 31
- 238000005247 gettering Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 24
- 230000007547 defect Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron (B) Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 그 방법은 반도체 기판의 표면에 이온주입 방법으로 불순물을 주입하여 게터링층을 형성하는 공정과, 상기 게터링층을 30분 ∼ 15시간동안 열처리하여 상기 반도체 기판 내의 불순물을 포획하는 공정과, 상기 반도체 기판 표면의 소정 두께를 제거하여 상기 게터링층과 이에 포획된 불순물을 제거하는 공정을 포함하여 구성되어, 반도체 기판내에 형성된 게터링층과 이에 포획된 불순물이 제거되어 결함층이 존재하지 않으므로, 소자 형성시 전기적 특성이 우수하며, 소자의 수명을 연장할 수 있으며, 제조단가가 절감되는 효과가 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판의 표면에 통상의 이온주입기를 통해 주입된 불순물을 포획하는 게터링층(gettering layer)을 형성한 후, 이를 제거하여 불순물이 제거되도록 하는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 이온주입이란 불순물(B, P, As 등)이온을 진공 중에서 고전압을 이용하여 이온빔 형태로 웨이퍼에 주입하는 것이다. 주입되는 이온빔은 기판 또는기판위에 형성된 박막을 도핑시키게 되며, 반도체 소자 제조에서는 주로 전압 조절, 웰(well)형성, 격리층의 형성, 소오스/드레인 (source/drain)형성 및 커패시터(capacitor)의 전극 도핑 등에 적용된다.
이러한 이온주입 기술은 붕소(B)나 인(P), 그리고 비소(As) 같은 불순물 이온을 주입 시킬때 약 30 ∼ 500 keV의 에너지를 사용하게 되면 실리콘 표면에 약 100 ∼ 10,000Å 깊이까지 이온을 넣어 줄 수 있으며, 이온 주입시 빔의 전류를 조절함으로서 주입량을 조절할 수 있고, 주입되는 불순물 원자의 수를 정확히 조절할 수 있다.
도 1는 종래의 고에너지 이온주입기를 통해 생성된 반도체 소자의 단면도로서, 반도체 기판(10)의 표면에 고에너지 이온주입기를 이용하여 불순물이온, 예를 들어 탄소(C+) 이온을 주입하여 게터링층(20)을 형성한 후, 열처리하여 반도체 기판(10)내의 불순물(30)들이 게터링층(20)에 포획되도록 한다.
여기서, 상기 게터링층(20)은 소수 캐리어의 수명 조절, 접합에서의 누설전류감소 및, Si-SiO2계면에서 여러 가지 전하의 영향을 줄이기 위하여 형성된다.
그런데, 상기한 바와 같이 종래의 고에너지 이온주입기를 이용하여 게터링층을 형성하게 되면 도 2에 도시된 반도체 소자의 불순물 농도의 그래프와 같이 소자 활동 영역인 표면층과는 거리가 멀지만 여전히 반도체 기판의 내부에는 결함층이 존재하게 된다.
또한, 500keV 이상의 이온주입 에너지를 갖는 고에너지 이온주입기를 사용하게 되면 통상의 이온주입기의 사용때 보다 제조단가가 증가되는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 반도체 기판에 형성하던 게터링층을 통상의 이온주입기를 사용하여 형성한 후, 열처리하여 결함이나 불순물 등을 포획하고, 상기 결함이나 불순물이 포획된 부분을 제거하여 표면의 결함 생성을 방지할 수 있는 반도체 소자의 제조방법을 제공하고자 함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 대한 반도체 소자의 제조방법은 반도체 기판의 표면에 이온주입 방법으로 불순물을 주입하여 게터링층을 형성하는 공정과, 상기 게터링층을 30분 ∼ 15시간동안 열처리하여 상기 반도체 기판 내의 불순물을 포획하는 공정과, 상기 반도체 기판 표면의 소정 두께를 제거하여 상기 게터링 층과 이에 포획된 불순물을 제거하는 공정을 포함하는 것을 특징으로 한다.
바람직하게, 상기 반도체 기판에 주입되는 불순물 이온은 C+, F+, O+, Si+이고, 이온주입 에너지는 10 ∼ 300 Kev이며, 이온주입량은 5x1013~ 5x1017이다.
더 바람직하게, 상기 반도체 기판의 열처리 850℃ ∼ 1100℃의 온도 및 N2분위기에서 수행되며, 반도체 기판에 제거되는 두께는 0.1 ∼ 1μm 이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하기로 한다.
먼저, 도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조공정도이다.
도 3a를 참조하면, 반도체 기판(10)에 통상의 이온주입기를 사용하여 불순물이온, 예를들어 C+, F+, O+, Si+등의 불순물 이온 중의 한 이온를 10 ~ 300 keV의 이온주입 에너지로 5x1013~ 5x1017의 이온량을 주입시키게 되면 표면근처에 예를 들어, 50 ~150 Å 두께의 게터링층(20)을 형성한다.
도 3b 및 도 3c를 참조하면, 상기 반도체 기판(10)을 N2분위기로 30분 ∼ 15시간 동안 850℃ ∼ 1100℃ 의 온도에서 열처리하게 되면, 상기 반도체 기판(10) 내의 불순물(30)이 상기 게터링층(20)으로 포획된다.
도 4d를 참조하면, 상기 게터링층(20)에 포획된 불순물(30)을 예를들어 화학 기계적 연마의 폴리싱공정을 거쳐 0.1 ∼ 1μm 정도 두께로 제거하게 되면, 초기의 반도체 기판(10) 내부에 존재하는 불순물(30)이 제거되어 무결함의 순수한 반도체 기판(10)를 얻게 된다.
여기서, 상기 도 2와 같이 종래의 고에너지 이온주입기를 사용하여 형성된 게터링층(20)에는 소자활동 영역인 표면층과는 거리가 멀지만 여전히 반도체 기판(10) 내부에는 결함층이 존재하고 있다는 것을 알 수 있다.
하지만, 도 4와 같이 본 발명에 따른 통상의 이온주입기를 사용하여 형성된 게터링층(20)에는 게터링층(20) 뿐만 아니라 표면층도 불순물(30)을 포획하는 작용을 하여 더 많은 불순물(30)이 포획될 확률이 높지만, 상기 게터링층(20)과 이에 포획된 불순물 분포층을 화학 기계적 연마의 폴리싱(polishing)공정을 거쳐 A부분이 표면에 노출 되면 0.1 ∼ 1μm 두께 깊이의 상기 게터링층(20)이 제거되어 상기 도 3d와 같이 반도체 기판(10) 내부에는 불순물이 존재하지 않는 순수한 무결함층을 얻게 된다.
이상 본 발명에 따르면, 종래에는 반도체 기판내에 게터링층을 형성하기 위해서는 고에너지 이온주입기를 이용해야만이 게터링효과를 얻을 수 있었고, 반도체 소자의 활동영역인 표면층과는 거리가 멀지만 여전히 반도체 기판내에는 결함층이 존재하였는데, 본 발명에서는 고에너지 이온주입기가 아닌 통상의 이온주입기의 사용이 가능하며, 반도체 기판내에 형성된 게터링층과 이에 포획된 불순물이 제거되어 결함층이 존재하지 않으므로, 소자 형성시 전기적 특성이 우수하며, 소자의 수명을 연장할 수 있으며, 제조단가가 절감되는 효과가 있다.
도 1는 종래의 고에너지 이온주입기를 통해 생성된 반도체 소자의 단면도,
도 2는 종래 기술에 따른 반도체 소자의 깊이에 대한 불순물 농도의 그래프,
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조공정도,
도 4는 본 발명에 따른 반도체 소자의 깊이에 대한 불순물 농도의 그래프.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 게터링층
3 : 불순물
Claims (7)
- 반도체 기판의 표면에 이온주입 방법으로 불순물을 주입하여 게터링층을 형성하는 공정과,상기 게터링층을 30분 ~ 15시간동안 열처리하여 상기 반도체 기판 내의 불순물을 포획하는 공정과,상기 반도체 기판 표면의 소정 두께를 제거하여 상기 게터링층과 이에 포획된 불순물을 제거하는 공정을 포함하여 구성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 이온주입되는 불순물은 C+, F+, O+, Si+중의 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 이온주입 방법은 1- ~ 300 keV의 에너지로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 이온주입방법은 5x1013~ 5x1017의 이온주입령으로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 열처리공정은 850℃ ~ 1100℃의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 열처리는 N2분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 반도체 기판에 제거되는 두께는 0.1 ~ 1μm인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043635A KR100434960B1 (ko) | 1996-10-02 | 1996-10-02 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043635A KR100434960B1 (ko) | 1996-10-02 | 1996-10-02 | 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025512A KR19980025512A (ko) | 1998-07-15 |
| KR100434960B1 true KR100434960B1 (ko) | 2004-10-14 |
Family
ID=37341080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043635A KR100434960B1 (ko) | 1996-10-02 | 1996-10-02 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434960B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137632A (ja) * | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0536699A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | 単結晶シリコン基板 |
| JPH07201872A (ja) * | 1993-12-28 | 1995-08-04 | Kawasaki Steel Corp | 半導体ウェーハのゲッタリング方法 |
| KR960026413A (ko) * | 1994-12-28 | 1996-07-22 | 김만제 | 실리콘 기판에의 게터링층 형성방법 |
| KR100221609B1 (ko) * | 1991-12-06 | 1999-10-01 | 구본준 | 반도체 기판의 불순물 제거방법 |
-
1996
- 1996-10-02 KR KR1019960043635A patent/KR100434960B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137632A (ja) * | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0536699A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | 単結晶シリコン基板 |
| KR100221609B1 (ko) * | 1991-12-06 | 1999-10-01 | 구본준 | 반도체 기판의 불순물 제거방법 |
| JPH07201872A (ja) * | 1993-12-28 | 1995-08-04 | Kawasaki Steel Corp | 半導体ウェーハのゲッタリング方法 |
| KR960026413A (ko) * | 1994-12-28 | 1996-07-22 | 김만제 | 실리콘 기판에의 게터링층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025512A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975126A (en) | Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer | |
| US5561072A (en) | Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions | |
| US6140213A (en) | Semiconductor wafer and method of manufacturing same | |
| US5795813A (en) | Radiation-hardening of SOI by ion implantation into the buried oxide layer | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| EP0097533B1 (en) | A method of manufacturing a mis type semiconductor device | |
| US5872047A (en) | Method for forming shallow junction of a semiconductor device | |
| JPS6224945B2 (ko) | ||
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20020014095A (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| KR100434960B1 (ko) | 반도체소자의제조방법 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| US4415372A (en) | Method of making transistors by ion implantations, electron beam irradiation and thermal annealing | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| KR100250751B1 (ko) | 반도체 소자의 제조방법 | |
| CN112750835B (zh) | 反熔丝结构及其制作方法 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JP7416270B2 (ja) | エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 | |
| KR100587050B1 (ko) | 반도체 소자의 제조방법 | |
| KR100203129B1 (ko) | 소오스/드레인 접합 잔류 결함 제거방법 | |
| KR100580776B1 (ko) | 반도체 소자의 게터링 방법 | |
| JP3459050B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100365422B1 (ko) | 반도체기판에서의전위장벽을형성하는방법 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |