JPS58190061A - アモルファスシリコン半導体装置 - Google Patents
アモルファスシリコン半導体装置Info
- Publication number
- JPS58190061A JPS58190061A JP7242882A JP7242882A JPS58190061A JP S58190061 A JPS58190061 A JP S58190061A JP 7242882 A JP7242882 A JP 7242882A JP 7242882 A JP7242882 A JP 7242882A JP S58190061 A JPS58190061 A JP S58190061A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- ohmic electrode
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- 238000003475 lamination Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 -8i-Cu Chemical class 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- AFCIMSXHQSIHQW-UHFFFAOYSA-N [O].[P] Chemical compound [O].[P] AFCIMSXHQSIHQW-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
不発ψ」は、アモルファスシリコンを用いた半導体装置
とその製造方法に係９、特にオーミック電極部の改良に
関する。
とその製造方法に係９、特にオーミック電極部の改良に
関する。
近年、アモルファスシリコン（ａ−８ｌ）により形成さ
れた薄膜電界効果トランジスタ（ＴＰＴ ）が注目され
ている。特に、上記半導体薄膜が低温で形成できるため
、薄膜半導体装置を検地するための基板が特に限定され
ず、又、従来の露光孜術、エツチング技術等のパターン
形成法もそのまま使用でき大面積基板への集積化も可能
であるなどの利点を有するため、目的に応じて、多種多
様の構造の半導体装置が災机できる。これらの半導体薄
膜を用いた半導体装置の機能を十分に発揮するために、
同一基板内にスイッチング素子や能動回路素子として、
上記半導体薄膜によｐ形成されｆｃＴＦＴを設けること
が多い・これにより、半導体薄膜を用いた半導体装置の
機能的な集積化も可能となり、その応用り極めて広くな
る。
れた薄膜電界効果トランジスタ（ＴＰＴ ）が注目され
ている。特に、上記半導体薄膜が低温で形成できるため
、薄膜半導体装置を検地するための基板が特に限定され
ず、又、従来の露光孜術、エツチング技術等のパターン
形成法もそのまま使用でき大面積基板への集積化も可能
であるなどの利点を有するため、目的に応じて、多種多
様の構造の半導体装置が災机できる。これらの半導体薄
膜を用いた半導体装置の機能を十分に発揮するために、
同一基板内にスイッチング素子や能動回路素子として、
上記半導体薄膜によｐ形成されｆｃＴＦＴを設けること
が多い・これにより、半導体薄膜を用いた半導体装置の
機能的な集積化も可能となり、その応用り極めて広くな
る。
第１図および第２図は従来のＴＰＴの２つの基本構造を
概略的に示す図である。これらの図において、Ｉは基板
、２はａ −８１膜、３はダート絶縁膜、４はケゞ−ト
電極、５，６１まそれぞれソース、ドレイン電極である
。第１図のものはａ Ｓｌ膜２の同じ面側にダート１
ｔ＆とソース電極５およびドレイン電極６か設けられ、
第２図のものはａ −Ｓｌ膜２の下面側にダート電極４
、上面側にソース電極５およびドレイン電極６が設けら
れている。これらのＴＰＴは結晶シリコンな用いたいわ
ゆるＭＯＳ ＦＥＴと類似の電気的特性を示すが、ＭＯ
ＳＦＥＴとの動作原理の根不的な違いハ、トランジスタ
のチャンネルのし中断条件が、ＭＯＳ ＦＥＴではＰＮ
接合の逆方向、特性、を利用するのに対し、ＴＦＴでは
ａ −８１腺２の高抵抗を利用する点である。
概略的に示す図である。これらの図において、Ｉは基板
、２はａ −８１膜、３はダート絶縁膜、４はケゞ−ト
電極、５，６１まそれぞれソース、ドレイン電極である
。第１図のものはａ Ｓｌ膜２の同じ面側にダート１
ｔ＆とソース電極５およびドレイン電極６か設けられ、
第２図のものはａ −Ｓｌ膜２の下面側にダート電極４
、上面側にソース電極５およびドレイン電極６が設けら
れている。これらのＴＰＴは結晶シリコンな用いたいわ
ゆるＭＯＳ ＦＥＴと類似の電気的特性を示すが、ＭＯ
ＳＦＥＴとの動作原理の根不的な違いハ、トランジスタ
のチャンネルのし中断条件が、ＭＯＳ ＦＥＴではＰＮ
接合の逆方向、特性、を利用するのに対し、ＴＦＴでは
ａ −８１腺２の高抵抗を利用する点である。
チャンネルの導通状態は共に、電界効果による半導体表
面の反転あるいはキャリア蓄積を利用する。従って、こ
れらのＴＰＴを構成するためには、＊ −Ｓｌ膜２の非
導通状態での抵抗がチインネル形成時の抵抗に比べ十分
高いことが竹製である。
面の反転あるいはキャリア蓄積を利用する。従って、こ
れらのＴＰＴを構成するためには、＊ −Ｓｌ膜２の非
導通状態での抵抗がチインネル形成時の抵抗に比べ十分
高いことが竹製である。
なお、第１図、第２図のＴＦＴ において、ソース電＆
５、ドレイン電極６とａ −ＳＳＳ２Ｏコンタクト部に
不純物ドープにより抵抗を下けた１−８１膜を政りて、
良好なオーミックコンタクトをとりＴＦＴ ｉ性全向上
させる場合もある。又、基板Ｉが導電性材料でおるとき
は、その赤面に絶縁１＠を設けて絶縁性基板として用い
る。
５、ドレイン電極６とａ −ＳＳＳ２Ｏコンタクト部に
不純物ドープにより抵抗を下けた１−８１膜を政りて、
良好なオーミックコンタクトをとりＴＦＴ ｉ性全向上
させる場合もある。又、基板Ｉが導電性材料でおるとき
は、その赤面に絶縁１＠を設けて絶縁性基板として用い
る。
ところで、ａ −８ｉを用い＊ ＴＦＴで社、Ｐチイン
不ル及びＮチ１ンネルのＴＦＴ動作が可能でおるが、電
界効果移動度がＮ ｆ−ｖンネルの方が１〜２桁大きい
ことから、通算Ｎチャンネル動作として利用されること
か多い。この場合、ソース、ドレイン電極の材料として
はＡＬｉ用いる場合が多い。しかしながら、ＡＬを電極
材料とする場合、第３図に示すような非オーミツク特性
を示し、ときには破線のようにヒステリシス特性を示す
ことがある。このような非オーミツク特性は、Ｐｆｊｃ
ドープしたｎ 臘ａ −Ｓｉ膜をｔ極下地として形成す
ることによりかなり改善される５− が、それでも非オーミツク特性と彦る場合がある。この
ような％性は、主にａ −１ｉ１ ＴＦＴを製造１里 する過程での熱処憔、汚染等が原因と考えられる。良好
な特性のａ−８１ＴＦＴｔ−得るためには、従って十分
に管理されｆｃ製造工相が必敦であるが、同一条件と思
われる製造工程管理の下でも、ＴＰＴが良好な特性を示
すとは限らないことが実験的に明らかになっている。
不ル及びＮチ１ンネルのＴＦＴ動作が可能でおるが、電
界効果移動度がＮ ｆ−ｖンネルの方が１〜２桁大きい
ことから、通算Ｎチャンネル動作として利用されること
か多い。この場合、ソース、ドレイン電極の材料として
はＡＬｉ用いる場合が多い。しかしながら、ＡＬを電極
材料とする場合、第３図に示すような非オーミツク特性
を示し、ときには破線のようにヒステリシス特性を示す
ことがある。このような非オーミツク特性は、Ｐｆｊｃ
ドープしたｎ 臘ａ −Ｓｉ膜をｔ極下地として形成す
ることによりかなり改善される５− が、それでも非オーミツク特性と彦る場合がある。この
ような％性は、主にａ −１ｉ１ ＴＦＴを製造１里 する過程での熱処憔、汚染等が原因と考えられる。良好
な特性のａ−８１ＴＦＴｔ−得るためには、従って十分
に管理されｆｃ製造工相が必敦であるが、同一条件と思
われる製造工程管理の下でも、ＴＰＴが良好な特性を示
すとは限らないことが実験的に明らかになっている。
本発明の目的に、ａ−１１１腺を用いた素子のオー＜ツ
ク電極部の特性改善を図った半導体装置およびその製造
方法を提供することＫある。
ク電極部の特性改善を図った半導体装置およびその製造
方法を提供することＫある。
本発明においては、ａ−１膜の表面に形成するオーミッ
ク電極の下地層として、不純物ドープのｎ＋型ａ −Ｓ
ｌ膜とＭＯ機の積層膜を介在させることを％徴とする。
ク電極の下地層として、不純物ドープのｎ＋型ａ −Ｓ
ｌ膜とＭＯ機の積層膜を介在させることを％徴とする。
また本発明の方法は、上記の如きオーミック電極部の構
造を形成するに幽って、ａ−８１膜を堆積した後に、こ
れをノ９ターニングすることな６− くその上に連続的にｎ中型ａ−８１膜およびＭｏ膜を被
着形成し、これら３層の積層膜を素子領域に残すように
パターニングした後、オーミック電極を形成し、最後に
このオーミック電極をマスクとして不要な計量ａ−８ｊ
＆をエツチング除去することを特徴とする。
造を形成するに幽って、ａ−８１膜を堆積した後に、こ
れをノ９ターニングすることな６− くその上に連続的にｎ中型ａ−８１膜およびＭｏ膜を被
着形成し、これら３層の積層膜を素子領域に残すように
パターニングした後、オーミック電極を形成し、最後に
このオーミック電極をマスクとして不要な計量ａ−８ｊ
＆をエツチング除去することを特徴とする。
本発明によれば、ｎ＋型ａ −Ｓｉ膜とＭＯ膜からなる
下地層を設けることによ、ｐ、ａ−８１膜にに対するオ
ーミック電極の特性は優れたものとなり、ＴＰＴ等の素
子に適用して安定した素子特性が得られる。
下地層を設けることによ、ｐ、ａ−８１膜にに対するオ
ーミック電極の特性は優れたものとなり、ＴＰＴ等の素
子に適用して安定した素子特性が得られる。
また本発明の方法は、ａ−８ｉ膜に対してＰＥＰ工程を
行うことなく、その堆積後ただちにｎ＋型ａ−８１膜、
続いてＭｏ膜を連続的に形成するため、ａ −Ｓｌ膜表
面のオーミック電極とのコンタクト部が不要な不純物に
汚染されることがなく、その結果、良好なオーミック特
性が安定に実現で色る。しかも本発明の方法は、オーミ
ック電極の下地層として２層の積層膜を介在させるが、
ＰＥＰ工程は従来に比べて何ら：！！雑化することがな
い点でも優れている。
行うことなく、その堆積後ただちにｎ＋型ａ−８１膜、
続いてＭｏ膜を連続的に形成するため、ａ −Ｓｌ膜表
面のオーミック電極とのコンタクト部が不要な不純物に
汚染されることがなく、その結果、良好なオーミック特
性が安定に実現で色る。しかも本発明の方法は、オーミ
ック電極の下地層として２層の積層膜を介在させるが、
ＰＥＰ工程は従来に比べて何ら：！！雑化することがな
い点でも優れている。
第４図は本発明の一実施例のＴＰＴを示す断面図でおる
。１１はガラス基板等の絶縁性基板であｐ、この上にダ
ート電極１２を形成した後、全面にケ゛−ト絶縁膜とな
るＳｉＯ□膜１３全１３、この上にアンド−７’ａ−８
１膜１４を堆積し、Ａｔ膜Ｖこよるソース電極１７１
およびドレイン電極１７２を形成している。ソース電極
１７．およびドレイン’％を極１ｒ２の下地層として、
これらとａ−８ｉｊｌｌＪ４との間にＰドーグのｎ 型
ａ−８ｉ膜１５とＭＯ膜Ｘ６の８Ｊ−換金介在させてい
る。
。１１はガラス基板等の絶縁性基板であｐ、この上にダ
ート電極１２を形成した後、全面にケ゛−ト絶縁膜とな
るＳｉＯ□膜１３全１３、この上にアンド−７’ａ−８
１膜１４を堆積し、Ａｔ膜Ｖこよるソース電極１７１
およびドレイン電極１７２を形成している。ソース電極
１７．およびドレイン’％を極１ｒ２の下地層として、
これらとａ−８ｉｊｌｌＪ４との間にＰドーグのｎ 型
ａ−８ｉ膜１５とＭＯ膜Ｘ６の８Ｊ−換金介在させてい
る。
Ｍｏ膜１５は、余如厚くすると応力によるはかれが生ず
るため、例えは＊−８ｉｐＱ１４と１５の合計厚みに対
して１７２以下の厚み区することが好ましい。
るため、例えは＊−８ｉｐＱ１４と１５の合計厚みに対
して１７２以下の厚み区することが好ましい。
次にこのＴＦＴ ｏ具体的な絞造工楊’（ｍ第５図（、
）〜（ｄ）を参照して説明する。絶縁性基板１１に７５
０Ｘのダート電極１２會所定ｉ’？ターンで形成した後
、全面を２５ｏｏ１ｏｓｔｏ２膜１３でおおい、この上
にプラズマ分解法でアンド−７″’ａ−８１膜１４ｆ４
０００Ｘ堆ｍし、続い−ｔ５ｏｏＸｏｐ ドープｎ＋型
ａ −Ｓｉ膜１５を堆積し、更にスパッタ法によｊ５５
００ＸのＭｏ換１６を蒸着する（、）。次にＰＥＰ工程
により、Ｍｏ膜Ｉ６、ａ −Ｓｔ膜１５および１４の３
層ａ層膜を素子領域にのみ残してパターニングする（ｂ
）。次に全面に１μｍのＡｔ膜１７を蒸着する（ｃ）。
）〜（ｄ）を参照して説明する。絶縁性基板１１に７５
０Ｘのダート電極１２會所定ｉ’？ターンで形成した後
、全面を２５ｏｏ１ｏｓｔｏ２膜１３でおおい、この上
にプラズマ分解法でアンド−７″’ａ−８１膜１４ｆ４
０００Ｘ堆ｍし、続い−ｔ５ｏｏＸｏｐ ドープｎ＋型
ａ −Ｓｉ膜１５を堆積し、更にスパッタ法によｊ５５
００ＸのＭｏ換１６を蒸着する（、）。次にＰＥＰ工程
により、Ｍｏ膜Ｉ６、ａ −Ｓｔ膜１５および１４の３
層ａ層膜を素子領域にのみ残してパターニングする（ｂ
）。次に全面に１μｍのＡｔ膜１７を蒸着する（ｃ）。
そしてＰＥＰ工程にょシこのＡｔＪＱ１７およびＭＯ膜
１６をエツチングしてソース電極１７１およびドレイン
電極２７２を形成し、最後にこれらソース電極１７１お
よびドレイン電極１７２をマスクとしてチャンネル領域
上に残っているｎ土量ａ −８１Ｊ［１６ｆエツチング
除去して完成する（ｄ）。
１６をエツチングしてソース電極１７１およびドレイン
電極２７２を形成し、最後にこれらソース電極１７１お
よびドレイン電極１７２をマスクとしてチャンネル領域
上に残っているｎ土量ａ −８１Ｊ［１６ｆエツチング
除去して完成する（ｄ）。
こうして得られたＴＰＴの特性評価を行った結果、優れ
た特性を示すことが確認された。ｍ６図はその電圧−電
流特性であシ、電流の立上９部分で良好なオーミック特
性を示している。またヒステリシスは現われず、相互コ
ンタクト部９− スＱｍも従来のＴＰＴに比べて１桁８に太きいものとな
っている。
た特性を示すことが確認された。ｍ６図はその電圧−電
流特性であシ、電流の立上９部分で良好なオーミック特
性を示している。またヒステリシスは現われず、相互コ
ンタクト部９− スＱｍも従来のＴＰＴに比べて１桁８に太きいものとな
っている。
第７図は不発ψ」による別の実施例を示すもので、＊
−８１膜による抵抗素子を示す。その製焔工程を説明す
ると次のとお如である。絶縁性基板２１上に８１Ｈ４の
グロー放電分解法によｐ、不純物をドープしないａ −
８１膜ｚｚｉ３０００Ｘ。
−８１膜による抵抗素子を示す。その製焔工程を説明す
ると次のとお如である。絶縁性基板２１上に８１Ｈ４の
グロー放電分解法によｐ、不純物をドープしないａ −
８１膜ｚｚｉ３０００Ｘ。
続いてＰドー７’ｎ＋型ａ −８１膜２３をｂｏｏｌ堆
積させる。しかる後、Ｓｌエツチングにより所望の抵抗
素子パターンを形成し、厚さ１０００１のＭｏ膜２４、
続いて厚さ５０００ＸのＡｔ膜２５を真空蒸着法にて堆
積する。そして、バター二爪 フグ法により、ｋｌとＭＯをリン酸素のエツチング液に
よυ同時にエツチングし、端子１ｔ＆２５１−２５３を
形成してこの電極パターンをマスクとして、Ｐドープａ
−８１膜２３ｔ−ＣＤＥ法にてエツチングしで抵抗素
子を完成させる。
積させる。しかる後、Ｓｌエツチングにより所望の抵抗
素子パターンを形成し、厚さ１０００１のＭｏ膜２４、
続いて厚さ５０００ＸのＡｔ膜２５を真空蒸着法にて堆
積する。そして、バター二爪 フグ法により、ｋｌとＭＯをリン酸素のエツチング液に
よυ同時にエツチングし、端子１ｔ＆２５１−２５３を
形成してこの電極パターンをマスクとして、Ｐドープａ
−８１膜２３ｔ−ＣＤＥ法にてエツチングしで抵抗素
子を完成させる。
このようにして試作された抵抗素子のｔ流電正特性を測
定した結果、直線性に優れたものであることが明らかＶ
Ｃ，１りた。
定した結果、直線性に優れたものであることが明らかＶ
Ｃ，１りた。
＝１０−
本発明は上記各実施例に限定されるものではない０例え
ば電極材料はＡｔに限らず、Ａｔ−８ｌ。
ば電極材料はＡｔに限らず、Ａｔ−８ｌ。
Ａ？−８ｉ−Ｃｕ等の化合物でもよく、又、Ａｔ以外の
Ａｕ ｒ Ｎ１等一般的な金属でよい。ただし、Ｍｏと
同一工程でエツチングが行なえる材料が望ましい。又、
ＴＰＴの場合、第１図に示すような構造のものであって
もよい。この場合にも、ソース、ドレイン電極の下地層
として上記実施例と同様にｎ＋型ａ −Ｓｉ膜とＭｏ膜
の積層膜を用いることで、上記実施例と同様の効果が得
られる。
Ａｕ ｒ Ｎ１等一般的な金属でよい。ただし、Ｍｏと
同一工程でエツチングが行なえる材料が望ましい。又、
ＴＰＴの場合、第１図に示すような構造のものであって
もよい。この場合にも、ソース、ドレイン電極の下地層
として上記実施例と同様にｎ＋型ａ −Ｓｉ膜とＭｏ膜
の積層膜を用いることで、上記実施例と同様の効果が得
られる。
第１図および第２図は従来のＴＰＴの代表的構造を示す
図、第３図は従来のＴＰＴの電圧−電流特性例を示す図
、第４図は本発明の一実施例のＴＰＴの構造を示す図、
第５図（、）〜（ｄ）はその製造工程を示す図、第６図
は得られ７’ｃ ＴＦＴの電圧−電流特性を示す図、第
７図は他の実施例の抵抗素子の構造を示す図である。 １１・・・絶縁性基板、１２・・・ダート電極、１３＝
・８１０２膜、１４ ・・・アンドーグａ −Ｓｉ Ｉ
［、Ｉ５；−ｔ ｐドープｎ＋型ａ−８１Ｍ、１６−
Ｍｏ膜、１７・・・ｋｔｇ、Ｉ ７１ ・・・ソース電
極、１７ｇ・・・ドレイン電極。 出願人代理人 弁理士 鈴 江 武 彦慎 １− 第２図 第３図 ０ １０ ２０ （Ｖ）ＤＳ 第４図 第５５１ 一３１９− ｏｓ 第７図
図、第３図は従来のＴＰＴの電圧−電流特性例を示す図
、第４図は本発明の一実施例のＴＰＴの構造を示す図、
第５図（、）〜（ｄ）はその製造工程を示す図、第６図
は得られ７’ｃ ＴＦＴの電圧−電流特性を示す図、第
７図は他の実施例の抵抗素子の構造を示す図である。 １１・・・絶縁性基板、１２・・・ダート電極、１３＝
・８１０２膜、１４ ・・・アンドーグａ −Ｓｉ Ｉ
［、Ｉ５；−ｔ ｐドープｎ＋型ａ−８１Ｍ、１６−
Ｍｏ膜、１７・・・ｋｔｇ、Ｉ ７１ ・・・ソース電
極、１７ｇ・・・ドレイン電極。 出願人代理人 弁理士 鈴 江 武 彦慎 １− 第２図 第３図 ０ １０ ２０ （Ｖ）ＤＳ 第４図 第５５１ 一３１９− ｏｓ 第７図
Claims (4)
- （１）絶縁性基板上に形成されたアモルファスシリコン
膜とその表面に選択的にコンタクトするオーミック電極
を有する素子を備えた半導体装置において、前記オーミ
ック電極の下地層として、不純物をドープした計量アモ
ルファスシリコン膜とＭｏ膜のＩＵ輌膜を有することを
特徴とするアモルファスシリコン半導体装置。 - （２）前記素子は、アモルファスシリコン膜の下面側ま
たは上面側にダート電極を有し、前記オーミック電極を
ソースおよびドレイン電極とした薄膜電界効果トランジ
スタである特許請求の範囲第１項記載のアモルファスシ
リコン半導体装置。 - （３）絶縁性基板上にアモルファスシリコン膜を堆積し
その表面に選択的にコンタクトするオーミック電極を形
成して素子を製造する方法において、前記アモルファス
シリコン膜を堆積後、これをパターニングすることなく
連続的にオーミック電極の下地Ｊ−となる不純物ドーグ
ｎ＋型アモルファスシリコン膜およびＭｏ膜を槓ｊ−形
成し、これら３層の槓ｊ−膜を素子領域に残すパターニ
ングを行った後オーミック電極を形成し、このオーズッ
クを極をマスクとして前記ｎ＋型アモルファスシリコン
膜の不歎部分をエツチング除去することを％徴とするア
モルファスシリコン半導体装置のｊＲ造方法。 - （４）前配素子は、アモルファスシリコン族の下面側１
次は上面側にり゛−ト電、極會有し、前記オーミック電
極をソースおよびドレイン電極とした薄膜電界効果トラ
ンジスタである特許請求の範囲第３項記載のアモルファ
スシリコン半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242882A JPS58190061A (ja) | 1982-04-28 | 1982-04-28 | アモルファスシリコン半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242882A JPS58190061A (ja) | 1982-04-28 | 1982-04-28 | アモルファスシリコン半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58190061A true JPS58190061A (ja) | 1983-11-05 |
| JPH0546106B2 JPH0546106B2 (ja) | 1993-07-13 |
Family
ID=13489004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7242882A Granted JPS58190061A (ja) | 1982-04-28 | 1982-04-28 | アモルファスシリコン半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190061A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
| JPS6014473A (ja) * | 1983-07-05 | 1985-01-25 | Asahi Glass Co Ltd | 薄膜トランジスタの電極構造 |
| JPS6151878A (ja) * | 1984-08-21 | 1986-03-14 | Seiko Instr & Electronics Ltd | 表示用パネルの製造方法 |
| JPS61193485A (ja) * | 1985-02-22 | 1986-08-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPS6272168A (ja) * | 1985-08-02 | 1987-04-02 | ゼネラル・エレクトリツク・カンパニイ | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ |
| JPS6292371A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6490560A (en) * | 1987-10-01 | 1989-04-07 | Casio Computer Co Ltd | Thin-film transistor |
| US4855806A (en) * | 1985-08-02 | 1989-08-08 | General Electric Company | Thin film transistor with aluminum contacts and nonaluminum metallization |
| US5188974A (en) * | 1987-10-31 | 1993-02-23 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4868171A (ja) * | 1971-12-20 | 1973-09-17 | ||
| JPS50125683A (ja) * | 1974-03-20 | 1975-10-02 | ||
| JPS51147290A (en) * | 1975-06-13 | 1976-12-17 | Nec Corp | Semiconductor device |
| JPS5687364A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Semiconductor device |
| JPS56135938A (en) * | 1980-03-28 | 1981-10-23 | Yoshie Hasegawa | Fixed probe board |
-
1982
- 1982-04-28 JP JP7242882A patent/JPS58190061A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4868171A (ja) * | 1971-12-20 | 1973-09-17 | ||
| JPS50125683A (ja) * | 1974-03-20 | 1975-10-02 | ||
| JPS51147290A (en) * | 1975-06-13 | 1976-12-17 | Nec Corp | Semiconductor device |
| JPS5687364A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Semiconductor device |
| JPS56135938A (en) * | 1980-03-28 | 1981-10-23 | Yoshie Hasegawa | Fixed probe board |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968975A (ja) * | 1982-10-12 | 1984-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
| JPS6014473A (ja) * | 1983-07-05 | 1985-01-25 | Asahi Glass Co Ltd | 薄膜トランジスタの電極構造 |
| JPS6151878A (ja) * | 1984-08-21 | 1986-03-14 | Seiko Instr & Electronics Ltd | 表示用パネルの製造方法 |
| JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
| JPS61193485A (ja) * | 1985-02-22 | 1986-08-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPS6272168A (ja) * | 1985-08-02 | 1987-04-02 | ゼネラル・エレクトリツク・カンパニイ | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ |
| US4855806A (en) * | 1985-08-02 | 1989-08-08 | General Electric Company | Thin film transistor with aluminum contacts and nonaluminum metallization |
| JPS6292371A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6490560A (en) * | 1987-10-01 | 1989-04-07 | Casio Computer Co Ltd | Thin-film transistor |
| US5188974A (en) * | 1987-10-31 | 1993-02-23 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546106B2 (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942441A (en) | Thin film semiconductor device and method of manufacturing the same | |
| JPH08274336A (ja) | 多結晶半導体薄膜トランジスタ及びその製造方法 | |
| JPS58190061A (ja) | アモルファスシリコン半導体装置 | |
| JPH02271673A (ja) | 半導体装置 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02271674A (ja) | 半導体装置 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPH01218070A (ja) | Ｍｏｓトランジスタ | |
| JPS5833872A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP3061907B2 (ja) | 半導体装置及びその製造方法 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS59113666A (ja) | 薄膜トランジスタの製造方法 | |
| KR100194677B1 (ko) | 인버터 및 그 제조 방법 | |
| JPS628569A (ja) | 薄膜トランジスタの製造方法 | |
| JP2888055B2 (ja) | 薄膜トランジスタ | |
| JPS6031267Y2 (ja) | 半導体スイツチ | |
| JPS63172470A (ja) | 薄膜トランジスタ | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JP2699401B2 (ja) | 相補型半導体装置及びその製造方法 | |
| JPS63318755A (ja) | 半導体装置 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH055186B2 (ja) |