JPS63318755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63318755A JPS63318755A JP62153494A JP15349487A JPS63318755A JP S63318755 A JPS63318755 A JP S63318755A JP 62153494 A JP62153494 A JP 62153494A JP 15349487 A JP15349487 A JP 15349487A JP S63318755 A JPS63318755 A JP S63318755A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- wiring
- well
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000002887 superconductor Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 230000007613 environmental effect Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特に超伝導体層を配線に用い
た改良型半導体装置に関するものである。
た改良型半導体装置に関するものである。
を示す断面図である。第2図に示すように、例えばP型
のシリコン基板(1)の所望領域にN型のウェル(2)
を形成し、これらシリコン基板(1)およびウェル(2
)の一部に分離酸化膜(3)を形成した後、ウェル(2
)またはシリコン基板(1)の上にまずゲート絶縁膜(
4)を次いでその上にゲート電極(5)となる半導体層
を形成し、次にこのゲート電極(5)をマスクとしてウ
ェル(2)にP型不純物をイオン注入してP型のソース
・ドレイン領域(6)を形成し、またシリコン基板(1
) VcN型)鈍物をイオン注入してN型のソース・ド
レイン領域(7)を形成する。この後、絶縁膜(6)を
4形成し、その所定個所にコンタクトホール(9)をあ
け、こへに超伝導体層(10)の配線(11)を形成し
て半導体装置を完成させる。
のシリコン基板(1)の所望領域にN型のウェル(2)
を形成し、これらシリコン基板(1)およびウェル(2
)の一部に分離酸化膜(3)を形成した後、ウェル(2
)またはシリコン基板(1)の上にまずゲート絶縁膜(
4)を次いでその上にゲート電極(5)となる半導体層
を形成し、次にこのゲート電極(5)をマスクとしてウ
ェル(2)にP型不純物をイオン注入してP型のソース
・ドレイン領域(6)を形成し、またシリコン基板(1
) VcN型)鈍物をイオン注入してN型のソース・ド
レイン領域(7)を形成する。この後、絶縁膜(6)を
4形成し、その所定個所にコンタクトホール(9)をあ
け、こへに超伝導体層(10)の配線(11)を形成し
て半導体装置を完成させる。
従来の半導体装置では、配線が超伝導体層のみで形成さ
れているので、外部磁場あるいは配線間の干渉や温度の
上昇等によって超伝導体層が超伝導状態を維持できなく
なった場合に、超伝導体層特に高温超伝導体層では、熱
伝導率が低いので、ジュール熱により抵抗が急激に上昇
し、半導体装置の特性が劣化するという問題点があった
。
れているので、外部磁場あるいは配線間の干渉や温度の
上昇等によって超伝導体層が超伝導状態を維持できなく
なった場合に、超伝導体層特に高温超伝導体層では、熱
伝導率が低いので、ジュール熱により抵抗が急激に上昇
し、半導体装置の特性が劣化するという問題点があった
。
この発明は、上述したような問題点を解決するためにな
されたもので、外部磁場や温度等により超伝導体層が超
伝導状態を維持できなくなっても磁場や熱に対する耐環
境性を高くできる半導体装置を得ることを目的としてい
る。
されたもので、外部磁場や温度等により超伝導体層が超
伝導状態を維持できなくなっても磁場や熱に対する耐環
境性を高くできる半導体装置を得ることを目的としてい
る。
c問題点を解決するための手段〕
この発明に係る半導体装置は、配線を超伝導体層と常伝
導体層から成る多層構造にしたものである。
導体層から成る多層構造にしたものである。
この発明では、超伝導体層が超伝導状態を維持できなく
なった場合に、常伝導体層が伝導状態を維持する。
なった場合に、常伝導体層が伝導状態を維持する。
以下、この発明の一実施例を添付図面について説明する
。第1図(a)はこの発明に係る半導体装置の一実施例
を示す断面図であり、図において(1)〜(10)は第
2図に示したものと同−又は相当部分を示す。超伝導体
層(10)を形成するまでは、この発明も従来例と同じ
である。しかしながら、この発明では、超伝導体層(1
0)上K、熱伝導率および導電率が大きい常伝導体層(
12)を更に形成して2層構造の配線(IIA)とする
ことで半導体装置を完成させるのである。
。第1図(a)はこの発明に係る半導体装置の一実施例
を示す断面図であり、図において(1)〜(10)は第
2図に示したものと同−又は相当部分を示す。超伝導体
層(10)を形成するまでは、この発明も従来例と同じ
である。しかしながら、この発明では、超伝導体層(1
0)上K、熱伝導率および導電率が大きい常伝導体層(
12)を更に形成して2層構造の配線(IIA)とする
ことで半導体装置を完成させるのである。
なお、第1図師)の実施例では、コンタクトホール(9
)を形成後、超伝導体層(lO)、続いて常伝導体層(
12)の順に形成したが、第1図(blに示すよ用東 うに常伝導体層(12)、超伝導体層(lO)の父に形
成して2層構造の配線(IIB)とすることも可能であ
る。
)を形成後、超伝導体層(lO)、続いて常伝導体層(
12)の順に形成したが、第1図(blに示すよ用東 うに常伝導体層(12)、超伝導体層(lO)の父に形
成して2層構造の配線(IIB)とすることも可能であ
る。
また、第1図(C)に示すようにゲート電極(5)上に
超伝導体層(10)を形成したり、ゲートII極(5)
形成後に絶縁膜のサイドウオール(8A)を介して、N
型のウェルあるいはP型のシリコン基板の上に超伝導体
層(10)を形成することも可能である。
超伝導体層(10)を形成したり、ゲートII極(5)
形成後に絶縁膜のサイドウオール(8A)を介して、N
型のウェルあるいはP型のシリコン基板の上に超伝導体
層(10)を形成することも可能である。
更に、図示しないが、例えば常伝導体層、超伝導体層、
常伝導体層と云ったサンドウィッチ構造の配線のように
多層構造で配線することも可能である。本実施例では、
MOSFETの配線例を示したが、他の半導体装置例え
ばバイポーラ素子の配線にもこの発明を適用することが
可能である。
常伝導体層と云ったサンドウィッチ構造の配線のように
多層構造で配線することも可能である。本実施例では、
MOSFETの配線例を示したが、他の半導体装置例え
ばバイポーラ素子の配線にもこの発明を適用することが
可能である。
以上、詳述したように、この発明は、超伝導体層と常伝
導体層の少なくとも2層構造で配線を構造したので、熱
および磁場が擾乱する際も、常伝導体層が超伝導体層の
バイパスとなって半導体装置の動作を保証すると云う効
果を奏する。
導体層の少なくとも2層構造で配線を構造したので、熱
および磁場が擾乱する際も、常伝導体層が超伝導体層の
バイパスとなって半導体装置の動作を保証すると云う効
果を奏する。
第1図(a) 、 (b)および(C)はこの発明の一
実施例を示す断面図、第2図は従来の半導体装置を示す
断面図である。 (10)・・超伝導体層、(IIA)と(IIB)・・
配線、(12)・・常伝導体層、である。 なお、図中、同一符号は同一、又は相当部分を示す。
実施例を示す断面図、第2図は従来の半導体装置を示す
断面図である。 (10)・・超伝導体層、(IIA)と(IIB)・・
配線、(12)・・常伝導体層、である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 超伝導体層と常伝導体層が互いに接する多層構造の配線
にしたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62153494A JPS63318755A (ja) | 1987-06-22 | 1987-06-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62153494A JPS63318755A (ja) | 1987-06-22 | 1987-06-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63318755A true JPS63318755A (ja) | 1988-12-27 |
Family
ID=15563785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62153494A Pending JPS63318755A (ja) | 1987-06-22 | 1987-06-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63318755A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6445145A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Superconducting device |
JPS6445143A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Superconducting device |
JPS6445144A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Manufacture of superconducting device |
JPS6445146A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Manufacture of superconducting device |
-
1987
- 1987-06-22 JP JP62153494A patent/JPS63318755A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6445145A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Superconducting device |
JPS6445143A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Superconducting device |
JPS6445144A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Manufacture of superconducting device |
JPS6445146A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Manufacture of superconducting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828616B2 (en) | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects | |
EP0095411A2 (en) | Bipolar memory cell | |
US5373192A (en) | Electromigration resistance metal interconnect | |
EP0080730B1 (en) | Semiconductor device with wiring layers and method of manufacturing the same | |
CA1203920A (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
KR900005602A (ko) | 반도체장치 및 그 제조방법 | |
US4544937A (en) | Formation of normal resistors by degenerate doping of substrates | |
JPS63318755A (ja) | 半導体装置 | |
US5410183A (en) | Contact structure of semiconductor device and method of manufacturing the same | |
JPH02246264A (ja) | 半導体装置およびその製造方法 | |
JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
US5866921A (en) | Lateral SRAM transistor circuits and methods of fabrication therefor | |
JP2504498B2 (ja) | 半導体装置 | |
JPS6230363A (ja) | 半導体装置 | |
JPS60145655A (ja) | 半導体記憶装置 | |
JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JPS63219160A (ja) | 半導体素子及びその製造方法 | |
JPS5843574A (ja) | 電界効果トランジスタ | |
JPS5933984B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JPS5821861A (ja) | 半導体記憶装置 | |
JPS62113464A (ja) | 溝型電界効果トランジスタ | |
JPS61194884A (ja) | 超電導素子集積回路 | |
JPH04287930A (ja) | 薄膜トランジスタの製造方法 | |
JPH0485877A (ja) | 半導体メモリ装置 | |
JPH03161965A (ja) | 半導体メモリの製造方法 |