JPS6031267Y2 - 半導体スイツチ - Google Patents

Description

【考案の詳細な説明】 この考案は、半導体スイッチの構造に関し、特に高入力
インピーダンスで且つ低出力インピーダンスな半導体ス
イッチの構造に関する。

従来、５ＣＲ１トライアツクあるいはＰＵＴと通称され
て市販されているサイリスタファミリイディバイスは、
公知のように代表的な半導体スイッチとして広く普及し
ている。

これらの素子のスイッチング動作は、いずれもＰＮＰＮ
四層構造から戊る相補形バイポーラトランジスタの正帰
還動作を基本としており、スイッチの駆動はフォトサイ
リスタ、サーモセンスタ或はショックレイダイオード等
の特殊な例を除いて、通常はゲート端子により電流駆動
されており、制御回路に対する入力インピーダンスは極
めて低い。

そのために電圧系統への干渉が発生し、上述の半導体ス
イッチの用途が制限される場合が存在した。

係る状況の下に、最近、従来の問題をディバス面で改善
するものとして、静電誘導形サイリスタ或は接合電界効
果形サイリスタと呼ばれる動作原理の異なった同種の用
途の新たな半導体スイッチの提案がなされているが、加
工精度或は製造技術レベルの関係で、期待はされている
ものの実用に供しうるものとして製品化され、普及され
るには至っていない。

この考案の目的は、従来の半導体スイッチにおける低入
力インピーダンスを改善すると共に、静電誘導形サイリ
スタ等における製造上の困難さ、オン電圧降下及び動作
抵抗が本質的に劣る点を改善する電圧駆動を可能にする
新たな用途の半導体スイッチを提供するものである。

即ち、この考案によれば、同一基板上に電気的に絶縁分
離された２つのアイランド状の単結晶シリコン領域を有
し、この単結晶シリコン領域にサイリスタ、絶縁ゲート
形電界効果トランジスタおよび抵抗を形成し、絶縁ゲー
ト形電界効果トランジスタを電圧駆動することによりサ
イリスタがターンオンされる電極間回路接続をもたせた
構造により、制御回路に対する入力インピーダンスを高
めると共に動作時の電圧降下とインピーダンスを小さく
することができ、集積化も容易であり且つ高耐圧を有す
る等の各特徴により、固体化リレー或は各種の固体化ス
イッチ等の用途に適した半導体スイッチが提供されるも
のである。

以下に図面を参照して、この考案の実施例をすイリスタ
を例にとって説明する。

第１図は、この考案によるサイリスタの等価回路を示し
、第２図にその等価回路を実現した半導体スイッチの構
造を示す。

半導体スイッチの基本構造は第２図に示すように半導体
集積回路の一種で、２個の電気的に絶縁分離された単結
晶シリコンアイランドに、サイリスタ、エンハンストメ
ント形ＰチャンネルＭＯ３ＦＥＴ （絶縁ゲート形電界
効果トランジスタ）および抵抗のそれぞれを形成し、金
属配線により第１図の回路構成を作り出しているもので
ある。

尚、第２図では、高耐圧化を図るため、単結晶シリコン
アイランドを絶縁膜を取囲む誘導体分離形の場合を示し
ているが、通常の半導体集積回路で普及しているＰＮ接
合の逆方向阻止特性を利用した素子間分離法を使用して
も良いことは勿論である。

まず、第１図を参照して、この考案による半導体スイッ
チの基本動作を説明する。

回路構造は、絶縁ゲート形電界効果トランジスタ（以下
単にＦＦＴという）であるＦＥＴ１とＦＥＴ２の２段接
続に続いて、相補形トランジスタ回路よりなるサイリス
タＴｈｙが設けられ、ＦＥＴ１にソース抵抗として抵抗
Ｒ１が、またサイリスタＴｈｙにゲート抵抗ＲＣＫが接
続される。

端子Ｋを基準電位（ＧＮＤ）にして端子Ａに正電圧＋■
を加えた状態で、端子Ｇに負電圧信号もしくはパルスを
加えると、ＦＥＴ１がターンオンしてａ点の電位を降下
せしめ、それによりサイリスタＴｈｙのアノ−１１層を
ソースに、ベース１層をドレインに、またベースＮ層を
バルクに接続しているＦＥＴ ２が駆動され、サイリス
タＴｈｙにトリガ電流が端子ＡよりＦＥＴ２のチャンネ
ルを通じて供給され、サイリスタＴｈｙがターンオンさ
れる。

ここで抵抗Ｒ１はＦＥＴ１を保護するためのものであり
、また抵抗ＲＯＫはサイリスタＴｈｙのゲートトリガ特
性を調整するためのものである。

また図中点線で示した端子ＧＮは、第２図からも明らか
なように容易に引出し得るもので、端子ＧＮを利用して
サイリスタＴｈｙのゲートトリガ特性を調整することも
可能である。

次に、第１図の回路構成を実現する第２図に示す半導体
スイッチの構造を、その製造工程と共に説明する。

まず、Ｎ形単結晶シリコンバルク１ （完成時にアイラ
ンドとなる）の表面に熱酸化法等により酸化シリコン（
ＳｉＱり膜（図示せず）を形成し、フォトエツチング技
術によりＳｉＯ２膜に所定の窓を設ける。

ＳｉＯ２膜をマスクにして、窓の部分を異方性もしくは
等方性の化学エツチングによりグループ（溝）を形成し
た後、熱酸化法等により単結晶シリコンバルク表面を５
ｉｎ２膜等の絶縁膜２により被覆し、その上にエピタキ
シャル技術により数百ミクロンメートルの膜厚を有する
多結晶シリコン３（完成時に基板となる）を形成する。

多結晶シリコン３を形成したＮ形単結晶シリコン１の反
対側を、研摩法もしくは化学エツチング法、或は電解エ
ツチング法、更には此等を組合せた方法により、所定量
の単結晶シリコンを除去し、第２図に示されるように先
に形成されたグループが単結晶シリコンをアイランド状
に分断せしめるようにする。

次いで、熱酸化法等により露出した単結晶シリコンアイ
ランド１及び多結晶シリコン３の表面にＳｉｎ”膜等の
絶縁膜４を形成する。

フォトエツチング技術により、絶縁膜４に所定の窓を設
け、この窓よりボロン等のＰ形不純物を熱拡散し、Ｐ溶
植散層５ａ、５ｂ、５ｃ及び５ｄを形成する。

ここで拡散層５ａ、５ｂ、５ｃ及び５ｄは、完成時にそ
れぞれアノード層、Ｐベース層、拡散抵抗およびソース
層、ドレイン層となる。

拡散中、絶縁膜の窓には新たな絶縁膜４が形成されるフ
ォトエツチング技術により、新たに形成された絶縁膜４
に所定の窓を設け、リン等のＮ形不純物を窓より比較的
高濃度に熱拡散し、Ｎ溶鉱散層６ａ、６ｂ及び６ｃを形
成する。

ここでＮ溶鉱散層６ａ、６ｂ及び６ｃは完成時に、それ
ぞれカソード層、Ｎベースコンタクト層、及びバルクコ
ンタクト層となる。

拡散中、先と同様に絶縁膜４の窓には、新た絶縁膜が形
成される。

続いて、フォトエツチング技術により絶縁膜４に所定の
窓を設けた後、メタライズ技術により電極或は金属配線
７を第１図の回路接続の如く形成して完成する。

以上の実施例はサイリスタを一例にとるものであったが
、この考案はサイリスタに限定されるものではなく、同
様にしてトライアックやＰＵＴ等の他のサイリスタファ
ミリイデバイスについても適用実現し得る。

また単結晶材料もシリコンに限られるものではなく、ゲ
ルマニウム等の他の半導体単結晶或はＧａＡｓ等の化合
物半導体でもよい。

この考案の半導体スイッチは以上説明したように、入力
インピーダンスは使用する絶縁ゲート形電界効果トラン
ジスタの入力インピーダンスとなって十分に高く、出力
インピーダンスはサイリスタの動作抵抗であることから
十分に低く、それ放電圧駆動が可能となって制御系統に
対する干渉が抑えられると共に動作時の電圧降下も低く
、内部電力損失を小さくできる。

勿論、この考案による半導体スイッチは従来のサイリス
クと同様に自己保持特性を有しているので、従来のサイ
リスタと全く同様に使用できるという広い利用範囲をも
っている。

尚、第１図の等価回路をみるに、ＦＥＴ ｌと抵抗Ｒ□
を取り除いても、原理上、同様な高入力インピーダンス
、低出力インピーダンスをもつ半導体スイッチが得られ
るが、サイリスタＴｈｙの特性、特にその阻止耐圧を十
分なものとすることと、ＦＥＴ２の変換コンダクタンス
を高めることは相反する事項であるため、この考案によ
る回路構成を取ることが設計の自由度も大きく、高感度
、高耐圧化の点でも有利であり、総合的に優れたスイッ
チング特性が得られている。

【図面の簡単な説明】

第１図はサイリスタを例にとるこの考案による半導体ス
イッチの等価回路を示す回路図、第２図はこの考案によ
る半導体スイッチ構造の一実施例を示す断面図である。 ＦＥＴ１．ＦＥＴ２・・・絶縁ゲート形電界効果トラン
ジスタ、Ｔｈｙ・・・サイリスタ、Ｒ１，ＲｃＫ・・・
抵抗、１・・・単結晶シリコンアイランド、２・・・絶
縁膜、３・・・多結晶シリコン基板、４・・・絶縁膜、
５ａ、５ｂ、５ｃ、５ｄ・・・Ｐ溶鉱散層、６ａｔ ６
ｂ、 ６ｃ・・・Ｎ溶鉱散層、７・・・電極或は金属配
線。

Claims (1)

【実用新案登録請求の範囲】
1. 同一基板上に電気的に分離して形成された第１および第
   ２の半導体領域と、前記第１の半導体領域に形成された
   サイリスタおよびこのサイリスタを構成する領域の中の
   少なくとも二つの領域を用いて構成された第１の電界効
   果トランジスタと、前記第２の半導体領域に形成された
   第２の電界効果トランジスタとを有し、前記第２の電界
   効果トランジスタのゲートに制御信号を供給してこれを
   導通せしめることによって、前記第１の電界効果トラン
   ジスタが導通して前記サイリスタがターンすることを特
   徴とする半導体スイッチ。