JPS597231B2 - 絶縁ゲイト型電界効果半導体装置の作製方法 - Google Patents

Description

【発明の詳細な説明】 本発明は集積回路特にＭ［５＝ＦＥＴ（絶縁ゲイト型電
界効果トランジスタ）をーケ又は複数ケを一体とした半
導体装置の作製方法に関するものである。

従来、半導体装置特にＭ［Ｓ−ＦＥＴはその構造および
作製方法により区別して幾つかの型が知られているが、
その代表的なものとしてはシリコンゲイト・セルフアラ
イン型ＭＩＳ−ＦＥＴがある。

これはゲイト電極のみをシリコンで構成するものであり
、その作製順序は、アクティブエレメント外周辺の絶縁
物を昨るゲイト絶縁膜及びその上に密着してシリコン半
導体をゲイト電極として構成し、更に、フォトエッチで
ソース、ドレイン穴を咋りこれら全体を熱拡散する。こ
のときゲイトがあらかじめ１乍られているため、ソース
、ドレインのゲイトとの位置は自動的に決められる。即
ち、セルフアライン方式になる。更に、これら全体に酸
化珪素被膜を形成し、ソース、ドレイン用電極穴を咋り
、最後にアルミニウムでソース、ドレインの電極および
リードを１乍製するものである。この方式の長所はゲイ
ト電極とソース、ドレインとがセルフアライン方式にな
つている点である。また、ゲイト電極の半導体ソース、
ドレインを構成する不純物領域の導電型と同一であつて
かつその導電型がＰ型を有するド・−プドシリコンであ
るため基板との間に仕事関数差が少ない、シリコンとア
ルミニユームとの二層配線が可能であるといつた特徴が
指摘でき、現在知られているＭＩＳ・ＦＥＴの最も優れ
た構成及び作製方法であるとされている。しかしながら
、このＭＩＳ−ＦＥＴはＰチャネル方式のＩＣのみしか
できない。さらにソース、ドレインのリードソース、ド
レインの電極部分で段差が大きいため断線しやすい、二
層配線のみのため高密度集積化が不可能であり、特にキ
ヤパシタのようなチツプ内に大面積を必要とするＩＣＯ
作製には不適当である、ゲイトを作製した後１１０『Ｃ
〜１２０００Ｃで熱処理するためゲイトに特殊な物質を
用いることができない等少なからぬ欠点を有する。本発
明は従来のＭＩＳ−ＦＥＴの特長を有するばかりでなく
、かかる欠点を除去したものである。

すなわち、本発明は、ソース、ドレインを構成する不純
物領域がＮ型（すなわちＮチャネル型ＭｌＳ−ＦＥＴ）
であるにもかかわらず、ゲイト電極がＰ型の半導体によ
り構成されているので、Ｎチャネル型においてもスレツ
シユホールド電圧とエンヘンスメント型とすることがで
きるという特長を有している。さらに、本発明はその技
術思想として、フイールド絶縁物上に半導体を主成分と
する電極またはリードを設けたこと、およびそのリード
を延在させてソースまたばドレインを構成する不純物領
域に密接せしめて電極を構成したこと、さらにリードを
半導体又は半導体に金属を密着させた多重リードとする
こと、加えて、第２の半導体を主成分とするリードを絶
縁物を介して第１の半導体の電極またはリード上に設け
、しかもその第２の半導体のリードを延在せしめて半導
体基板上のゲイト絶縁膜上のゲイト電極に連結せしめた
こと等の特長を有している。本発明の作用効果としては
以下のことが示される。即ち、第１図または第２図の実
施例においては、フオトマスク５枚で三層配線が可能で
ある。もちろん、第１図または第２図を組合せた場合は
、６枚のフオトマスクを必要とすることはいうまでもな
い。またコンデンサー（キャパシタ）をＭＩＳ−ＦＥＴ
の昨製と同時に作ることが可能である。また、第１およ
び第２の半導体を主成分とする電極またはリードが全く
独立した別程で作製しうるため、第１の半導体をＸ方向
、第２の半導体をＹ方向または斜方向等と多層配線する
ことができ、かつキヤパシタ等の面電極とすることもで
きる。以下に実施例に従つて詳しくその作製方法を説明
する。

第１図、第２図は本発明の実施例を示し、ともにｎチャ
ネルＭＩＳ−ＦＥＴである。

図面においてはＭＩＳ−ＦＥＴを一つ及びリード、コン
デンサー（キャパシタ）更にはリードとその接点又は電
極の部分を示してあるが、これらの要素が半導体装置の
基本であつて、ＩＣ又はＬＳＩは本発明構造を複合化し
たのみであることを附記する。そして、それらは単に組
合せたものであり、本発明の構造を基本として、さらに
、従来より知られたＭＩＳ−ＦＥＴたとえば本発明者に
よる特公昭５０−３７５００号等に示されでいる第・ｌ
の半導体をゲイト電極として用いるＭＩＳ−ＦＥＴとを
同一基板に組合せるというような自由度を有しているこ
とはいうまでもない。又、図面の説明において、「リー
ド」とは不純物がドープされる等により導電件の極めて
優れた状態、即ちそのままリードとして用い得る場合を
いい、「リードの構成体」とはアンドープの半導体又は
多層用の金属が密着して形成されていない状態、即ち図
面の構造上では実質的にリードであるが、機能的にはり
−ドとしてよりも抵抗として働き得る状態を示す。尚、
本実施例においては、半導体としてはシリコンを用いた
が、本発明の技術思想はその他の半導体、例えばゲルマ
ニウム、ヒ化ガリウム、その他の化合物半導体等に対し
ても適用することができる。又、ゲイト絶縁物としては
酸化珪素、窒化珪素、酸化アルミニウムをその基本材料
としているが、その他酸化チタン、酸化タンタル等他の
材料を用いてもよいことは同様であり、後述する如くこ
のゲイト絶縁物，の内部に金属又は半導体クラスタ又は
薄膜を介在させてもよく、その他この薄膜をｆ）１こか
もゲイト形状としたいわゆるフローテイングゲイト構造
としてもよい。いずれにしてもこれらゲイトに多くの変
形が行ない得ることが本発明の特長の一つである。実施
例 １ 第１図は本発明の昨製方法を示す。

基板材料としてはＰ型シリコン（結晶方位（１００）、
比抵抗１〜１０Ω（１７７１）を用いた。基板材料及び
その導電型は必要に応じて選べばよい。まず、第１図Ａ
に示される如く、充分清浄された基板１表面上に７００
℃〜９５０℃の温度範囲で窒化珪素被膜を１０００〜３
０００Ａの厚さにシランとアンモニアの反応により形成
し、更にその上面にシランと酸素との反応により酸化珪
素被膜を１０００〜３０００Ａの厚さに形成した。

次に、素子（半導体装置）の部分の外周辺のフイールド
に相当する部分の酸化珪素、および窒化珪素を第一のフ
オトマスク１を用いて選択的に除去する。この後、フオ
トレジストを熱硫酸中に浸して除去した。次に、窒化珪
素膜は酸素又は酸化物気体に対するマスク作用があるた
め、この件質を用いて第１図Ａの２の部分にのみ５００
０Ａ〜２μの厚さに半導体基板を選択的に酸化してフイ
ールド絶縁物２を半導体基板にその一部を埋置して設け
た。これは湿酸素中１１０００Ｃ−１２５０℃の加熱に
て行なつた。次に、このフイールド絶縁物２以外の部分
、即ち図面においては中央部分の基板上に形成されてい
る酸化珪素、窒化珪素被膜を弗酸系のエツチ液及び熱燐
酸液で除去した。こうした後、これらの上部に第１の半
導体層３としてｎ型の導電型を有するシリコン膜を０．
５〜２μの厚さにシランの気相法により形成した。更に
この上面に高融点金属、例えば白金、タンタル、タング
ステン、モリブデン、ニツケル、クロム、またはチタン
等を蒸着、スパツタ法又は気相法により形成してもよい
。この第１０Ｎ型半導体層３が後丁程でソースまたはド
レインを構成する不純物領域にコンタクトする電極およ
びリードになる。次に，フオトマスクを用い第１図Ｂを
作製する。即ち、フオトエツチ法により第１の半導体層
３を選択的にエツチ、除去した。この第１の半導体層の
残置した部分４，５はリード又は電極をも兼ねるように
設計上の必要にしたがつて構成できる。第１図Ｂにおい
て、４はソースの電極、５はドレインの電極に相当する
。もし被膜３が高濃度のゲルマニウムを用いた場合はこ
れら４，５は異種物質の接面であるため、いわゆる電極
的になるが、基板と同一物質の場合は被膜３を作製する
際、４，５は合成温度が、９００〜１２００℃にあつて
はエピタキシャル成長するため、電極という言葉は必ず
しも適当ではないであろう。次に、本実施例は通常のス
イツチまたは増巾機能を有するＭＩＳＦＥＴＯ作製例で
あるため、まず全体を熱酸化し酸化珪素被膜６を１００
〜２０００Ａ１／１１：る。次に、信頼囲を向上させる
ため窒化珪素被膜７を５０〜２０００Ａ作製する。この
被膜は、半導体基板１上のみならず、第１の半導体の上
面にも同時に形成される。図面に示した実施例では被膜
６，７の上面に、更に酸化珪素被膜８を１００−１００
０Ａ作製した。これは従来窒化珪素被膜は多くの不純物
、特にナトリウムに対しマスク作用があるにもかかわら
ず、その中にはシリコンのクラスタの存在によると思わ
れる電子、ホールの捕獲中心が存在し、このためゲイト
を基板と同一物質であるシリコンで作製した場合このゲ
イトシリコンと窒化膜との間に電荷のやりとりが行なわ
れる。この作用を除去するためこの両者の間にトンネル
電流が起こらない厚さ以上、実際は１００Ａ以上の酸化
珪素被膜を作製したもので、かの如くすることにより窒
化珪素被膜をゲイト絶縁物として用い、更にシリコンゲ
イトの構造をとることができるようになつた。勿論この
ゲイト？縁物としては酸化ノ珪素のみ、酸化珪素及びリ
ンガラス又は酸化アルミニウム等の多層構造としてもよ
い。次いで、第２の半導体９として、シランの熱分解法
によりＰ型の導電型を有する高濃度シリコンの半導体を
形成せしめた。

ソース、ドレインを構・成する不純物領域の件製を熱拡
散法でなくイオン注入法で行なう場合は、ゲイトの半導
体を他の半導体材料、たとえばＰ＋型のゲルマニウムと
してもよい。更に、本実施例ではこの上面にマスク作用
のある被膜１０、例えばモリブデンを５００〜７４００
０Ａ形成し、被膜９をみかけ上、より導電件とせしめた
。かくの如くにして第１図Ｂを構成させた。次に、第１
図Ｃに示されている如くソースまたはドレイン及びそれ
らを含めたリードの作製をフ５オトマスク３を用いて行
なう。

この際、化学エツチ液は既に公知のものを用いればよい
。例えば、酸化珪素は弗酸、弗化アンモニウム及び水の
混合液を、窒化珪素は熱燐酸を、又シリコンはバツフア
エツチ液を用いればよい。かくの如くにして窓９あけが
なされた総てに対し、フオスヒンをドーバントとして熱
拡散法によりソース、ドレイン用の不純物領域１３，１
４を作設する。このようにして６ソース、ドレイン１３
，１４とは異種導電型であるＰ型の半導体を主成分とす
るゲイト電極１５を形成した。この結果、トランジスタ
の小型化ひいては、高速化が可能となり６加えて第１の
半導体をゲイトとしたＭＩＳ−ＦＥＴのみではなく、第
２の半導体をゲイトとしたＭＩＳ−ＦＥＴを同一基板に
設けることができるため、ＩＣ，ＬＳＩとしてきわめて
高密度化が可能となつた。なお、被膜１０はマスク作用
がある必要がある。マスク作用がないと、ゲイト１５の
電極はＰ＋及びｎ＋のドーパンが混在することになつて
しまうため、初期の目的であるＭＩＳ−ＦＥＴのスレツ
シユホールド電圧を下げることができなくなるからであ
る。かくの如くにしてｎチャネルＭＩＳ・ＦＥＴが形成
される。然る後、第１図Ｄに示すようにこれら総てを酸
化珪素膜１６で覆い、必要部分にコンタクト用の穴をあ
け（例えば１７）をフオトマスク４で作り、更に全面に
アルミニウムを真空蒸着法で作製し金属リード１８をフ
オトマスク５で形成した。かかる場合、１９はキャパシ
タになるため実質的にハイブリツト構造になつたことが
わかる。又、１６のオーバーコート用の酸化珪素を作る
場合ナトリウム等の汚染に強いようこれを窒化珪素被膜
との多層構造とし、これら半導体装置を構成する総ての
信頼件の向上に努めてもよい。かくの如くにした場合、
プラスチツクモールドのないいわゆるベアＩＣを作るこ
とが可能となる０勿論５００℃以下で窒化珪素膜を合成
し、金属アルミニユームリード１８を含む第１図Ｄの上
面総てにこれを形成してもよい。第１図Ｄにおいては、
ソースまたはドレインの電極。

リード４，５は主成分がシリコンよりなる半導体であり
、ソース１３、ドレイン１４とは完全にオーム接触をな
している。同時に、図面より明らかなように１〜５で示
した５回のフオトマスタで三層配線が可能となつた。又
、半導体又は半導体と金属とが密着したリードはそのシ
ート抵抗が必ずしも小さくないため例えば相互接続用の
リードなどは構成物の総てがアルミニユームのような金
属からできているリード１８を、第３の配線材料として
用いればよい。この実施例１においては、二層目の配線
を構成する第２の半導体の電極またはリードは必ずしも
第一層目の配線を構成する第１の半導体の電極またはリ
ードとは実施例２のように独立ではなくキャパシタ１７
により容量的には結合している構成を有する。

このような状態ではなく、それぞれを独立な状態とする
ため、次の実施例を示す。実施例 ２この実施例におい
ては、その作製順序は実施例１と全く同様である。

図面において、２１は第１の半導体の電極またはリード
３上に多重にして設けられた高融点金属でみかけ上、そ
の導電率を向上せしめるために形成したものである。又
、Ｐ型の導電型を有する第２の半導体の電極またはりー
ド２２と第１の半導体の電極またはリードとの間には図
面におけるリード４とリード２２に示されるように絶縁
膜が５０００Ａ〜２μの厚さに形成されているため、そ
れぞれの電極またはリードは互いに電気的には全く独立
とすることができる。その他は実施例１と同様である。
勿論、フオトマスクの種類すなわち数を６枚とする場合
は第２の半導体２２はその一部を第１の半導体（図面で
は４）との間に、実施例１におけるキャパシタ１９に示
される如く静電容量（キャパシタ）とし、他の部分には
厚い絶縁物を分在せしめて第１および第２の電極または
リードを互いに独立のリードとした組合わせを行なえぱ
よい。以上の説明よりわかるように、本発明は単一の半
導体装置として用いるよりもむしろ複数個を組合わせた
集積回路又は複合集積回路とした方が優れている特徴を
有するものである。

このため、本発明は半導体装置の超小型、高密度にきわ
めて大きな特長がある。

【図面の簡単な説明】

第１図、第２図は本発明のＭＩＳ−ＦＥＴ（７）作製方
法を示し１こものである。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板にフィールド絶縁物を選択的に埋置する
   工程と、少くとも前記フィールド絶縁物が埋置されてい
   ない半導体基板上に絶縁膜を設ける工程と、この絶縁膜
   上にＰ型の導電型を有する半導体層を設ける工程と、こ
   のＰ型半導体層上に選択的にモリブデン層を設ける工程
   と、このモリブデン層および前記フィールド絶縁物をマ
   スクとして不純物を導入して前記半導体基板にソースま
   たはドレインを構成するＮ型の導電型を有する不純物領
   域を形成する工程とを有することを特徴とする絶縁ゲイ
   ト型電界効果半導体装置の作製方法。 ２ 半導体基板にフィールド絶縁物を選択的に埋置する
   工程の後に、前記フイールド絶縁物上およびフィールド
   絶縁物が埋置されていない半導体基板上にＮ型の導電型
   を有する半導体層を選択的に形成する工程を有すること
   を特徴とする特許請求の範囲第１項記載の絶縁ゲイト型
   電界効果半導体装置の作製方法。