JPH1152429A - 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 - Google Patents

液晶パネル用基板、液晶パネル及びそれを用いた電子機器

Info

Publication number
JPH1152429A
JPH1152429A JP2238898A JP2238898A JPH1152429A JP H1152429 A JPH1152429 A JP H1152429A JP 2238898 A JP2238898 A JP 2238898A JP 2238898 A JP2238898 A JP 2238898A JP H1152429 A JPH1152429 A JP H1152429A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
insulating film
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2238898A
Other languages
English (en)
Inventor
Shigenori Katayama
茂憲 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2238898A priority Critical patent/JPH1152429A/ja
Priority to KR10-1998-0020497A priority patent/KR100386486B1/ko
Priority to TW087108977A priority patent/TW530184B/zh
Priority to TW091115555A priority patent/TWI243930B/zh
Priority to CNB981096131A priority patent/CN1149430C/zh
Priority to US09/090,345 priority patent/US6100947A/en
Publication of JPH1152429A publication Critical patent/JPH1152429A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 従来の半導体を基板とする反射型液晶パネル
（液晶パネル）においては、基板表面に保持容量を形成
していたため、画素サイズを小さくすると充分な保持容
量（５０〜１００ｆＦ）を確保できなくなり、液晶の駆
動に必要な電圧を保持できない。 【解決手段】 反射電極は各画素毎に保持容量を構成す
る一対の電極の一方の導電層とし、この下方には絶縁膜
を介して前記保持容量の他方の導電層を形成し、上記他
方の導電層には所定の電位を固定するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、反射型液晶パネル
を構成する反射電極側基板の構造、及びその基板を用い
て構成される液晶パネルに関し、さらにはその液晶パネ
ルを用いた電子機器に関する。
【０００２】
【従来の技術】従来、プロジェクタ用ライトバルブ等の
用途に適した超小型高精細アクティブマトリックス液晶
パネルとして、石英基板上にポリシリコンを用いた薄膜
トランジスタ（ＴＦＴ）を形成し、さらにその上方に画
素電極となる透明電極を形成して構成される透過型液晶
パネルが実用化されている。上記ＴＦＴを用いた透過型
液晶パネルでは、各画素に設けられたＴＦＴの領域およ
び前記ＴＦＴを駆動するためのゲート電極，ソース・ド
レイン電極を構成する配線領域は、光を透過させる透過
領域とはならないので、パネルの解像度がＸＧＡ，ＳＸ
ＧＡと上がって一画素領域のサイズが小さくなるにつ
れ、開口率が小さくなるという致命的な欠陥を有してい
る。
【０００３】そこで、透過型アクティブマトリックス液
晶パネルに比べて高開口率化が容易なアクティブマトリ
ックス液晶パネルとして、画素電極を反射電極とし、そ
の下方にトランジスタを構成するようにした反射型アク
ティブマトリックス液晶パネルが提案されている。
【０００４】
【発明が解決しようとする課題】上記した従来の反射型
アクティブマトリックス液晶パネルにおいては、反射電
極に印加された電圧を保持する保持容量も、トランジス
タと同様に反射電極の下方の、トランジスタの配置領域
と平面的に分離された異なる領域に配置されていた。従
って、従来の反射型アクティブマトリックス液晶パネル
では、各画素に設けられたトランジスタの配置領域には
保持容量を形成できないため、画素サイズ（画素領域の
大きさ）が小さくなると、それに応じて保持容量を配置
できる面積も小さくなり、その結果、充分な保持容量
（３０〜１００ｆＦ以上、望ましくは５０〜１００ｆＦ
以上）を確保できないという欠点を有している。保持容
量が確保できなくなると、トランジスタが導通された選
択期間においてトランジスタを介して反射電極に印加さ
れた電圧が、一旦は保持容量に蓄積されるが、蓄積され
た電荷はその後の非選択期間において液晶層の抵抗成分
やトランジスタのＯＦＦリークにより放電してしまい、
保持した電圧が低下して非選択期間全体において反射電
極に安定した電圧を印加し続けることができない。一垂
直走査期間（フィールドやフレーム）中に、反射電極に
対して、安定した電圧を印加できないと、階調表示が十
分にできなくなり、コントラストが劣化し、表示品質が
劣化してしまう。
【０００５】図２（Ａ）は、半導体基板を用いた従来の
反射型液晶パネルにおける、反射電極側基板に形成され
た画素領域の一画素部分の断面図を示す。図２（Ａ）は
反射電極側基板に形成された画素領域の一画素部分の平
面図を示す図２（Ｂ）における破断線Ａ−Ａ’の断面図
を示すものである。図２（Ａ）において、２０１は半導
体基板、２０２はウェル領域、２０３はフィールド酸化
膜、２０４ａはゲート絶縁膜、２０４ｂは保持容量を構
成する誘電体膜となる絶縁膜、２０５ａは走査信号が印
加されるゲート電極、２０５ｂは容量電極を構成する、
ゲート電極と同一層からなるポリシリコンあるいはメタ
ルシリサイド層、２０６ａ，２０６ｂはソース領域・ド
レイン領域、２０７ａ，２０７ｂはソース電極・ドレイ
ン電極となる第１の導電層、２１３はＢＰＳＧ（Boron
Phosphorus Silica Grass）膜のような第１層間絶縁
膜、２０８はＳｉＯ2 からなる第２層間絶縁膜、２０９
は第２の導電層、２１０はＳｉＯ2 からなる第３層間絶
縁膜、２１２は反射型画素電極となる第３の導電層、２
１１はドレイン電極２０７ｂと画素電極２１２を接続す
る接続プラグである。
【０００６】図２（Ａ）が示すように、従来の保持容量
の構造では、基板表面においてフィールド酸化膜２０３
が形成されない領域に、Ｐ型不純物のドーピング領域２
０６ｃが形成されるとともに、このＰ型不純物ドーピン
グ領域２０６ｃの表面には絶縁膜２０４ｂを介してポリ
シリコンあるいはメタルシリサイド等からなる容量電極
２０５ｂが形成される。この容量電極２０５ｂと上記Ｐ
型不純物ドーピング領域２０６ｃと両者に介在される絶
縁膜２０４ｂとにより保持容量が構成されている。
【０００７】図２（Ｂ）は従来の反射型液晶パネルの反
射電極側基板における一画素領域の平面図を示す。図中
の符号は図２（Ａ）と同一のものを示す。ゲート電極２
０５ａは画素行方向（走査方向）に延在して、走査方向
の各画素のトランジスタのゲート電極に走査信号を伝搬
する走査線を構成し、さらにゲート電極２０５ａと同一
層の容量電極２０５ｂは、ドレイン電極２０７ｂを介し
てトランジスタのドレイン領域２０６ｂと接続される。
また、ソース電極２０７ａは画素列方向に延在して、画
素列方向の各画素のトランジスタのソースにデータ信号
を順次供給するデータ線を構成する。トランジスタは、
ソース電極（データ線）２０７ａに接続されたソース領
域２０６ａ、ドレイン領域２０６ｂ、ソース領域とドレ
イン領域の間の基板表面に形成されるチャネル領域、ゲ
ート絶縁膜２０４ａ、ゲート電極２０５ａから構成され
る。ドレイン電極２０７ｂは配線途中にて接続プラグ２
１１を介して画素電極２１２（図２（Ｂ）には図示され
ない）に接続される。容量電極２０５ｂの直下には絶縁
膜２０４ｂが配置され、その下の基板表面のＰ型不純物
ドーピング領域２０６ｃが形成され、これらにより保持
容量を形成している。従って、保持容量は、トランジス
タを介して印加されるデータ信号の電圧を図示の領域に
て蓄積することができる。
【０００８】しかしながら、図２（Ｂ）が示すように、
従来例では、ゲート電極２０５ａと保持容量の上側電極
２０５ｂが同一層より構成されるため、両者を平面的に
分離せざるを得なかった。つまり、各画素に設けられた
トランジスタの形成領域に保持容量を形成できないた
め、充分な保持容量値を確保できなかった。
【０００９】この発明の目的は、反射型アクティブマト
リックス液晶パネルにおいて、画素サイズが小さくても
充分な保持容量を得ることができる技術を提供すること
にある。
【００１０】
【課題を解決するための手段】この発明は、上記目的を
達成するため、請求項１に係わる発明は、基板上に反射
電極がマトリックス状に形成され、前記各反射電極に対
応してトランジスタが形成され、該トランジスタを介し
て前記反射電極に電圧が印加されるように構成し、各画
素毎に前記反射電極に電気的に接続されて電荷を蓄積す
る保持容量とを有する液晶パネル用基板において、前記
トランジスタは前記反射電極の下方に形成され、該トラ
ンジスタのソース電極又はドレイン電極と前記反射電極
との間には中間導電層が形成され、前記保持容量は、前
記反射電極と、前記反射電極の下方に絶縁膜を介して配
置される前記中間導電層とを一対の電極として構成さ
れ、該中間導電層には所定の電位が印加されることを特
徴とする。以上の構成を有することにより、保持容量部
は、各画素の領域における、反射電極とソース又はドレ
イン電極との接続箇所を除いた残りの領域に広い面積で
設けることができ、各画素毎に、十分な保持容量の値を
確保することができる。すなわち、画素領域にほぼ近い
面積を保持容量に使うことができ、大きな保持容量が得
られるので、反射電極に安定的に電圧を印加することが
できる。
【００１１】請求項２に係わる発明は、請求項１におい
て、前記中間導電層には、前記反射電極と液晶を挟んで
対向配置される共通電極の電位あるいはその近傍、前記
反射電極に印加される電圧振幅の中心電位あるいはその
近傍、または上記２つの電位の中間の電位のいずれかを
与える配線層が電気的に接続されることを特徴とする。
保持容量を構成する一対の電極の他方には、液晶パネル
において用いられる電圧が、電荷蓄積のための基準電圧
として印加される。すなわち、反射電極側基板上に配線
されて駆動回路等に供給される電圧を用いて、保持容量
の基準電圧としているので、外部から専用の電圧供給を
受けなくともよい。請求項３に係わる発明は、請求項１
において、前記中間導電層が、前記各反射電極の下方
と、互いに隣接配置される前記反射電極の隙間の下方に
連続的に配置される金属層であることを特徴とする。中
間導電層は、隣接する反射電極の隙間から入射する光を
遮光する遮光層として機能する。入射光がトランジスタ
を構成する半導体層に入り込むと、光電流が流れ、トラ
ンジスタがＯＦＦ状態でも光リークを起こしてしまう
が、本発明ではその光は中間導電層により遮光すること
ができる。
【００１２】請求項４に係わる発明は、請求項３におい
て、前記中間導電層が、当該液晶パネル用基板における
画素領域の周辺領域において前記所定の電位を与える配
線層と接続され、各画素の前記保持容量を構成する他方
の電極として共通化されることを特徴とする。中間導電
層は、各画素の保持容量に共通な導電層とすることがで
きる。従って、導電層としての面積も十分に確保でき、
配線容量も大きくなる。中間導電層に印加する所定の電
圧は、各画素の保持容量の変動による影響を受けて電位
変動しやすいが、本発明によれば配線容量が大きいので
電位が安定する。
【００１３】請求項５に係わる発明は、請求項１におい
て、前記中間導電層がその表面を平坦化処理されてな
り、前記絶縁膜は当該平坦化された表面に形成されてな
ることを特徴とする。保持容量の一対の電極間の距離を
均一化するため、下側電極となる中間導電層の表面を平
坦化処理し、その表面に誘電体膜となる絶縁膜を形成
し、その上に反射電極を形成する。これにより、保持容
量の電荷の蓄積及び反射電極への電圧印加が均一化され
る。また、平坦化された中間導電層の上に、上記反射電
極を形成するので、反射電極も平坦化され反射率を向上
することができる。
【００１４】請求項６に係わる発明は、請求項１乃至５
のいずれかにおける前記トランジスタのソース・ドレイ
ン電極の一方と前記反射電極は、直接的に電気的接続さ
れることを特徴とする。なお、本発明の場合は、中間導
電層の上層と下層の絶縁膜に、連続的なコンタクトホー
ルを形成してしまうので、上層と下層の絶縁膜は同一材
料から形成するのが好ましい。同一のエッチングガスあ
るいはエッチャントで、異なる絶縁膜に接続用ンタクト
ホールのエッチングを行うと、各々の絶縁膜のエッチン
グレートの違いにより、一方の絶縁膜へサイドエッチン
グされて、庇状の加工形状になりやすいが、同一の絶縁
膜とすることにより、良好なエッチング形状を得ること
ができるという効果がある。
【００１５】また、請求項７に係わる発明は、請求項１
乃至５のいずれかにおける前記トランジスタのソース・
ドレイン電極の一方と前記反射電極は、前記中間導電層
と同一層であるが電気的には絶縁された接続部を介し
て、電気的接続されることを特徴とする。従って、中間
導電層は、その接続箇所において開口され、その部分に
は保持容量を形成しないこととなる。特に、反射電極
を、中間導電層と同一層からなる接続部を介して、ソー
ス・ドレイン電極の一方に電気的に接続させることによ
り、中間導電層の上層と下層の絶縁膜が、例えばＳｉＮ
とＳｉＯ2やＴａＯｘとＳｉＯ2のような異なる膜で構成
された場合、同一のエッチングガスあるいはエッチャン
トで、ソース・ドレイン電極と反射電極の接続用ンタク
トホールのエッチングを行うと、各々の絶縁膜のエッチ
ングレートの違いにより、一方の絶縁膜へサイドエッチ
ングされるため、庇状の加工形状になりやすい。本発明
の構成によれば、各々の絶縁膜に適したエッチングガス
あるいはエッチャントでエッチングを行うことができる
ので、サイドエッチングされなくなり、良好なエッチン
グ形状を得ることができるという効果がある。
【００１６】請求項８に係わる発明は、請求項１乃至７
における前記保持容量の一対の電極間に介在する前記絶
縁膜は、二酸化シリコンであることを特徴とする。二酸
化シリコンは密着性が良いので、上層の反射電極との接
合におけるクラックが発生しにくくなる。
【００１７】請求項９に係わる発明は、請求項８におけ
る前記絶縁膜の膜厚は６５００Å以下であることを特徴
とする。二酸化シリコンを絶縁膜とする場合は、反射電
極に安定的に電圧を印加することができる最低の保持容
量の値３０ｆＦ以上を得るためには６５００以下の膜厚
が必要である。
【００１８】請求項１０に係わる発明は、請求項１乃至
７において、前記保持容量の一対の電極間に介在する前
記絶縁膜は、二酸化シリコンより高誘電率の材料よりな
ることを特徴とする。二酸化シリコンではなく、他の高
誘電率の材料を保持容量の誘電体膜として用いることが
できる。
【００１９】請求項１１に係わる発明は、請求項１０に
おいて、前記絶縁膜は窒化シリコンであることを特徴と
する。窒化シリコンの誘電率εはε＝６．５であって二
酸化シリコン（ε＝３．９）より高誘電率である。窒化
シリコンは二酸化シリコンより高誘電率であるため、保
持容量の面積が小さくても容量値を確保でき、高精細の
液晶パネルとなって画素サイズが小さくなっても保持容
量を得やすい。
【００２０】請求項１２に係わる発明は、請求項１１に
おいて、前記絶縁膜の膜厚は１０８００Å以下であるこ
とを特徴とする。二酸化シリコンより高誘電率であるた
め、誘電体膜としての絶縁膜厚が厚することができる。
膜厚が薄いと製造が難しいが、より厚い膜厚となるので
ＣＶＤ法等により絶縁膜を形成することが容易となる。
【００２１】請求項１３に係わる発明は、請求項１２に
おける前記絶縁膜は酸化タンタルであることを特徴とす
る。酸化タンタルの誘電率εはε＝２７．６であって二
酸化シリコン（ε＝３．９）より高誘電率である。酸化
タンタルは二酸化シリコンや窒化シリコンより高誘電率
であるため、保持容量の面積が小さくても容量値を確保
でき、高精細の液晶パネルとなって画素サイズが小さく
なっても、薄い絶縁膜でも保持容量を得やすい。
【００２２】請求項１４に係わる発明は、請求項１３に
おける前記絶縁膜の膜厚は４６０００Å以下であること
を特徴とする。二酸化シリコンや窒化シリコンより高誘
電率であるため、誘電体膜としての絶縁膜厚が厚するこ
とができる。膜厚が薄いと製造が難しいが、より厚い膜
厚となるので、前記中間導電層の陽極酸化等により絶縁
膜を形成することが容易となる。
【００２３】請求項１５に係わる発明は、請求項１３又
は１４における前記中間導電層をタンタルにより形成
し、該タンタルを陽極酸化して前記絶縁膜を形成してな
ることを特徴とする。中間導電層を比抵抗の低いタンタ
ルで形成でき、保持容量の他方の電極の電位の画素領域
での均一性を得やすくなると共に、中間導電層の表面を
酸化して絶縁膜が形成されるので、絶縁膜の密着性が向
上する。
【００２４】請求項１６における発明は、請求項１乃至
１５のいずれかに記載の液晶パネル用基板と、これと対
向する透明基板とが間隙を有して配置されるとともに、
前記液晶パネル用基板と前記透明基板との間隙内に液晶
が挟持されて構成されることにより液晶パネルを提供す
る。各画素において保持容量を十分に確保できるので、
液晶パネルが高精細化して各画素のサイズがより小さく
なっても、選択期間中に画素に印加された電圧を非選択
期間中に保持容量により保持し、一垂直走査期間（フレ
ーム又はフィールド）に安定した電圧を印加することが
可能となる。
【００２５】請求項１７における発明は、請求項１６記
載の液晶パネルを用いた電子機器を提供する。特に、反
射型液晶パネルを表示装置として用いた、内蔵電池によ
り電源供給される携帯型電子機器（コンピュータ、携帯
電話、液晶テレビ、電子時計、携帯型端末機器など）に
用いると、消費電力の小さい表示装置となるので、電池
寿命を伸ばすことができる。また、反射型液晶パネルを
ライトバルブとした投射型表示装置に用いると、液晶パ
ネルを高精細化しても高画質が得られる。
【００２６】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
【００２７】（液晶パネルの全体構成と本発明の液晶パ
ネル用基板の構成の説明）図１（Ａ）および図３は、本
発明を適用した反射型液晶パネルの反射電極側基板にお
ける画素領域の一画素部分の構成を示す第１の実施例の
断面図と平面図である。図１５（Ａ）は本発明の反射型
液晶パネルの平面図（Ａ）と断面図（Ｂ）を示す。
【００２８】本発明における反射電極側基板は図１
（Ａ）に示されるように半導体基板１０１を用いてい
る。まず、本発明の反射型液晶パネルの全体構成につい
てその概要を説明する。
【００２９】図１５（Ａ）（Ｂ）に示されるように、反
射電極側基板８０１（図１５（Ｂ）では９３２）の中央
部には画素領域８２０が設けられ、画素領域には走査線
とデータ線がマトリックス状に配置される。走査線とデ
ータ線の交点に応じて各画素が配置され、各画素には後
述するように、反射電極９１２とスイッチング素子が設
けられている。画素領域８２０の周辺領域には、走査線
に走査信号を供給する走査線駆動回路８２２、データ線
にデータ信号を供給するデータ線駆動回路８２１、パッ
ド領域８２６（図１５（Ｂ）では９２６）を介して外部
から入力される画像データを取り込む入力回路８２３、
これらの回路を制御するタイミング制御回路８２４等の
回路が配置される。液晶パネルは、反射電極側基板８０
１（９３１）と、内面に共通電極９３３が形成された透
明なガラスからなる対向基板９３５とをシール材９３６
により領域（実線と一点鎖線で挟まれた領域）８３６に
て接着固定し、その間隙に液晶９３７封入することによ
り構成される。なお、点線にて挟まれた領域８２５（図
１５（Ｂ）では９２５）は画素領域周辺を遮光する遮光
膜を示す。
【００３０】次に、図１（Ａ）に基づき反射電極側基板
（８０１，９３１）の断面構造について詳細に説明す
る。図１（Ａ）において、１０１は単結晶シリコンのよ
うなＰ型半導体基板（Ｎ型半導体基板でもよい）、１０
２はこの半導体基板１０１の表面に形成され、基板より
不純物濃度の高いＰ型ウェル領域である。ウェル領域１
０２は、特に限定されないが、例えば７６８×１０２４
個の画素を有するような高精細な液晶パネルの場合に
は、それらの画素のウェル領域を共通ウェル領域として
形成し、図１１（Ａ）の液晶パネル平面図に示されるデ
ータ線駆動回路８２１や走査線駆動回路８２２、入力回
路８２３、タイミング制御回路８２４等の周辺回路を構
成する素子が形成される部分のウェル領域とは分離して
形成することもできる。
【００３１】１０３は半導体基板１の表面に形成された
素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）
である。フィールド酸化膜１０３は選択熱酸化によって
形成される。フィールド酸化膜１０３に開口部が形成さ
れ、この開口部の内側中央に、シリコン基板表面の熱酸
化により形成されるゲート酸化膜１１４を介してポリシ
リコンまたはメタルシリサイド等からなるゲート電極１
０５ａ及び走査線１０５が形成され、このゲート電極１
０５ａの両側の基板表面にはウエル領域１０２より高不
純物濃度のＮ型不純物層（以下、ドーピング層という）
からなるソース、ドレイン領域１０６ａ，１０６ｂが形
成され、これらにより電界効果トランジスタ（以下、Ｆ
ＥＴという）が構成される。そして、上記ソース、ドレ
イン領域１０６ａ、１０６ｂの上方には、ＢＰＳＧ（Bo
ron Phosphorus Silica Grass）膜のような第１層間絶
縁膜１０４を介して一層目のアルミニウム層からなる第
１の導電層１０７ａ，１０７ｂが形成され、この第１の
導電層１０７ａは上記絶縁膜１０４に形成されたコンタ
クトホールを介してソース領域１０６ａと電気的に接続
され、データ信号の電圧をソース領域１０６ａに供給す
るソース電極（データ線に相当する）を構成する。ま
た、第１の導電層１０７ｂは上記絶縁膜１０４に形成さ
れたコンタクトホールにてドレイン領域１０６ｂに電気
的に接続され、ドレイン電極を構成する。
【００３２】また、上記第１の導電層１０７ａ，１０７
ｂの上方には二酸化シリコンのような絶縁膜からなる第
２層間絶縁膜１０８が形成され、さらにその上方にはア
ルミニウム層あるいはタンタル層からなる第２の導電層
１０９（本発明の中間導電層に相当する）が形成され
る。この第２の導電層１０９は、後述するように画素の
保持容量１１３を構成するためにその表面が平坦化され
ることが望ましい。
【００３３】そのためには、第２の層間絶縁膜１０８を
形成後その表面をＣＭＰ（化学的機械研磨）法等により
平坦化し、平坦化された第２の層間絶縁膜１０８の表面
上に第２の導電層１０９を形成する。この他の別の方法
としては、第２の層間絶縁膜１０８、第２の導電層１０
９を順次積層形成した後、第２の導電層１０９の表面を
ＣＭＰ法等により平坦化してもよい。
【００３４】この第２の導電層１０９上には、後で詳細
に説明する絶縁膜１１０を介して画素電極である反射電
極１１２が形成される。反射電極１１２は、絶縁膜１０
８、１１０に形成されたコンタクトホールを介してドレ
イン電極１０７ｂに電気的に接続される。この反射電極
１１２はアルミニュウムからなり、その表面がＣＭＰ法
により平坦化されている。ドレイン電極１０７ｂと反射
電極１１２の接続は、絶縁膜１０８、１１０に開口され
たコンタクトホールに接続プラグ１１１をＣＶＤ法等で
埋め込み形成して行われる。
【００３５】第２の導電層１０９には、液晶パネルにお
ける共通電極電位ＶCOM あるいはその近傍、又は上記反
射電極１１２に印加される電圧（すなわち、データ線に
供給されるデータ信号電圧）の振幅の中心電位あるいは
その近傍、又は上記の共通電極電位と上記の電圧振幅中
心電位の中間の電位、のいずれかの所定の電位Ｖrefを
与える配線が電気的に接続されている。なお、上記共通
電極電位VCOM とは、図１５（Ｂ）に示される共通電極
９３３の電位であって、画素電極９２１と液晶９３７を
挟んで対向する対向基板９３５上に形成される共通電極
９３３に与えられ、各画素の液晶層を極性反転駆動する
際の反転中心電位に相当する。
【００３６】この所定の電位Ｖref は、反射電極側基板
上に配置される周辺回路において使用される電圧を兼用
することが好ましい。そうすれば、第２の導電層１０９
への印加電位Ｖref 専用のパッドをわざわざ設けなくと
もすむ。第２の導電層１０９と上記配線との接続は、画
素領域の周辺領域にて行われる。
【００３７】上記第２の導電層１０９の上方には二酸化
シリコンＳｉＯ2（ε＝３．９）、窒化シリコンＳｉＮ
（ε＝６．５）、あるいは酸化タンタルＴａＯｘ（ε＝
２７．６）、等のＳｉＯ2 より高誘電率の材料からなる
第３層間絶縁膜１１０を形成した後、ＣＭＰ（化学的機
械研磨）法で平坦化する。平坦化後、ドレイン電極１０
７ｂと反射電極１１２を電気的に接続するために、タン
グステン等の高融点金属からなる接続プラグ１１１を層
間絶縁膜のコンタクトホール内にＣＶＤ法等により埋め
込み形成する。上記接続プラグ１１１を形成後、反射電
極１１２を例えば低温スパッタ法により形成する。ここ
で第２の導電層１０９と反射電極１１２は第２層間絶縁
膜１１０を介した一対の電極となり、図示されるように
各画素毎の保持容量１１３を構成する。
【００３８】第３の層間絶縁膜１１０の形成は、二酸化
シリコンや窒化シリコンの場合は、ＣＶＤ法等により膜
を堆積しその後平坦化処理するが、酸化タンタルの場合
は、第２の層間導電層をタンタルで形成しその後にタン
タル表面を陽極酸化して酸化タンタルを形成した後に平
坦化処理する。なお、第２の導電層１０９表面が平坦化
されており、その表面に形成する絶縁膜１１０の表面の
凹凸が保持容量の形成において無視できる程度であれ
ば、第３の層間絶縁膜を平坦化しなくともよい。
【００３９】以上の製造方法の説明においては、第２の
導電層１０９の表面、及び／又は第３の層間絶縁膜１１
０の表面をＣＭＰ法により平坦化するが、これらは製造
方法において必須要件ではない。本発明で重要なこと
は、第２の導電層１０９上に形成される第３の層間絶縁
膜１１０の膜厚が均一化されて、保持容量１１３が十分
に確保できることにある。従って、第２の導電層１０９
の表面に多少の凹凸があっても、その上に第３の層間絶
縁膜１１０がＣＶＤ法や陽極酸化により均一な膜厚で形
成し、第３の層間絶縁膜１１０の凹凸のある表面上に反
射電極材料を厚めに形成しその表面をＣＭＰ法により研
磨して反射電極１１２を形成するような製造プロセスで
あっても、保持容量１１３は形成できる。この場合、反
射電極１１２の下表面は下層の凹凸に沿って凹凸を有す
るが、上表面は平坦化された鏡面にすることができる。
【００４０】また、第２導電層１０９は、マトリクス状
に配置される反射電極１１２の隙間に入射する光が基板
の半導体層側に入り込んでＦＥＴが光リークしないよう
に、隣接する反射電極１１２の間の隙間を遮光する機能
も有している。また、第２導電層１０９は、画素領域全
体にわたり、各画素の保持容量の電極として共通化する
ことができる。従って、第２の導電層１０９は、画素領
域においては、ＦＥＴと反射電極を接続する箇所の周辺
が開口されるのみで、ほぼ画素領域全体を覆うように構
成される。これにより、第２の導電層１０９は画素領域
全体における入射光の遮光膜として機能できるだけでな
く、広い配線面積を有することにより配線容量を大きく
有することになるため、この導電層に印加される上記所
定電位Vrefの変動を防ぐことができ、保持容量の電荷保
持機能を安定化できる、等の効果を有する。
【００４１】なお、本実施例においては、導電層１０９
の上層と下層の絶縁膜（１１０，１０８）に、連続的な
コンタクトホールを形成してしまうので、上層と下層の
絶縁膜は同一材料から形成するのが好ましい。同一のエ
ッチングガスあるいはエッチャントで、異なる絶縁膜に
接続用ンタクトホールのエッチングを行うと、各々の絶
縁膜のエッチングレートの違いにより、一方の絶縁膜へ
サイドエッチングされるため、庇状の加工形状になりや
すいが、同一の絶縁膜とすることにより、良好なエッチ
ング形状を得ることができるという効果がある。
【００４２】次に、図１（Ｂ）に上記反射電極側基板を
用いて液晶パネルを構成した場合の等価回路図を示す。
また、図１２（Ａ）はこの等価回路の動作波形図を示
す。
【００４３】走査線１０５とデータ線１０７ａがマトリ
クス状に配置され、各画素は、ゲート電極が走査線１０
５に接続され、ソース領域がデータ線１０７ａに接続さ
れたＦＥＴ３００と、ＦＥＴ３００のドレイン領域に接
続された反射電極１１２とこれに対向する共通電極９３
３により挟まれる液晶層９３７により構成される表示要
素（液晶容量ＣLCを構成する）と、保持容量１１３とか
らなる。上記したように液晶容量ＣLCの一方の電極を構
成する共通電極９３３は共通電極電位ＶCOM に接続され
ている。また、保持容量１１３を構成する他方の電極１
０９は上記したような所定電位Ｖrefに接続されてい
る。
【００４４】ＶGは各走査線１０５に順次印加される走
査信号波形、ＶDはデータ線１０７ａに印加されるデー
タ信号電圧波形を示す。共通電極電位ＶCOMは、上記第
３の導電層１１２と液晶を挟んで対向される共通電極
（図１１（Ｂ）９３３）に印加される電圧であり、液晶
駆動で問題となるいわゆるプッシュダウン（ＦＥＴのゲ
ート−ドレイン容量の影響を受けて液晶への実質的な書
き込み電圧がマイナス側に電圧△Ｖ分シフトする現象）
を考慮して、データ信号ＶDの振幅の中心電位Ｖｃに対
してその分△Ｖだけ予めシフトした電圧である。また、
データ信号の振幅の中心電位Ｖｃは、データ信号ＶDの
最大振幅のちょうど中間電位である。
【００４５】１フレーム期間における選択期間（ＶGの
高電圧期間）に画素のＦＥＴがオンし、その時にデータ
線１０７ａに供給されるデータ信号電圧ＶDがＦＥＴ３
００を介して反射電極１１２に供給される。保持容量１
１３は反射電極に印加された電位と所定の電位Ｖrefと
の電位差に応じて電荷を蓄積し、非選択期間（ＶGの低
電圧期間）にＦＥＴがオフ状態になってもその電圧を保
持して、画素電極である反射電極１１２にその保持電圧
を印加し続けるために存在する。
【００４６】保持容量１１３は、一方の電極（第２の導
電層１０９）を共通電極電位ＶCOMに接続することによ
り、保持する電圧は反射電極１１２と共通電極９３３間
の液晶層９３７に印加される電圧と同一とすることがで
きる。この場合、液晶容量ＣLCと保持容量１１３が、反
射電極１１２と共通電極電位VCOMの間に電気的に並列接
続される構成になるため、ＦＥＴ３００が非導通となっ
た非選択期間において液晶への印加電圧を安定化するこ
とができる。なお上述したように、第２の導電層１０９
に印加する電位は、共通電極電位ＶCOMではなく、その
近傍の電位や、データ信号の中心電位Ｖｃあるいはその
近傍の電位や、共通電極電位ＶCOMとデータ信号の中心
電位Ｖｃの中間の電位に置き換えても、電荷を保持する
ことが可能である。
【００４７】次に、図３を参照して図１（Ａ）に示され
ている液晶パネルの反射電極側基板における画素領域の
平面構成を説明する。
【００４８】図中、走査線１０５はマトリクス配置され
た画素の行方向（走査方向）に延在されている。一方、
ソース電極（データ線）１０７ａは画素の列方向に延在
している。ソース電極１０７ａはＦＥＴのソース１０６
ａに接続され、ソース１０６ａとチャネルを挟んで対向
するドレイン１０６ｂにはドレイン電極１０７ｂが電気
的に接続され、そこから引き出されている。ドレイン電
極１０７ｂは接続プラグ１１１を介して画素電極１１２
に接続されている。画素電極１１２の下方には、絶縁膜
１１０を介して第２の導電層１０９が形成されている。
この第２の導電層１０９は、各画素における接続プラグ
１１１の形成されるコンタクトホールの周囲のみを除
き、複数の画素領域全域、さらには画素領域全体にわた
って連続的に形成されている。従って、画素電極１１２
にほぼ近い面積が保持容量として用いられることにな
る。なお、上記したように第２の導電層１０９はコンタ
クトホールの周囲のみを除いて連続的に形成されるの
で、反射電極間の隙間の遮光層として機能できる。
【００４９】同図に示されているように、上記保持容量
部は上記反射電極１１２とドレイン電極１０７ｂとの接
続部を除いて、反射電極の面積のほとんどを保持容量１
１３を構成する一方の電極として利用できる。
【００５０】なお、以上の説明においては、１０６ａ及
び１０７ａをソース領域及びソース電極とし、１０６ｂ
及び１０７ｂをドレイン領域及びドレイン電極として説
明したが、ソースとドレインの呼称は入れ替えて考える
ことができ、１０６ａ及び１０７ａをドレイン領域及び
ドレイン電極、１０６ｂ及び１０７ｂをソース領域及び
ドレイン電極とすることができる。
【００５１】（保持容量の誘電体膜となる絶縁膜の膜厚
の説明）次に、画素サイズの大きさに応じて変動する保
持容量の値を示す図４〜図８のプロット図を用いて、保
持容量に用いる絶縁膜の材料とその膜厚について説明す
る。
【００５２】図４及び図５は、図２に示すような従来構
造において、保持容量を構成する絶縁膜がＳｉＯ2（ε
＝３．９）のときのプロット図を示す。図４及び図５に
示す従来構造のプロット図においては、保持容量を構成
するゲート絶縁膜２０４をＳｉＯ2（ε＝３．９）とし
て、また画素サイズが変動しても、ＦＥＴのサイズおよ
び配線ルールは変わらないものとして保持容量を算出し
た。
【００５３】一方、図６〜図８は本発明を適用した構造
において、保持容量１１３を構成する絶縁膜がそれぞれ
二酸化シリコンＳｉＯ2（ε＝３．９），窒化シリコン
ＳｉＮ（ε＝６．５），酸化タンタルＴａＯｘ（ε＝２
７．６）であるときの保持容量のプロット図を示す。本
発明の構造では、図１及び図３に示すように、反射電極
１１２と第２の導電層１０９の重なる領域のうち、ドレ
イン電極１０７ｂとの接続部（接続プラグ１１１の周囲
の第２の導電層１０９を開口した領域）を除いた領域
を、保持容量１１３の一対の電極としている。なお、図
６〜図８では、保持容量１１３を形成する絶縁膜１１２
をそれぞれＳｉＯ2（ε＝３．９），ＳｉＮ（ε＝６．
５），ＴａＯｘ（ε＝２７．６）とし、画素サイズが変
動してもＦＥＴのサイズおよび配線ルールは変わらない
ものとして保持容量を算出した。
【００５４】また、図４及び図６〜図８は、特に画素サ
イズ（画素領域を正四角形とした仮定した場合の一辺の
長さ）を１０μｍとした場合に、保持容量として３０ｆ
Ｆ，５０ｆＦ，１００ｆＦを得るのに必要な絶縁膜１１
０の膜厚を、ＳｉＯ2，ＳｉＮ，ＴａＯｘについて各々
算出し、さらに得られた各膜厚について画素サイズを変
化させて（それにより保持容量の電極面積を変化させ
て）得られる保持容量の値のプロット図をそれぞれ示し
ている。同様に、図５は、上記画素サイズを１５μｍと
した場合に、保持容量として３０ｆＦ，５０ｆＦ、１０
０ｆＦを得るのに必要な膜厚を、ＳｉＯ2，ＳｉＮ，Ｔ
ａＯｘについて各々算出し、さらに得られた各膜厚につ
いて画素サイズを変化させて（それにより保持容量の電
極面積を変動させて）得られる保持容量の値のプロット
図をそれぞれ示している。
【００５５】なお、以下に説明する画素サイズは、本来
は画素の反射電極の面積に基づき説明することが好まし
いが、説明の簡便のため、画素領域における一画素の占
める領域を正四角形として定義した場合の画素ピッチを
意味する。すなわち、本発明における画素サイズは一画
素領域の縦横の長さを意味する。本発明においては、隣
接画素同士の境界のマージンを除いて一画素領域のほと
んどが反射電極となり、且つその反射電極のほとんどが
保持容量の電極として用いることができるので、画素ピ
ッチを画素サイズとして捉えることにする。なお、画素
サイズを画素面積として捉える場合は、以下に示す画素
サイズを二乗すればよく、画素サイズ１０μｍの画素面
積は１００μｍ2、画素サイズ１５μｍの画素面積は２
２５μｍ2、画素サイズ２０μｍの画素面積は４００μ
ｍ2、画素サイズ２５μｍの画素面積は６２５μｍ2とし
て置き換えて考えてもよい。
【００５６】なお、保持容量は、上述したように、ＦＥ
Ｔが非導通の非選択期間に、画素電極に印加する電圧を
保持する機能を有する。従って、非選択期間に、ＦＥＴ
のオフリークや液晶層での電流リーク等による電荷の放
電があっても、保持する電圧値の変動を少なくするため
には、画素サイズによらず、最低でもおよそ３０ｆＦの
容量値を有することが必要である。
【００５７】図４に示すように従来構造では、画素サイ
ズが１０μｍのとき、保持容量を３０〜１００ｆＦ形成
するにはＳｉＯ2（図２に示すようにゲート絶縁膜と同
一層）は８０〜２７０Åの膜厚が必要である。また、図
５に示すように、画素サイズが１５μｍのとき、保持容
量を３０〜１００ｆＦ形成するには、ＳｉＯ2（ゲート
絶縁膜）は３３０〜１１１０Åの膜厚にしなければなら
ない。すなわち、従来の保持容量の構造では非常に薄い
膜厚のＳｉＯ2を形成しなければならなくなり、製造が
容易ではない。
【００５８】一方、本発明においては、図６〜図８に示
すように、画素サイズが１０μｍのとき、保持容量を３
０〜１００ｆＦ形成するには、ＳｉＯ2（ε＝３．９）
の場合は２５０〜８５０Åの膜厚、ＳｉＮ（ε＝６．
５）の場合は４２０〜１４００Åの膜厚、ＴａＯｘ（ε
＝２７．６）の場合は１８００〜６０００Åの膜厚にす
れば良い。この膜厚は、従来構造の絶縁膜厚より比較的
厚い膜厚であっても従来と同等な保持容量を得ることが
できることを意味する。従って、保持容量の絶縁膜を簡
単に作ることができる。
【００５９】次に、図９〜図１１は、本発明におけるＳ
ｉＯ2（ε＝３．９），ＳｉＮ（ε＝６．５），ＴａＯ
ｘ（ε＝２７．６）の各絶縁膜の膜厚を変化させた場合
の保持容量の変動を示す。各図においては、画素サイズ
を１０μｍ、１５μｍ、２５μｍとした場合において、
絶縁膜１１０の膜厚変化に対する保持容量の変化特性
を、絶縁膜の構成材料毎に示している。図９は絶縁膜を
ＳｉＯ2（ε＝３．９）とした場合、図１０は絶縁膜を
ＳｉＮ（ε＝６．５）とした場合、図１１は絶縁膜をＴ
ａＯｘ（ε＝２７．６）とした場合を示す。
【００６０】本発明においては以下の結果が得られた。
【００６１】（a）画素サイズが１０μｍのとき 最低限必要な保持容量を３０ｆＦと仮定した場合の絶
縁膜の膜厚は、ＳｉＯ2（ε＝３．９）では８５０Å以
下、ＳｉＮ（ε＝６．５）では１４００Å以下、ＴａＯ
ｘ（ε＝２７．６）では６０００Å以下、にすれば良
い。
【００６２】最低限必要な保持容量を５０ｆＦと仮定
した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）で
は５００Å以下、ＳｉＮ（ε＝６．５）では８５０Å以
下、ＴａＯｘ（ε＝２７．６）では３６００Å以下、に
すれば良い。
【００６３】最低限必要な保持容量を１００ｆＦと仮
定した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）
では２５０Å以下、ＳｉＮ（ε＝６．５）では４２０Å
以下、ＴａＯｘ（ε＝２７．６）では１８００Å以下、
にすれば良い。
【００６４】（ｂ）画素サイズが１５μｍのとき 最低限必要な保持容量を３０ｆＦと仮定した場合の絶
縁膜の膜厚は、ＳｉＯ2（ε＝３．９）では２１００Å
以下、ＳｉＮ（ε＝６．５）では３６００Å以下、Ｔａ
Ｏｘ（ε＝２７．６）では１５０００Å以下、にすれば
良い。
【００６５】最低限必要な保持容量を５０ｆＦと仮定
した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）で
は１２６０Å以下、ＳｉＮ（ε＝６．５）では２１６０
Å以下、ＴａＯｘ（ε＝２７．６）では９０００Å以
下、にすれば良い。
【００６６】最低限必要な保持容量を１００ｆＦと仮
定した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）
では６３０Å以下、ＳｉＮ（ε＝６．５）では１０８０
Å以下、ＴａＯｘ（ε＝２７．６）では４５００Å以
下、にすれば良い。
【００６７】（ｃ）画素サイズが２０μｍのとき 最低限必要な保持容量を３０ｆＦと仮定した場合の絶
縁膜の膜厚は、ＳｉＯ2（ε＝３．９）では４０００Å
以下、ＳｉＮ（ε＝６．５）では６７００Å以下、Ｔａ
Ｏｘ（ε＝２７．６）では２８０００Å以下、とすれば
良い。
【００６８】最低限必要な保持容量を５０ｆＦと仮定
した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）で
は２０００Å以下、ＳｉＮ（ε＝６．５）では３３５０
Å以下、ＴａＯｘ（ε＝２７．６）では１４０００Å以
下、とすれば良い。
【００６９】最低限必要な保持容量を１００ｆＦと仮
定した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）
では１０００Å以下、ＳｉＮ（ε＝６．５）では１６８
０Å以下、ＴａＯｘ（ε＝２７．６）では７０００Å以
下、とすれば良い。
【００７０】（ｄ）画素サイズが２５μｍのとき 最低限必要な保持容量を３０ｆＦと仮定した場合の絶
縁膜の膜厚は、ＳｉＯ2（ε＝３．９）では６５００Å
以下、ＳｉＮ（ε＝６．５）では１０８００Å以下、Ｔ
ａＯｘ（ε＝２７．６）では４６０００Å以下、とすれ
ば良い。
【００７１】最低限必要な保持容量を５０ｆＦと仮定
した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）で
は３９００Å以下、ＳｉＮ（ε＝６．５）では６４８０
Å以下、ＴａＯｘ（ε＝２７．６）では２７６００Å以
下、とすれば良い。
【００７２】最低限必要な保持容量を１００ｆＦと仮
定した場合の絶縁膜の膜厚は、ＳｉＯ2（ε＝３．９）
では１９５０Å以下、ＳｉＮ（ε＝６．５）では３２４
０Å以下、ＴａＯｘ（ε＝２７．６）では１３８００Å
以下、とすれば良い。
【００７３】以上のことから明らかなように、画素サイ
ズ（画素ピッチ）が２５μｍ以下（画素面積を６２５μ
ｍ2以下）の高精細な液晶パネル用基板は、保持容量の
絶縁膜として二酸化シリコンを用いる場合は６５００Å
以下、窒化シリコンを用いる場合は１０８００Å以下、
酸化タンタルを用いる場合は４６０００Å以下の膜厚と
すれば、３０ｆＦ以上の容量値を得ることができる。従
って、本発明によれば、液晶パネルが高精細化しても画
素における電荷保持特性を良好に保つことができるだけ
でなく、絶縁膜厚を薄く形成しなくともよくなるので、
製造が容易で歩留まりも向上させることができる。
【００７４】さらに上述のように、上記保持容量の絶縁
膜として、ＳｉＯ2（ε＝３．９）より高誘電率の絶縁
膜である例えばＳｉＮ（ε＝６．５）やＴａＯｘ（ε＝
２７．６）を採用すると、１００００Å以上の厚い絶縁
膜でも充分な保持容量を確保でき、画素サイズが１０μ
ｍに微細化されても、充分に保持容量を確保できる。従
って、ＳｉＮやＴａＯｘを保持容量の絶縁膜として用い
た方が、膜厚を厚く形成することができ、絶縁膜を作り
やすくなる。
【００７５】なお、保持容量の絶縁膜１１０をＳｉＮで
構成した場合、耐湿性を向上させることもできる。すな
わち、反射電極１１２の上方にパッシベーション膜とし
て一般的に使用されているプラズマＣＶＤ法によるＳｉ
Ｎを用いた場合、ＳｉＮの膜厚が１０％程度ばらついた
だけでも、可視光領域の反射率がその膜厚のばらつきに
応じて、大きく変化するという不具合がある。よって、
反射電極上のパッシベーション膜としてＳｉＮを使用す
ることは難しい。そのため、本発明では、反射電極上に
はパシベーション膜としてＳｉＯ2を用いるか、あるい
はパシベーション膜を形成しない。この場合、絶縁膜１
１０をＳｉＯ2で構成すると、基板や素子に対する水分
の遮蔽という点において不十分になってしまう。そこ
で、上記絶縁膜１１０をＳｉＮとすれば、この絶縁膜１
１０がパッシベーション膜としても機能できるので、水
分に対する遮蔽機能に劣るＳｉＯ2を絶縁膜に用いた場
合と比べて、耐湿性を向上させることができる。
【００７６】また画素サイズを１０μｍに微細化し、例
えば絶縁膜１１０をＳｉＯ2にした場合、図５に示すよ
うに保持容量を５０ｆＦ確保するには、絶縁膜１１０の
膜厚を５００Å以下にする必要があり、上記第２の導電
層１０９と反射電極１１２が短絡もしくは充分な絶縁耐
圧を確保できない可能性がある。その場合、特に図示し
ないが、本発明に基づく各画素毎に構成した第２の導電
層１０９と絶縁膜１１０を介して形成した反射電極１１
２を一対の電極とする保持容量を第１の保持容量とし、
その他に例えば図２に示すようなポリシリコンあるいは
メタルシリサイド等からなる容量電極２０５ｂとドーピ
ング領域２０６ｃを一対の電極とした第２の保持容量を
並列に形成すると良い。このとき、画素サイズが１０μ
ｍで、保持容量を５０ｆＦ確保するには、上記第２の保
持容量で１５ｆＦ（ＳｉＯ2の膜厚は６００Åとした）
の容量値を確保できるため、上記第１の保持容量は３５
ｆＦ確保すれば良く、絶縁膜１１０の膜厚は８５０Åで
良い。
【００７７】また、上記第２の保持容量をシリコン基板
上に形成せずに、保持容量１１３だけとする場合には、
その容量の分だけ基板表面上は面積的な余裕を生ずる。
その場合、例えば各画素に対してＳＲＡＭ（Ｓｔａｔｉ
ｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の
記憶素子をＦＥＴ（必要に応じて抵抗素子）により形成
することも可能になる。
【００７８】また、本発明における第２の導電層１０９
は、保持容量の一方の電極となるだけでなく、反射電極
１１２の下方に画素領域の全域にわたって共通に形成さ
れるので、反射電極１１２の間隙にも形成されており、
この間隙部への入射光が半導体基板内へ入り込むのを遮
光する機能も有している。
【００７９】（本発明の反射電極側基板の画素領域の他
の構成例）図１３は、本発明を適用した反射電極側基板
の画素領域の第２の実施例の断面図を示す。本実施例で
は、反射電極側基板の断面構造は第１の実施例と異なる
が、その等価回路やその動作、液晶パネルの構造等は第
１の実施例と同一である。なお、画素には第１の実施例
と同様にＮチャネルトランジスタを配置している。
【００８０】６０１はＰ型半導体基板（Ｎ型半導体基板
でもよい）、６０２は基板よりも高不純物濃度のＰ型ウ
ェル領域、６０３はフィールド酸化膜、６０５はゲート
電極、６０６ａ，６０６ｂはウェル領域６０２より高不
純物濃度のＮ型ドーピング層からなるソース・ドレイン
領域、６０７ａ，６０７ｂはソース・ドレイン電極とな
る第１の導電層、６０４はＢＰＳＧ膜のような絶縁膜か
らなる第１の層間絶縁膜、６０８はＳｉＯ2 のような第
２の層間絶縁膜、６０９ａ，６０９ｂは第２の導電層、
６１０は第３の層間絶縁膜、６１１は接続プラグ、６１
２はアルミニウム等の金属の反射電極からなる画素電極
となる第３の導電層である。第３の層間絶縁膜６１０
は、ＳｉＯ2（ε＝３．９）により形成されるか、ある
いは例えばＳｉＮ（ε＝６．５）やＴａＯｘ（ε＝２
７．６）のようなＳｉＯ2より高誘電率の絶縁膜より形
成される。
【００８１】図１３に示されているように、この実施例
では、第１の導電層６０７の一部６０７ｂは、第２層間
絶縁膜６０８に設けたコンタクトホールを介して第２の
導電層６０９ｂに接続されており、この第２の導電層６
０９ｂは、第３の層間絶縁膜６１０に設けられたコンタ
クトホールを介して、反射電極６１２に接続されてい
る。第３の層間絶縁膜６１０に設けられたコンタクトホ
ールには、タングステン等の高融点金属からなる接続プ
ラグ６１１が第１の実施例と同様に埋め込み形成され、
これにより第２の導電層６０９ｂと画素電極６１２が電
気的に接続されている。なお、絶縁膜６１０に設けたコ
ンタクトホールは深さが浅いので、高融点金属からなる
接続プラグ６１１を用いず、第２の導電層６０９ｂに第
３の導電層６１２をコンタクトホールを介して直接接続
しても良い。
【００８２】本実施例において、保持容量６１３は、画
素電極６１２と第２の導電層６０９ａとが第１の層間絶
縁膜６１０を介して対向する部分において形成される。
【００８３】以上のようにこの実施例の構成において
は、第３の層間絶縁膜６１０と第２の導電層６０９ｂと
第２の層間絶縁膜６０８をそれぞれ別途にエッチングを
行う。第３の層間絶縁膜６１０と第２の層間絶縁膜６０
８が、例えばＳｉＮとＳｉＯ2やＴａＯｘとＳｉＯ2のよ
うな異なる膜で構成された場合、同一のエッチングガス
あるいはエッチャントで、２つの絶縁膜をエッチングし
てコンタクトホールを形成すると、各々の絶縁膜のエッ
チングレートの違いにより、一方の絶縁膜がサイドエッ
チングされ易いため、庇状の加工形状になりやすい。一
方、本実施例の構成によれば、各々の絶縁膜に適したエ
ッチングガスあるいはエッチャントでエッチングを行う
ことができるので、サイドエッチングされなくなり、良
好なエッチング形状を得ることができる。このため、第
３の層間絶縁膜６１０と第２の層間絶縁膜６０８が異な
る膜で形成された場合において、この実施例は特に有効
である。
【００８４】図１４は図１３に示されている液晶パネル
の反射側基板の画素領域を示す平面図である。図中、走
査線（ゲート電極と同一層）６０５はマトリクス配置さ
れた画素の行方向に延在されている。一方、ソース電極
（データ線）６０７ａは画素の列方向に延在している。
ソース電極６０７ａはＦＥＴのソース６０６ａに接続さ
れ、ソースとチャネルを挟んで対向するドレイン６０６
ｂにはドレイン電極６０７ｂが接続され、そこから引き
出されている。ドレイン電極６０７ｂは接続プラグ６１
１を介して画素電極６１２に接続されている。画素電極
６１２の下方には、絶縁膜６１０を介して第２の導電層
６０９ａが形成されている。この第２の導電層６０９ａ
は、各画素における第２の導電層６０９ｂによる接続領
域のみを除き、複数の画素領域全域、さらには画素領域
全体にわたって連続的に形成されている。従って、画素
電極６１２にほぼ近い面積が保持容量として用いられる
ことになる。
【００８５】なお、保持容量６１３を構成する第３の層
間絶縁膜６１０は、第１の実施例と同様に、ＳｉＯ2 ，
ＳｉＮ，あるいはＴａＯｘ等の絶縁膜からなり、その膜
厚は図６〜図１１にて説明したような厚さに設定され
る。
【００８６】また、本発明における第２の導電層６０９
ａは、保持容量の一方の電極となるだけでなく、反射電
極６１２の下方に画素領域の全域にわたって共通に形成
されるので、反射電極６１２の間隙にも形成されてお
り、この間隙部への入射光が半導体基板内へ入り込むの
を遮光する機能も有している。
【００８７】なお、本実施例においても、ＦＥＴのソー
スとドレインは入れ替えて考えることができる。
【００８８】（本発明の反射電極側基板の画素領域の他
の構成例）図１８は本発明を適用した反射型液晶パネル
の反射電極側基板の画素領域の第３の実施例を示す断面
図である。本実施例においては画素スイッチング用のト
ランジスタとしてＮチャンネルＴＦＴが用いられてい
る。実施例では、反射電極側基板の断面構造は第１の実
施例と異なるが、その等価回路やその動作、液晶パネル
の構造等は第１の実施例と同一である。
【００８９】１３０１は石英や無アルカリ性のガラスか
らなる絶縁基板であり、この絶縁基板上には単結晶又は
多結晶あるいはアモルファスのシリコン膜（１３０６
ａ，１３０６ｂの形成層）が形成されており、このシリ
コン膜上には熱酸化して形成したシリコン酸化膜とＣＶ
Ｄ法で堆積したシリコン窒化膜の二層構造からなる絶縁
膜１３０４ｂが形成される。なお、絶縁膜１３０４ｂの
上層のシリコン窒化膜の形成前には、シリコン膜の１３
０６ａ，１３０６ｂの領域にＮ型不純物がドーピングさ
れて、ＴＦＴのソース領域１３０６ａ，ドレイン領域１
３０６ｂが形成される。さらに絶縁膜１３０４ｂの上に
は、ＴＦＴのゲート電極さらには走査線となるポリシリ
コンまたはメタルシリサイド等の配線層１３０５が形成
される。
【００９０】また、配線層１３０５の上にはシリコン窒
化膜またはシリコン酸化膜により形成される絶縁膜１３
０３が形成され、この絶縁膜１３０３に形成されたコン
タクトホールを介してソース領域１３０６ａに接続され
るソース電極（データ線）１３０７ａが、アルミニウム
層からなるメタル層により形成される。前記メタル層の
上にはさらにシリコン窒化膜、あるいはシリコン酸化膜
とシリコン窒化膜の二層構造により形成される絶縁膜１
３０８が形成される。この層間絶縁膜１３０８の構造
は、二層構造の層間絶縁膜として構成するとよい。そう
することにより、耐湿性等の効果を得ることができる。
この絶縁膜１３０８の上に中間導電層１３０９が形成さ
れ、この中間導電層１３０９の上に絶縁膜１３１０が形
成され、この絶縁膜１３１０の上にアルミニウムからな
る反射電極となる画素電極１３１２が各画素毎に形成さ
れる。
【００９１】なお、シリコン膜のドレイン領域１３０６
ｂと画素電極１３１２はコンタクトホールを介して電気
的に接続される。この接続は、タングステン等の高融点
金属からなる接続プラグ１３１１を埋め込み形成して行
われる。
【００９２】また、図１８ではゲート電極がチャネルよ
り上方に位置するトップゲートタイプであるが、ゲート
電極を先に形成し、ゲート絶縁膜を介した上にチャネル
となるシリコン膜を配置するボトムゲートタイプにして
もよい。
【００９３】この中間導電層１３０９は、各画素におけ
るドレイン領域１３０６ｂと画素電極１３１２との接続
領域を除き、複数の画素領域全域、さらには画素領域全
体にわたって連続的に形成されている。従って、画素電
極１３０９にほぼ近い面積が保持容量１３１３として用
いられることになる。
【００９４】なお、保持容量１３１３を構成する絶縁膜
１３１０は、第１の実施例と同様に、ＳｉＯ2 ，Ｓｉ
Ｎ，あるいはＴａＯｘ等の絶縁膜からなり、その膜厚は
図６〜図１１にて説明したような厚さに設定される。
【００９５】また、本発明における中間導電層１３０９
は、保持容量の一方の電極となるだけでなく、反射電極
１３１２の下方に画素領域の全域にわたって共通に形成
されるので、反射電極１３１２の間隙にも形成されてお
り、この間隙部への入射光がシリコン層内へ入り込むの
を遮光する機能も有している。
【００９６】なお、本実施例においても、ＦＥＴのソー
スとドレインは入れ替えて考えることができる。
【００９７】（本発明の液晶パネルの構造の説明）図１
５（Ａ）は上記第１、第２又は第３の実施例を適用した
液晶パネル用基板（反射電極側基板）８０１の全体の平
面図を示す。
【００９８】図１５（Ａ）に示されているように、この
実施例においては、基板の周縁部に設けられている周辺
回路に光が入射するのを防止する遮光膜８２５が設けら
れている。反射電極からなる上記画素電極がマトリック
ス状に配置された画素領域８２０の周辺には、上記デー
タ線１０７ａ，６０７ａに画像データに応じた画像信号
を供給するデータ線駆動回路８２１や走査線１０５，６
０５を順番に走査する走査線駆動回路８２２、パッド領
域８２６を介して外部から入力される画像データを取り
込む入力回路８２３、これらの回路を制御するタイミン
グ制御回路８２４等の回路からなる周辺回路が設けられ
る。これらの回路は画素電極スイッチング素子とし、こ
れに抵抗や容量などの負荷素子を組み合わせることで構
成される。なお、８３６は対向するガラス基板との接着
固定を行うシール材の形成領域である。
【００９９】この実施例においては、上記遮光膜８２５
は、図１（Ａ）に示されている画素電極１１２や図９に
示す画素電極６１２と同一工程で形成される第３の導電
層で構成され、電源電圧や画像信号の中心電位あるいは
共通電極電位等の所定電位が印加されるように構成され
ている。遮光膜８２５に所定の電位を印加することでフ
ローティングや他の電位である場合に比べて反射を少な
くすることができる。８２６は電源電圧を供給するため
に使用されるパッドもしくは端子が形成されたパッド領
域である。
【０１００】図１５（Ｂ）は上記液晶パネル用基板（図
１５（Ａ）の８０１）を適用した反射型液晶パネルの断
面構成を示す。図１５（Ｂ）に示すように、液晶パネル
基板９３１（８０１）は、その裏面にガラスもしくはセ
ラミック等からなる支持基板９３２が接着剤により接着
されている。これとともに、その表面側には、共通電極
電位ＶCOM が印加される透明導電膜（ＩＴＯ）からなる
対向電極（共通電極ともいう）９３３を有する入射側の
ガラス基板９３５が適当な間隔をおいて配置され、周囲
を図１５（Ａ）のシール材形成領域８３６に形成したシ
ール材９３６で接着された間隙内に、周知のＴＮ（Twis
ted Nematic）型液晶または電圧無印加状態で液晶分子
がほぼ垂直配向されたＳＨ（Super Homeotropic）型液
晶９３７などが充填されて液晶パネル９３０として構成
されている。なお、外部から信号を入力したり、パッド
領域９２６（８２６）は上記シール材９３６の外側に来
るようにシール材を設ける位置が設定されている。
【０１０１】周辺回路上の遮光膜９２５（８２５）は、
液晶９３７を介在して対向電極９３３と対向されるよう
に構成されている。そして、遮光膜９２５に共通電極電
位ＶCOM を印加すれば、対向電極９３３には共通電極電
位ＶCOM が印加されるので、その間に介在する液晶には
直流電圧が印加されなくなる。よってＴＮ型液晶であれ
ば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ
型液晶であれば常に垂直配向された状態に液晶分子が保
たれる。
【０１０２】この実施例においては、半導体基板からな
る上記液晶パネル基板９３１は、その裏面にガラスもし
くはセラミック等からなる支持基板９３２が接着剤によ
り接合されているため、その強度が著しく高められる。
その結果、液晶パネル基板９３１に支持基板９３２を接
合させてから対向基板との貼り合わせを行うようにする
と、パネル全体にわたって液晶層のギャップが均一にな
るという利点がある。
【０１０３】上記第１、第２あるいは第３の実施例にお
いて、画素電極と対向して保持容量を形成する導電層
（第１の実施例の１０９、第２の実施例の６０９ａ、第
３の実施例の１３０９）には、図１５における周辺回路
領域にて、所定の電位Ｖref（共通電極電位ＶCOM を含
む。）が印加される。この所定の電位Ｖrefは、パッド
領域８２６から入力される電位である。
【０１０４】（本発明の液晶パネルを用いた電子機器の
説明）次に、本発明の反射型液晶パネルを表示装置とし
て用いた電子機器の例を説明する。
【０１０５】図１６は、本発明の液晶パネルを用いた電
子機器の一例であり、本発明の反射型液晶パネルをライ
トバルブとして用いたプロジェクタ（投射型表示装置）
の要部を平面的に見た概略構成図である。この図１６
は、光学要素７５０の中心を通るＸＺ平面における断面
図である。本例のプロジェクタは、システム光軸Ｌに沿
って配置した光源部７００、インテグレータレンズ７２
０、偏光変換素子７３０から概略構成される偏光照明装
置７００、偏光照明装置７００から出射されたＳ偏光光
束をＳ偏光光束反射面７４１により反射させる偏光ビー
ムスプリッタ７４０、偏光ビームスプリッタ７４０のＳ
偏光反射面７４１から反射された光のうち、青色光
（Ｂ）の成分を分離するダイクロイックミラー７４２、
分離された青色光（Ｂ）を青色光を変調する反射型液晶
ライトバルブ７４５Ｂ、青色光が分離された後の光束の
うち赤色光（Ｒ）の成分を反射させて分離するダイクロ
イックミラー７４３、分離された赤色光（Ｒ）を変調す
る反射型液晶ライトバルブ７４５Ｒ、ダイクロイックミ
ラー７４３を透過する残りの緑色光（Ｇ）を変調する反
射型液晶ライトバルブ７４５Ｇ、３つの反射型液晶ライ
トバルブ７４５Ｒ、７４５Ｇ、７４５Ｂにて変調された
光をダイクロイックミラー７４３，７４２，偏光ビーム
スプリッタ７４０にて合成し、この合成光をスクリーン
７６０に投写する投写レンズからなる投写光学系７５０
から構成されている。上記３つの反射型液晶ライトバル
ブ７４５Ｒ、７４５Ｇ、７４５Ｂには、それぞれ前述の
図１５に示した液晶パネルが用いられている。
【０１０６】光源部７１０から出射されたランダムな偏
光光束は、インテグレータレンズ７２０により複数の中
間光束に分割された後、第２のインテグレータレンズを
光入射側に有する偏光変換素子７３０により偏光方向が
ほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換され
てから偏光ビームスプリッタ７４０に至るようになって
いる。偏光変換素子７３０から出射されたＳ偏光光束
は、偏光ビームスプリッタ７４０のＳ偏光光束反射面７
４１によって反射され、反射された光束のうち、青色光
（Ｂ）の光束がダイクロイックミラー７４２の青色光反
射層にて反射され、反射型液晶ライトバルブ７４５Ｂに
よって変調される。また、ダイクロイックミラー７４２
の青色光反射層を透過した光束のうち、赤色光（Ｒ）の
光束はダイクロイックミラー７４３の赤色光反射層にて
反射され、反射型液晶ライトバルブ７４５Ｒによって変
調される。一方、ダイクロイックミラー７４３の赤色光
反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライ
トバルブ７４５Ｇによって変調される。このようにし
て、それぞれの反射型液晶ライトバルブ７４５Ｒ、７４
５Ｇ、７４５Ｂによって色光の変調が成される。
【０１０７】反射型液晶ライトバルブ７４５Ｒ、７４５
Ｇ、７４５Ｂとなる反射型液晶パネルは、ＴＮ型液晶
（液晶分子の長軸が電圧無印加時にパネル基板に略並行
に配向された液晶）またはＳＨ型液晶（液晶分子の長軸
が電圧無印加時にパネル基板に略垂直に配向された液
晶）を採用している。
【０１０８】ＴＮ型液晶を採用した場合には、画素の反
射電極と、対向する基板の共通電極との間に挟持された
液晶層への印加電圧が液晶のしきい値電圧以下の画素
（ＯＦＦ画素）では、入射した色光は液晶層により楕円
偏光され、反射電極により反射され、液晶層を介して、
入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の
多い楕円偏光に近い状態の光として反射・出射される。
一方、液晶層に電圧印加された画素（ＯＮ画素）では、
入射した色光のまま反射電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。反射電極に
印加された電圧に応じてＴＮ型液晶の液晶分子の配列角
度が変化するので、入射光に対する反射光の偏光軸の角
度は、画素のＦＥＴを介して反射電極に印加する電圧に
応じて可変される。
【０１０９】また、ＳＨ型液晶を採用した場合には、液
晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦ
Ｆ画素）では、入射した色光のまま反射電極に至り、反
射されて、入射時と同一偏光軸のまま反射・出射され
る。一方、液晶層に電圧印加された画素（ＯＮ画素）で
は、入射した色光は液晶層にて楕円偏光され、反射電極
により反射され、液晶層を介して、入射光の偏光軸に対
して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏
光として反射・出射する。ＴＮ型液晶の場合と同様に、
反射電極に印加された電圧に応じてＴＮ型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のＦＥＴを介して反射電極に印加
する電圧に応じて可変される。
【０１１０】これらの液晶パネルの画素から反射された
色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビーム
スプリッタ７４０を透過せず、一方、Ｐ偏光成分は透過
する。この偏光ビームスプリッタ７４０を透過した光に
より画像が形成される。従って、投写される画像は、Ｔ
Ｎ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射
光が投写光学系７５０に至りＯＮ画素の反射光はレンズ
に至らないのでノーマリーホワイト表示となり、ＳＨ液
晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至
らずＯＮ画素の反射光が投写光学系７５０に至るのでノ
ーマリーブラック表示となる。
【０１１１】反射型液晶パネルは、ガラス基板にＴＦＴ
アレーを形成したアクティブマトリクス型液晶パネルに
比べ、半導体技術を利用して画素が形成されるので画素
数をより多く形成でき、且つパネルサイズも小さくでき
るので、高精細な画像を投射できると共に、プロジェク
タを小型化できる。
【０１１２】図１５（Ａ）にて説明したように、液晶パ
ネルの周辺回路部は遮光膜で覆われ、対向基板の対向す
る位置に形成される共通電極と共に同じ電位（例えば共
通電極電位。但し、共通電極電位としない場合には画素
部の共通電極と異なる電位となるので、この場合画素部
の共通電極とは分離された周辺対向電極となる。）が印
加されるので、両者間に介在する液晶にはほぼ０Ｖが印
加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ
型液晶の液晶パネルでは、ノーマリホワイト表示に合わ
せて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の
液晶パネルでは、ノーマリブラック表示に合わせて画像
領域の周辺が全て黒表示にできる。
【０１１３】上記実施例に従うと、反射型液晶パネル７
４５Ｒ、７４５Ｇ、７４５Ｂの各画素電極に印加された
電圧が充分に保持されるとともに、画素電極の反射率が
非常に高いため鮮明な映像が得られる。
【０１１４】図１７（Ａ）は、それぞれ本発明の反射型
液晶パネルを使った電子機器の例を示す外観図である。
なお、これらの電子機器では、偏光ビームスプリッタと
共に用いられるライトバルブとしてではなく、直視型の
反射型液晶パネルとして使用されるため、反射電極は完
全な鏡面である必要はなく、視野角を広げるためには、
むしろ適当な凸凹を付けた方が望ましいが、それ以外の
構成要件は、ライトバルブの場合と基本的に同じであ
る。
【０１１５】図１７（ａ）は携帯電話を示す斜視図であ
る。１０００は携帯電話本体を示し、そのうちの１００
１は本発明の反射型液晶パネルを用いた液晶表示部であ
る。
【０１１６】図１７（ｂ）は、腕時計型電子機器を示す
図である。１１００は時計本体を示す斜視図である。１
１０１は本発明の反射型液晶パネルを用いた液晶表示部
である。この液晶パネルは、従来の時計表示部に比べて
高精細の画素を有するので、テレビ画像表示も可能とす
ることができ、腕時計型テレビを実現できる。
【０１１７】図１７（ｃ）は、ワープロ、パソコン等の
携帯型情報処理装置を示す図である。１２００は情報処
理装置を示し、１２０２はキーボード等の入力部、１２
０６は本発明の反射型液晶パネルを用いた表示部、１２
０４は情報処理装置本体を示す。各々の電子機器は電池
により駆動される電子機器であるので、光源ランプを持
たない反射型液晶パネルを使えば、電池寿命を延ばすこ
とが出来る。また、本発明のように、周辺回路をパネル
基板に内蔵できるので、部品点数が大幅に減り、より軽
量化・小型化できる。
【０１１８】
【発明の効果】以上の構成を有することにより、本発明
によれば、反射型液晶パネルの各画素に設けられた保持
容量は、各画素の領域における、反射電極とソース又は
ドレイン電極との接続箇所を除いた残りの領域に広い面
積で設けることができ、各画素毎に、十分な保持容量の
値を確保することができる。すなわち、画素領域にほぼ
近い面積を保持容量に使うことができ、大きな保持容量
が得られるので、反射電極に安定的に電圧を印加するこ
とができる。
【図面の簡単な説明】
【図１】（Ａ）本発明を適用した反射型液晶パネルの反
射電極側基板の画素領域の第１の実施例を示す断面図、
（Ｂ）は本発明を適用した反射型液晶パネルの等価回路
構成図。
【図２】（Ａ）は従来の反射型液晶パネルの反射電極側
基板の画素領域の断面図、（Ｂ）は従来の反射型液晶パ
ネルの反射電極側基板の画素領域の平面図。
【図３】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第１の実施例を示す平面図。
【図４】従来の反射型液晶パネルの画素サイズによる保
持容量の変動を示すプロット図。
【図５】従来の反射型液晶パネルの画素サイズによる保
持容量の変動を示すプロット図。
【図６】本発明を適用した反射型液晶パネルの画素サイ
ズによる保持容量の変動を示し、保持容量の絶縁膜がＳ
ｉＯ2（ε＝３．９）のときのプロット図。
【図７】本発明を適用した反射型液晶パネルの画素サイ
ズによる保持容量の変動を示し、保持容量の絶縁膜がＳ
ｉＮ（ε＝６．５）のときのプロット図。
【図８】本発明を適用した反射型液晶パネルの画素サイ
ズによる保持容量の変動を示し、保持容量の絶縁膜がＴ
ａＯｘ（ε＝２７．６）のときのプロット図。
【図９】本発明を適用した反射型液晶パネルの各画素サ
イズにおける、絶縁膜の膜厚に対する保持容量の変動を
示し、保持容量の絶縁膜がＳｉＯ2（ε＝３．９）のと
きのプロット図。
【図１０】本発明を適用した反射型液晶パネルの各画素
サイズにおける、絶縁膜の膜厚に対する保持容量の変動
を示し、保持容量の絶縁膜がＳｉＮ（ε＝６．５）のと
きのプロット図。
【図１１】本発明を適用した反射型液晶パネルの各画素
サイズにおける、絶縁膜の膜厚に対する保持容量の変動
を示し、保持容量の絶縁膜がＴａＯｘ（ε＝２７．６）
のときのプロット図。
【図１２】本発明を適用した反射型液晶パネルの各画素
のスイッチング素子となるＦＥＴのゲート電極に印加す
る走査信号波形及びデータ線に印加するデータ信号波形
例を示す波形図。
【図１３】本発明を適用した反射型液晶パネルの反射電
極側基板の画素領域の第２の実施例を示す断面図。
【図１４】本発明を適用した反射型液晶パネルの反射電
極側基板の画素領域の第２の実施例を示す平面図。
【図１５】（Ａ）実施例の反射型液晶パネルの反射電極
基板のレイアウト構成例を示す平面図。（Ｂ）実施例の
液晶パネル用基板を適用した反射型液晶パネルの一例を
示す断面図。
【図１６】実施例の反射型液晶パネルをライトバルブと
して応用した投射型表示装置の概略構成図。
【図１７】実施例の反射型液晶パネルを用いた携帯電話
（ａ）、腕時計型テレビ（ｂ）、パーソナルコンピュー
タ（ｃ）の外観図。
【図１８】本発明を適用した反射型液晶パネルの反射電
極側基板の画素領域の第３の実施例を示す断面図。
【符号の説明】
１０１ 半導体基板 １０２ ウェル領域 １０３ フィールド酸化膜 １０５ 走査線 １０６ａ，１０６ｂ ソース・ドレイン領域 １０７ａ，１０７ｂ 第１の導電層（ソースドレイン電
極） １０８ 第１層間絶縁膜 １０９ 第２の導電層（中間導電層） １１０ 第２層間絶縁膜 １１１ 接続プラグ １１２ 第３の導電層（反射電極） ２０１ 半導体基板 ２０２ ウェル領域 ２０３ フィールド酸化膜 ２０４ ゲート絶縁膜 ２０５ａ ゲート電極 ２０５ｂ ゲート電極と同一層からなるポリシリコンあ
るいはメタルシリサイド層 ２０６ａ，２０６ｂ ソース・ドレイン領域 ２０７ａ，２０７ｂ 第１の導電層（ソースドレイン電
極） ２０８ 第１層間絶縁膜 ２０９ 第２の導電層 ２１０ 第２層間絶縁膜 ２１１ 接続プラグ ２１２ 第３の導電層（画素電極） ６０１ 半導体基板 ６０２ ウェル領域 ６０３ フィールド酸化膜 ６０５ 走査線 ６０６ａ，６０６ｂ ソース・ドレイン領域 ６０７ａ，６０７ｂ 第１の導電層（ソースドレイン電
極） ６０８ 第１層間絶縁膜 ６０９ 第２の導電層（中間導電層） ６１０ 第２層間絶縁膜 ６１１ 接続プラグ ６１２ 第３の導電層（反射電極） ８０１ 半導体基板 ８２０ 画素領域 ８２１ データ線駆動回路 ８２２ 走査線駆動回路 ８２３ 入力回路 ８２４ タイミング制御回路 ８２５ 遮光膜（第３の導電層） ８２６ パッド領域 ８３１ 液晶パネル基板 ８３２ 支持基板 ９１２ 第３の導電層（反射電極） ９２５ 遮光膜（第３の導電層） ９２６ パッド領域 ９３０ 液晶パネル ９３１ 液晶パネル基板 ９３２ 支持基板 ９３３ 対向電極 ９３５ 入射側のガラス基板 ９３６ シール材 ９３７ 液晶 １３０１ 支持基板 １３０３ 絶縁膜 １３０４ｂ 絶縁膜 １３０５ ゲート電極 １３０６ａ ソース領域 １３０６ｂ ドレイン領域 １３０７ａ ソース電極 １３０８ 絶縁膜 １３０９ 中間導電層 １３１０ 絶縁膜 １３１１ 接続プラグ １３１２ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ａ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板上に反射電極がマトリックス状に形
    成され、前記各反射電極に対応してトランジスタが形成
    され、該トランジスタを介して前記反射電極に電圧が印
    加されるように構成し、各画素毎に前記反射電極に電気
    的に接続されて電荷を蓄積する保持容量とを有する液晶
    パネル用基板において、 前記トランジスタは前記反射電極の下方に形成され、該
    トランジスタのソース電極又はドレイン電極と前記反射
    電極との間には中間導電層が形成され、 前記保持容量は、前記反射電極と、前記反射電極の下方
    に絶縁膜を介して配置される前記中間導電層とを一対の
    電極として構成され、該中間導電層には所定の電位が印
    加されることを特徴とする液晶パネル用基板。
  2. 【請求項２】 前記中間導電層には、前記反射電極と液
    晶を挟んで対向配置される共通電極の電位あるいはその
    近傍、前記反射電極に印加される電圧振幅の中心電位あ
    るいはその近傍、または上記２つの電位の中間の電位の
    いずれかを与える配線層が電気的に接続されることを特
    徴とする請求項１に記載の液晶パネル用基板。
  3. 【請求項３】 前記中間導電層は、前記各反射電極の下
    方と、隣接配置される前記反射電極の隙間の下方に連続
    的に配置される金属層であることを特徴とする請求項１
    記載の液晶パネル用基板。
  4. 【請求項４】 前記中間導電層は、当該液晶パネル用基
    板における画素領域の周辺領域において前記所定の電位
    を与える配線層と接続され、各画素の前記保持容量を構
    成する他方の電極として共通化されることを特徴とする
    請求項３記載の液晶パネル用基板。
  5. 【請求項５】 前記中間導電層はその表面が平坦化処理
    されてなり、前記絶縁膜は当該平坦化された表面に形成
    されてなることを特徴とする請求項１記載の液晶パネル
    用基板。
  6. 【請求項６】 前記トランジスタのソース・ドレイン電
    極の一方と前記反射電極は、直接的に電気的接続される
    ことを特徴とする請求項１乃至５のいずれかに記載の液
    晶パネル用基板。
  7. 【請求項７】 前記トランジスタのソース・ドレイン電
    極の一方と前記反射電極は、前記中間導電層と同一層で
    あるが電気的には絶縁された接続部を介して、電気的接
    続されることを特徴とする請求項１乃至５のいずれかに
    記載の液晶パネル用基板。
  8. 【請求項８】 前記保持容量の一対の電極間に介在する
    前記絶縁膜は、二酸化シリコンであることを特徴とする
    請求項１乃至７のいずれかに記載の液晶パネル用基板。
  9. 【請求項９】 前記絶縁膜の膜厚は６５００Å以下であ
    ることを特徴とする請求項８に記載の液晶パネル用基
    板。
  10. 【請求項１０】 前記保持容量の一対の電極間に介在す
    る前記絶縁膜は、二酸化シリコンより高誘電率の材料よ
    りなることを特徴とする請求項１乃至７のいずれかに記
    載の液晶パネル用基板。
  11. 【請求項１１】 前記絶縁膜は窒化シリコンであること
    を特徴とする請求項１０に記載の液晶パネル用基板。
  12. 【請求項１２】 前記絶縁膜の膜厚は１０８００Å以下
    であることを特徴とする請求項１１に記載の液晶パネル
    用基板。
  13. 【請求項１３】 前記絶縁膜は酸化タンタルであること
    を特徴とする請求項１２に記載の液晶パネル用基板。
  14. 【請求項１４】 前記絶縁膜の膜厚は４６０００Å以下
    であることを特徴とする請求項１３に記載の液晶パネル
    用基板。
  15. 【請求項１５】 前記中間導電層をタンタルにより形成
    し、該タンタルを陽極酸化して前記絶縁膜を形成してな
    ることを特徴とする請求項１３又は１４に記載の液晶パ
    ネル用基板。
  16. 【請求項１６】 請求項１乃至１５のいずれかに記載の
    液晶パネル用基板と、これと対向する透明基板とが間隙
    を有して配置されるとともに、前記液晶パネル用基板と
    前記透明基板との間隙内に液晶が挟持されて構成される
    ことを特徴とする液晶パネル。
  17. 【請求項１７】 請求項１６記載の液晶パネルを用いた
    ことを特徴とする電子機器。
JP2238898A 1997-06-05 1998-02-03 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 Pending JPH1152429A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2238898A JPH1152429A (ja) 1997-06-05 1998-02-03 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
KR10-1998-0020497A KR100386486B1 (ko) 1997-06-05 1998-06-03 액정패널용기판,액정패널및이것을사용한전자기기
TW087108977A TW530184B (en) 1997-06-05 1998-06-04 Liquid crystal panel substrate, liquid crystal panel
TW091115555A TWI243930B (en) 1997-06-05 1998-06-04 Liquid crystal panel substrate, liquid crystal panel
CNB981096131A CN1149430C (zh) 1997-06-05 1998-06-04 液晶屏用基板、液晶屏及使用它的电子装置
US09/090,345 US6100947A (en) 1997-06-05 1998-06-04 Liquid crystal panel substrate, liquid crystal panel and electronic apparatus using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14829697 1997-06-05
JP9-148296 1997-06-05
JP2238898A JPH1152429A (ja) 1997-06-05 1998-02-03 液晶パネル用基板、液晶パネル及びそれを用いた電子機器

Publications (1)

Publication Number Publication Date
JPH1152429A true JPH1152429A (ja) 1999-02-26

Family

ID=26359598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2238898A Pending JPH1152429A (ja) 1997-06-05 1998-02-03 液晶パネル用基板、液晶パネル及びそれを用いた電子機器

Country Status (5)

Country Link
US (1) US6100947A (ja)
JP (1) JPH1152429A (ja)
KR (1) KR100386486B1 (ja)
CN (1) CN1149430C (ja)
TW (2) TW530184B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033824A (ja) * 1999-05-20 2001-02-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
KR100566722B1 (ko) * 1999-06-14 2006-04-03 후지쯔 가부시끼가이샤 액정 표시 기판과 그 제조 방법 및 액정 표시 장치
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
US7701541B2 (en) 1999-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. In-plane switching display device having electrode and pixel electrode in contact with an upper surface of an organic resin film
US7838886B2 (en) 2008-08-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013174885A (ja) * 1999-04-06 2013-09-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2018049266A (ja) * 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US10192503B2 (en) 2015-12-28 2019-01-29 Seiko Epson Corporation Electrooptic device and electronic apparatus

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391717B2 (ja) * 1997-12-24 2003-03-31 シャープ株式会社 反射型液晶表示装置
JP2000019549A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
US6278502B1 (en) * 1998-09-28 2001-08-21 International Business Machines Corporation Pixel capacitor formed from multiple layers
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
JP3808224B2 (ja) 1998-12-02 2006-08-09 株式会社 日立ディスプレイズ 液晶表示装置
US6642984B1 (en) * 1998-12-08 2003-11-04 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
JP3378820B2 (ja) * 1999-01-20 2003-02-17 三洋電機株式会社 垂直配向型液晶表示装置
KR100580123B1 (ko) * 1999-01-30 2006-05-15 삼성전자주식회사 화소 형성을 위한 폴리실리콘 박막트랜지스터와 그 제조방법
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW469484B (en) * 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4632522B2 (ja) 2000-11-30 2011-02-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100802445B1 (ko) * 2001-07-30 2008-02-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4049639B2 (ja) * 2002-08-30 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
TWI227350B (en) * 2003-07-18 2005-02-01 Au Optronics Corp Active elements array structure
GB0318611D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Circuit for signal amplification and use of the same in active matrix devices
JP2006267818A (ja) * 2005-03-25 2006-10-05 Hitachi Displays Ltd 液晶表示装置およびプロジェクタ
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100483235C (zh) * 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
US8619225B2 (en) * 2007-03-28 2013-12-31 Japan Display West Inc. Liquid crystal device with pixel electrode under the common electrode and thinner than drain electrode, method of manufacturing liquid crystal device, and electronic apparatus
TWI359985B (en) 2007-10-19 2012-03-11 Au Optronics Corp Transflective liquid crystal display panel
TWI336806B (en) 2007-11-02 2011-02-01 Au Optronics Corp Pixel of transflective liquid crystal display array substrate and method of fabricating the same
CN102221761B (zh) 2010-04-16 2014-04-02 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制作方法
JP6290576B2 (ja) * 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
US20140319586A1 (en) 2013-04-26 2014-10-30 Raytheon Company Photolithographic, thickness non-uniformity, compensation features for optical photolithographic semiconductor structure formation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS6428622A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Liquid crystal display device
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP2770763B2 (ja) * 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR0179135B1 (ko) * 1995-11-15 1999-05-01 구자홍 액정표시장치의 제조방법
JP3224730B2 (ja) * 1996-02-05 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置及び半導体装置の駆動方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013174885A (ja) * 1999-04-06 2013-09-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2014240964A (ja) * 1999-04-06 2014-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2001033824A (ja) * 1999-05-20 2001-02-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7701541B2 (en) 1999-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. In-plane switching display device having electrode and pixel electrode in contact with an upper surface of an organic resin film
KR100566722B1 (ko) * 1999-06-14 2006-04-03 후지쯔 가부시끼가이샤 액정 표시 기판과 그 제조 방법 및 액정 표시 장치
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
US8183570B2 (en) 2008-08-26 2012-05-22 Samsung Electronics Oc., Ltd. Thin film transistor array panel
US7838886B2 (en) 2008-08-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US10192503B2 (en) 2015-12-28 2019-01-29 Seiko Epson Corporation Electrooptic device and electronic apparatus
US11011125B2 (en) 2015-12-28 2021-05-18 Seiko Epson Corporation Electrooptic device and electronic apparatus
JP2018049266A (ja) * 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器

Also Published As

Publication number Publication date
KR19990006609A (ko) 1999-01-25
CN1149430C (zh) 2004-05-12
TW530184B (en) 2003-05-01
CN1202682A (zh) 1998-12-23
KR100386486B1 (ko) 2003-08-21
US6100947A (en) 2000-08-08
TWI243930B (en) 2005-11-21

Similar Documents

Publication Publication Date Title
JPH1152429A (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
KR100508470B1 (ko) 액정패널용기판과액정패널및그것을사용한전자기기와투사형표시장치
EP0991126B1 (en) Method of manufacturing an electrooptic device
US6310372B1 (en) Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
KR100533802B1 (ko) 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법
KR100426980B1 (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
JP2000066241A (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP3541650B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3812068B2 (ja) 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JP3663825B2 (ja) 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JP3803436B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3690405B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4222311B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP4222326B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP2000194015A (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JP4222312B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP2004206134A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3654295B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器
JP3680851B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3632699B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3632698B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4270157B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030708