JP3632699B2 - 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 - Google Patents
液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 Download PDFInfo
- Publication number
- JP3632699B2 JP3632699B2 JP2003164159A JP2003164159A JP3632699B2 JP 3632699 B2 JP3632699 B2 JP 3632699B2 JP 2003164159 A JP2003164159 A JP 2003164159A JP 2003164159 A JP2003164159 A JP 2003164159A JP 3632699 B2 JP3632699 B2 JP 3632699B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- film
- pixel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板や絶縁基板に形成されたスイッチング素子によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。さらには、それを用いた電子機器及び投写型表示装置に関する。
【0002】
【従来の技術】
従来、投写型表示装置のライトバルブに用いられるアクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコンを用いた薄膜トランジスタ(TFT)アレーを形成した構造の液晶パネルが実用化されている。
【0003】
【発明が解決しようとする課題】
上記TFTを用いたアクティブマトリックス液晶パネルは透過型の液晶パネルであって、画素電極が透明導電膜により形成されている。透過型液晶パネルにおいては、各画素に設けられたTFTのようなスイッチング素子の形成領域は透過領域ではないため、もともと開口率が低く、パネルの解像度がXGA,SVGAと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【0004】
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板や絶縁基板に形成されたトランジスタにより、反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが考えられるようになってきた。
【0005】
従来、このような反射型液晶パネルでは、反射電極の形成される基板に必ずしも保護膜としてパシベーション膜を設ける必要性がないため省略されていた。そこで、本発明者は、反射型液晶パネル用基板にパシベーション膜を設けることについて検討した。
【0006】
一般に半導体装置ではパシベーション膜として、減圧CVD法等により形成される窒化シリコン膜を使用することが多い。ところで、CVD法により形成されるパシベーション膜は、現在の技術では膜厚の10%程度のばらつきが生じるのを避けることが困難である。しかるに、反射型液晶パネルでは、パシベーション膜の膜厚のばらつきによって反射率が大きく変化したり、液晶の屈折率が変動したりするという不具合がある。
【0007】
この発明の目的は、反射率が大きくばらついたりすることのないパシベーション膜を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することにある。
【0008】
この発明の他の目的は、信頼性が高くしかも画質の優れた反射型液晶パネルおよびそれを用いた電子機器及び投写型表示装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、第1に、半導体基板上に反射電極がマトリックス状に形成され、画素毎に、前記反射電極、当該反射電極に対応するトランジスタ及び当該トランジスタに対応する保持容量が設けられ、複数の前記画素より構成される画素領域の周辺に周辺回路を設けてなる液晶パネル用基板において、前記保持容量における絶縁膜は、前記周辺回路におけるトランジスタのゲート絶縁膜と同時に形成されてなり、前記画素におけるトランジスタのゲート絶縁膜の3分の1〜5分の1の膜厚を有し、前記保持容量は、前記半導体基板表面に形成された高不純物濃度領域を一方の電極としてなり、当該高不純物濃度領域は、前記半導体基板表面の導電型と同一導電型であって、隣接する前記画素同士で連続するように前記半導体基板表面に形成されてなり、前記画素領域の外側に配設された所定の定電位のラインに接続されてなることを特徴とする。
第2に、半導体基板上に反射電極がマトリックス状に形成され、画素毎に、前記反射電極、当該反射電極に対応するトランジスタ及び当該トランジスタに対応する保持容量が設けられ、前記画素に画像信号を供給するデータ線駆動回路を設けてなる液晶パネル用基板において、前記データ線駆動回路は、前記画素におけるトランジスタのゲート電極に印加される電圧より小さい電圧で駆動されるシフトレジスタを有し、前記保持容量における絶縁膜及び前記シフトレジスタを構成するトランジスタのゲート絶縁膜は、前記画素におけるトランジスタのゲート絶縁膜の3分の1〜5分の1の膜厚を有し、前記保持容量は、前記半導体基板表面に形成された高不純物濃度領域を一方の電極としてなり、当該高不純物濃度領域は、前記半導体基板表面の導電型と同一導電型であって、隣接する前記画素同士で連続するように前記半導体基板表面に形成されてなり、前記画素領域の外側に配設された所定の定電位のラインに接続されてなることを特徴とする。
【0010】
また、前記パシベーション膜は、入射する光の波長に対する前記反射電極の反射率の特性変化において、反射率の変化が約1%以内に納まる程度に選択された膜厚とすることを特徴とする。反射電極上のパシベーション膜の膜厚により色光どうしで反射率がばらついてカラー表示する際の色再現性の悪化することを防ぐことができる。
【0011】
また、前記パシベーション膜は酸化シリコンから形成されることを特徴とする。酸化シリコン膜は窒化シリコン膜に比べて保護膜としての機能は多少劣るものの、膜厚のばらつきによる画素電極の反射率に与える影響は窒化シリコン膜よりも小さい上、酸化シリコンは耐ストレス性がよくクラックが発生しにくいので、画素領域のようなチップ面積の大半を占める領域のパシベーション膜として用いるには最適である。従って、このパシベーション膜を酸化シリコン膜により形成することによって、光の波長によって反射電極での反射率が大きく変動する現象をも抑えることができる。
【0012】
また、前記パシベーション膜は膜厚が500〜2000オングストロームの酸化シリコン膜とすることを特徴とする。これによって、特に膜厚が500〜2000オングストロームの酸化シリコン膜は、反射率の波長依存性が少ないため、パシベーション膜としての酸化シリコン膜を使用することにより、反射率の変動を小さくすることができる。
【0013】
また、前記パシベーション膜の厚みを、入射される光の波長に応じて各々適切な範囲に設定するようにしたことを特徴とする。これにより、波長に応じてパシベーション膜の膜厚を異ならせて、反射電極による反射率の波長依存性を少なくすることができる。
【0014】
また、前記反射電極が青色光を反射する場合には、当該反射電極上に形成する前記パシベーション膜となる酸化シリコン膜の厚みを、900〜1200オングストロームとし、前記反射電極が緑色光を反射する場合には、当該反射電極上に形成する前記パシベーション膜となる酸化シリコン膜の厚みを、1200〜1600オングストロームとし、前記反射電極が赤色光を反射する場合には、当該反射電極上に形成する前記パシベーション膜となる酸化シリコン膜の厚みを、1300〜1900オングストロームとすることを特徴とする。パシベーション膜となる酸化シリコン膜の厚みを上記のような範囲に設定すると、各色ごとに反射率のばらつきを1%以下に抑えることができ、液晶パネルの信頼性を向上させることができるとともに、かかる反射型液晶パネルをライトバルブとして使用した投写型表示装置における画質を向上させることができる。
【0015】
また、前記酸化シリコン膜の上には、厚みが300〜1400オングストロームの配向膜が形成されていることを特徴とする。さらに、酸化シリコン膜の厚みをその上に形成される配向膜の厚みとの関係で設定するようにするとよい。この場合の配向膜の適切な厚みは300〜1400オングストローム、好ましくは800〜1400オングストロームである。配向膜の厚みを上記のような範囲に設定することにより、反射率の変動を有効に防止することもできる。
【0016】
また、前記反射電極とその下の金属層との間に窒化シリコンからなる層間絶縁膜が形成されていることを特徴とする。画素領域はパシベーション膜として酸化シリコン膜が形成されるので、耐湿性が弱くなる。しかし、反射電極下に窒化シリコン膜の層間絶縁層を設けたので、画素領域での耐湿性の劣化を防ぐことができる。
【0017】
また、前記反射電極とその下の金属層との間の層間絶縁膜が窒化シリコン膜と酸化シリコン膜で構成されるとともに、前記酸化シリコン膜上に前記窒化シリコン膜が形成された積層構造とすることを特徴とする。層間絶縁膜を窒化シリコン膜のみで形成すると、クラックが発生しやすくなってしまうが、酸化シリコン膜との積層構造とすることにより、耐湿性と耐ストレス性を向上させることができる。
【0018】
また、赤色光を反射する前記反射電極上の前記パシベーション膜の厚みを1300〜1900オングストロームとし、緑色光を反射する前記反射電極上の前記パシベーション膜の厚みを1200〜1600オングストロームとし、青色光を反射する前記反射電極の厚みを900〜1200オングストロームとすることを特徴とする。これにより、1つの反射型液晶パネルによりカラー表示させようとする場合に、各色光の反射率のバラツキが少なくなり、カラー表示の色再現性がよくできる。
【0019】
さらに、基板上に反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々トランジスタが形成され、前記トランジスタを介して前記反射電極に電圧が印加されるように構成される液晶パネル用基板において、
当該基板の端部領域には窒化シリコンからなるパシベーション膜が形成されることを特徴とする。画素領域の周辺領域の端部における積層構造は、水分等が最も入り込みやすいので、この端部には耐水性のよい窒化シリコン膜のパシベーション膜を形成することにより、液晶パネル用基板の耐湿性を向上することができる。
【0020】
また、前記パシベーション膜は、酸化シリコン膜と、該酸化シリコン膜上に形成された窒化シリコン膜との積層構造からなることを特徴とする。パシベーション膜を二層構造としてパネル用基板の補強構造を構成することができ、これにより耐久性を向上することができる。
【0021】
さらに、基板上に反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々トランジスタが形成され、前記トランジスタを介して前記反射電極に電圧が印加されるように各画素単位が構成される液晶パネル用基板において、
前記画素単位が形成される画素領域の上方には酸化シリコンからなるパシベーション膜が形成され、該画素領域の周辺に位置する周辺領域の上方には窒化シリコンからなるパシベーション膜が形成されていることを特徴とする。酸化シリコン膜は窒化シリコン膜に比べて保護膜としての機能は多少劣るものの、膜厚のばらつきによる画素電極の反射率に与える影響は窒化シリコン膜よりも小さい上、酸化シリコンは耐ストレス性がよくクラックが発生しにくいので、画素領域のようなチップ面積の大半を占める領域のパシベーション膜として用いるには最適である。このパシベーション膜を酸化シリコン膜により形成することによって、光の波長によって反射電極での反射率が大きく変動する現象をも抑えることができる。さらに、画素領域の周辺領域の端部における積層構造は、水分等が最も入り込みやすいので、この端部には耐水性のよい窒化シリコン膜のパシベーション膜を形成することにより、液晶パネル用基板の耐湿性を向上することができる。
【0022】
また、前記周辺領域における当該液晶パネル用基板と対向基板とが接着される少なくともシール領域には、前記酸化シリコンと、前記酸化シリコン膜上に形成された窒化シリコンとの積層構造からなる前記パシベーション膜が形成されることを特徴とする。これにより、シール部は二層構造のパシベーション膜となって、液晶パネルの組立時に圧力のかかるシール部を補強構造とすることができる。
さらに、基板上に反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々トランジスタが形成され、前記トランジスタを介して前記反射電極に電圧が印加されるように構成される液晶パネル用基板において、
前記反射電極と該反射電極の下方の金属層との間に、酸化シリコン膜と、窒化シリコン膜との積層構造とする層間絶縁膜を形成することを特徴とする。画素領域は、クラックの発生しにくい酸化シリコンと耐湿性のよい窒化シリコンの二層構造としたことにより、耐久性を向上することができる。
また、前記画素単位が形成される画素領域の周辺回路領域の上方に前記反射電極と同一層の遮光層が形成され、該遮光層の下方に前記酸化シリコン膜と、前記窒化シリコン膜との積層構造とする層間絶縁膜を形成してなることを特徴とする。周辺回路領域は、水等の水分が入り込みやすいが、この領域もクラックの発生しにくい酸化シリコンと耐湿性のよい窒化シリコンの二層構造としたことにより、耐久性を向上することができる。
【0023】
前記層間絶縁膜は前記酸化シリコン膜上に形成された前記窒化シリコン膜よりなり、該窒化シリコン膜は、前記画素電極の領域においては前記画素電極と下方の前記導電層とを接続するためのコンタクトホール部のみが開口されることを特徴とする。このようにすると、窒化シリコン膜の開口部が小さくなるので、水分がより一層入り込みにくくできる。
さらに、上記の液晶パネル用基板と、光入射側の基板とが間隙を有して対向配置されるとともに、該間隙内に液晶が封入されて構成されることにより、反射型液晶パネルを提供することができる。
【0024】
さらに、前記液晶パネルを表示部として備え、低消費電力でコントラストの良好な表示部を有する電子機器を提供することができる。
【0025】
さらに、光源と、該光源からの光を変調する請求項19記載の液晶パネルと、該液晶パネルにより変調された光を投写する投写光学手段とを備え、小型化された投写型表示装置を提供することができる。
【0026】
また、前記光源の光を3つの色光に分光する色分離手段と、該色分離手段により分離された赤色光を変調する第1の前記液晶パネルと、前記色分離手段により分離された緑色光を変調する第2の前記液晶パネルと、前記色分離手段により分離された青色光を変調する第3の前記液晶パネルとを備え、前記第1の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は1300〜1900オングストロームの範囲とし、前記第2の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は1200〜1600オングストロームの範囲とし、前記第3の液晶パネルのパシベーション膜を形成する酸化シリコン膜の膜厚は900〜1200オングストロームの範囲とすることを特徴とする。これにより、各色光の変調をなすライトバルブ毎に、変調する色光の波長に応じたパシベーション膜厚となるので、反射率のばらつきが低減し、合成光のばらつきも減少することになる。従って、投写型表示装置の製品毎に、投写光のカラー表示の色合いが異なるような現象を防ぐことができるようになる。すなわち、各ライトバルブの反射特性が向上し、明るい投写画像を形成する投写型表示装置を提供することができる。
【0027】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【0028】
(半導体基板を用いた液晶パネル用基板の説明)
図1および図3は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施例を示す。なお、図1および図3にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図1(a)は図3におけるI−I線に沿った断面を示す。図1(b)は同じく図3におけるII−II線に沿った断面を示す。また、図6は、本発明の反射型液晶パネルの反射電極側基板全体の平面レイアウト図を示す。
【0029】
図1において、1は単結晶シリコンのようなP型半導体基板(N型半導体基板(N−−)でもよい)、2はこの半導体基板1の表面に形成された、半導体基板よりも高不純物濃度のP型ウェル領域、3は半導体基板1の表面に形成された素子分離用のフィールド酸化膜(いわゆるLOCOS)である。上記ウェル領域2は、特に限定されないが、例えば768×1024のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成される。このウェル領域2は、図6に示されているように、画素がマトリックスに配置される画素領域20の周辺部に配置されるデータ線駆動回路21やゲート線駆動回路22、入力回路23、タイミング制御回路24等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成されている。上記フィールド酸化膜3は選択熱酸化によって5000〜7000オングストロームのような厚さに形成される。
【0030】
上記フィールド酸化膜3には一画素ごとに2つの開口部が形成され、一方の開口部の内側中央に、熱酸化によって形成されるゲート酸化膜(絶縁膜)4bを介して、ポリシリコンあるいはメタルシリサイド等からなるゲート電極4aが形成され、このゲート電極4aの両側の基板表面に高不純物濃度のN型不純物導入層(以下、ドーピング層という)からなるソース、ドレイン領域5a,5bが形成されることにより、MOSFETが構成されている。ゲート電極4aは走査線方向(画素行方向)に延在されて、ゲート線4を構成する。
【0031】
また、上記フィールド酸化膜3に形成された他方の開口部の内側の基板表面にはP型ドーピング領域8が形成されているとともに、このP型ドーピング領域8の表面には熱酸化により形成される絶縁膜9bを介してポリシリコンあるいはメタルシリサイド等からなる電極9aが形成され、この電極9aと絶縁膜9bを介在する上記P型ドーピング領域8との間に、画素に印加された電圧を保持する保持容量が構成されている。上記電極9aは前記MOSFETのゲート電極4aとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極9aの下の絶縁膜9bはゲート絶縁膜4bとなる絶縁膜と同一工程にてそれぞれ形成することができる。
【0032】
上記絶縁膜4b,9bは熱酸化によって上記開口部の内側半導体基板表面に400〜800オングストロームのような厚さに形成される。上記電極4a,9aは、ポリシリコン層を1000〜2000オングストロームのような厚さに形成しその上にMoあるいはWのような高融点金属のシリサイド層を1000〜3000オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域5a,5bは、上記ゲート電極4aをマスクとしてその両側の基板表面にN型不純物をイオン打ち込みで注入することで自己整合的に形成される。なお、ゲート電極4aの直下のウェル領域はMOSFETのチャネル領域5cとなる。
【0033】
また、上記P型ドーピング領域8は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜4b,9b形成後にウェルと同一導電型の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度の領域8として低抵抗化して形成する。上記ウェル領域2の好ましい不純物濃度は1×1017/cm3 以下で、1×1016〜5×1016/cm3 程度が望ましい。ソース、ドレイン領域5a,5bの好ましい表面不純物濃度は1×1020〜3×1020/cm3 、P型ドーピング領域8の好ましい表面不純物濃度は1×1018〜5×1019/cm3 であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から1×1018〜1×1019/cm3 が特に好ましい。
【0034】
上記電極4aおよび9aからフィールド酸化膜3上にかけては第1の層間絶縁膜6が形成され、この絶縁膜6上にはアルミニウムを主体とするメタル層からなるデータ線7(図3参照)およびこのデータ線から突出するように形成されたソース電極7aおよび補助結合配線10が設けられている。ソース電極7aは絶縁膜6に形成されたコンタクトホール6aを介してソース領域5aに、また補助結合配線10の一端は絶縁膜6に形成されたコンタクトホール6bを介してドレイン領域5bに電気的に接続され、他端は絶縁膜6に形成されたコンタクトホール6cを介して電極9aに電気的に接続されている。
【0035】
上記絶縁膜6は、例えばHTO膜(高温CVD法により形成される酸化シリコン膜)を1000オングストローム程度堆積した上に、BPSG膜(ボロンおよびリンを含むシリケートガラス膜)を8000〜10000オングストロームのような厚さに堆積して形成される。ソース電極7a(データ線7)および補助結合配線10を構成するメタル層は、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、下層のTiが100〜600オングストローム、TiNが1000オングストローム程度、Alが4000〜10000オングストローム、上層のTiNが300〜600オングストロームのような厚さとされる。
【0036】
上記ソース電極7aおよび補助結合配線10から層間絶縁膜6上にかけては第2の層間絶縁膜11が形成され、この第2層間絶縁膜11上にはアルミニウムを主体とする二層目のメタル層12からなる遮光層が形成されている。この遮光層を構成する二層目のメタル層12は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成するメタル層として形成されるものである。従って、この遮光層12のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光層12は、上記補助結合配線10に対応する位置に、後述の画素電極とMOSFETを電気的に接続するための柱状の接続プラグ15を貫通させるための開口部12aが形成され、それ以外は画素領域20全域を覆うように形成される。すなわち、図3に示されている平面図においては、符号12aが付されている矩形状の枠が上記開口部を表しており、この開口部12aの外側がすべて遮光層12となっている。これによって、図1の上方(液晶層側)から入射する光をほぼ完全に遮断して画素スイッチング用MOSFETのチャネル領域5cおよびウェル領域2を光が通過して光リーク電流が流れるのを防止することができる。
【0037】
上記第2層間絶縁膜11は、例えばTEOS(テトラエチルオルソシリケート)を材料としプラズマCVD法により形成される酸化シリコン膜(以下、TEOS膜と称する)を3000〜6000オングストローム程度堆積した上に、SOG膜(スピン・オン・ガラス膜)を堆積し、それをエッチバックで削ってからさらにその上に第2のTEOS膜を2000〜5000オングストローム程度の厚さに堆積して形成される。遮光層を構成する二層目のメタル層12は、上記一層目のメタル層7(7a),10と同じ構造でよく、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、最下層のTiが100〜600オングストローム、その上のTiNが1000オングストローム程度、Alが4000〜10000オングストローム、最上層のTiNが300〜600オングストロームのような厚さとされる。
【0038】
この実施例においては、上記遮光層12の上に第3層間絶縁膜13が形成され、この第3層間絶縁膜13の上に図3に示されているように、ほぼ1画素に対応した矩形状の反射電極としての画素電極14が形成されている。そして、上記遮光層12に設けられた開口部12aに対応してその内側に位置するように、上記第3層間絶縁膜13および第2層間絶縁膜11を貫通するコンタクトホール16が設けられており、このコンタクトホール16内に上記補助結合配線10と上記画素電極14とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ15が充填されている。さらに、上記画素電極14の上には、パシベーション膜17が全面的に形成されている。
【0039】
液晶パネルを構成する際は、この反射電極側基板上にさらに配向膜を形成し、この基板と対向するように所定の間隔にて、内面に対向電極(共通電極)を配置しその上に配向膜を形成した対向基板を対向させるとともに、その間隙に液晶を封入して液晶パネルを構成する。
【0040】
特に限定されないが、接続プラグ15を構成するタングステン等をCVD法により被着した後、タングステンと第3層間絶縁膜13をCMP(化学的機械研磨)法で削って平坦化してから、画素電極14は、例えば低温スパッタ法によりアルミニウム層を300〜5000オングストロームのような厚さに形成し、パターニングにより一辺が15〜20μm程度の正方形のような形状として形成される。なお、上記接続プラグ15の形成方法としては、CMP法で第3層間絶縁膜13を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜17としては、画素領域部においては500〜2000オングストロームのような厚さの酸化シリコン膜が用いられ、基板の周辺領域部およびシール部、スクライブ部には2000〜10000オングストロームのような厚さの窒化シリコン膜が用いられる。なお、シール部とは、液晶パネルを構成する一対の基板を間隙を有して接着固定するためのシール材の形成領域を指す。また、スクライブ部とは、本発明の反射型液晶パネル用基板が半導体ウエハーに多数個の形成され、それをスクライブラインに沿って各半導体チップにダイシングして分離する際のスクライブ領域に沿った部分(すなわち液晶パネル用基板の端部)となる部分である。
【0041】
また、画素領域部を覆うパシベーション膜17として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。
【0042】
一方、基板の周辺領域、特に液晶が封入される領域よりも外側(シール部よりも外側)の領域を覆うパシベーション膜17は、基板の耐水性等の観点において酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用し、この窒化シリコン膜の単層構造とするか、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。すなわち、外気に触れる基板周辺領域、特にスクライブ部においては、そこから水分等が入り込みやすくなるが、その部分を窒化シリコン膜の保護膜で覆うので信頼性、耐久性を向上させることができる。
【0043】
なお、パシベーション膜17上には、液晶パネルを構成する際に、ポリイミドからなる配向膜が全面に形成され、ラビング処理される。
【0044】
さらに、上記パシベーション膜17の厚みを、入射される光の波長に応じて各々適切な範囲に設定するようにするとよい。具体的には、パシベーション膜となる酸化シリコン膜の厚みを、青色光を反射する画素電極においては900〜1200オングストロームとし、緑色光を反射する画素電極においては酸化シリコン膜の厚みを1200〜1600オングストロームとし、赤色光を反射する画素電極においては酸化シリコン膜の厚みを1300〜1900オングストロームとする。パシベーション膜となる酸化シリコン膜の厚みを上記のような範囲に設定することにより、各色ごとにアルミニウム層からなる反射電極の反射率のばらつきを1%以下に抑えることができる。以下、その理由について説明する。
【0045】
図10および図11に、アルミニウム層の反射電極の反射率が各波長において酸化シリコン膜の膜厚によってどのように変化するかを調べた結果を示す。図10において、◆印は膜厚を500オングストロームとしたときの反射率を、□印は膜厚を1000オングストロームとしたときの反射率を、▲印は膜厚を1500オングストロームとしたときの反射率を、×印は膜厚を2000オングストロームとしたときの反射率を、それぞれプロットしたものである。また、図11において、◆印は膜厚を1000オングストロームとしたときの反射率を、□印は膜厚を2000オングストロームとしたときの反射率を、▲印は膜厚を4000オングストロームとしたときの反射率を、×印は膜厚を8000オングストロームとしたときの反射率を、それぞれプロットしたものである。
【0046】
図11を参照すると分かるように、膜厚が4000オングストロームの場合、波長が450〜550nm変化する間に反射率は0.89から0.86まで約3%も低下し、波長が700〜800nm変化する間に反射率は0.85から0.77まで約8%も低下している。また、膜厚が8000オングストロームの場合、波長が500〜600nm変化する間に反射率は0.89から0.86まで約3%も低下し、波長が650〜750nm変化する間に反射率は0.86から0.80まで約6%も低下している。これに対して、膜厚が500オングストロームや1000オングストローム、1500オングストローム、2000オングストロームとしたときにの反射率にはそのような急激な変化が見られない。以上の理由から、酸化シリコン膜の膜厚の有効な範囲は、500〜2000オングストロームであることが分かる。
【0047】
従って、反射型液晶パネルを構成する場合には、反射電極上に形成するパシベーション膜として、500〜2000オングストロームの範囲の膜厚を得れば、反射率の波長依存性が少ない反射型液晶パネルを構成することができることがわかる。
【0048】
さらに、図10および図11より、局所的な波長範囲を見ると酸化シリコン膜の膜厚によって反射率の変化量が少ない範囲があることが分かる。また、本発明者は、入射し反射する色光によって最適な酸化シリコン膜の膜厚範囲があるのではないかと考え、さらに詳細に調べた。その結果を、図12〜図14に示す。このうち、図12は青色を中心としその近傍の波長範囲420〜520nmについて酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたもの、図13は緑色を中心としその近傍の波長範囲500〜600nmについて同様に反射率を適当な波長ごとにプロットしたもの、図14は赤色を中心としその近傍の波長範囲560〜660nmについて同様に反射率を適当な波長ごとにプロットしたものである。
【0049】
図12を参照すると分かるように、膜厚が800オングストロームの場合、波長が440〜500nm変化する間に反射率は0.896から0.882まで約1.1%も低下している。また、膜厚が1300オングストロームの場合、波長が420〜470nm変化する間に反射率は0.887から0.893まで約0.6%も変化しているとともに、波長が420〜450nmの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が900オングストロームや1000オングストローム、1100オングストローム、1200オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。
【0050】
また、図13を参照すると分かるように、膜厚が1100オングストロームの場合、波長が550〜600nm変化する間に反射率は0.882から0.866まで約1.6%も低下している。また、膜厚が1700オングストロームの場合、波長が500〜530nmの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が1250オングストロームや1400オングストローム、1550オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。
【0051】
また、図14を参照すると分かるように、膜厚が1200オングストロームの場合、波長が560〜660nm変化する間に反射率は0.882から0.848まで約3.4%も低下している。また、膜厚が2000オングストロームの場合、波長が560〜610nmの間の反射率が他の膜厚の場合に比べてかなり低くなっている。これに対して、膜厚が1400オングストロームや1600オングストローム、1800オングストロームとしたときにの反射率にはそのような急激な変化が見られないとともに、反射率も充分な値が得られている。
【0052】
図12〜図14より、青色光を反射する画素電極においてはパシベーション膜となる酸化シリコン膜の厚みを900〜1200オングストロームのような範囲とし、緑色光を反射する画素電極においては1200〜1600オングストロームのような範囲とし、赤色光を反射する画素電極においては1300〜1900オングストロームのような範囲にそれぞれ設定することによって、各色ごとに反射率のばらつきを1%以下に抑えるとともに、反射率も充分な値が得られることが分かる。
【0053】
なお、図12〜図14に示す各グラフはパシベーション膜の上にポリミドイからなる配向膜を、1100オングストロームの厚みに形成した場合の反射率を示す。配向膜の厚みが異なれば酸化シリコン膜の厚みの最適範囲は上記範囲とは若干異なるものとなる。また、配向膜の膜厚の範囲は、反射率の屈折率の変動を少なくする観点において、配向膜は300オングストロームより低いと配向能力が無くなってしまい、1400オングストロームより厚ければ、ポリイミドが低波長、高波長光を吸収してしまったり、ポリイミドが等価回路における液晶容量と直列接続される容量成分として無視できなくなるなどのことから、300〜1400オングストロームの範囲に設定するのが望ましい。但し、配向膜が薄くなると配向能力が下がってしまうことを懸念するのであれば、800〜1400オングストロームの範囲であることが望ましい。
【0054】
配向膜の膜厚が以上の範囲にあれば、各色ごとの液晶パネルの酸化シリコン膜の膜厚はそれぞれ上記範囲に設定されれば反射電極の反射率のばらつきを1%以下に抑える上で充分である。
【0055】
従って、一つの液晶パネルによりカラー表示をする場合においては、各色画素毎に反射電極上のパシベーション膜を、画素の色に応じて異ならせることができる。すなわち、この反射側基板に対向する対向基板内面に画素電極に対応してRGBのカラーフィルタが形成され、このフィルタを介した色光が画素電極により反射される構成において、赤(R)のカラーフィルタを介した赤色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を1300〜1900オングストロームの範囲とし、緑(G)のカラーフィルタを介した緑色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を1200〜1600オングストロームの範囲とし、青(B)のカラーフィルタを介した青色光を反射する画素電極については、その上に形成するパシベーション膜の膜厚を900〜1200オングストロームの範囲とするようにすれば、反射率の高い単板の反射型液晶パネルを構成することができる。また、この液晶パネルは、単板式の投写型表示装置のライトバルブとして用いることもできる。なお、カラーフィルタでなくとも、各画素電極に入射する光を色光にする手段(例えばダイクロイックミラー)に置き換えて、色光を構成してもよい。
【0056】
さらに、後述する投写型表示装置のように、赤色光を反射する液晶パネル、緑色光を反射する液晶パネル、青色光を反射する液晶パネルを各々有する場合にも本発明の液晶パネルを用いることができる。その場合、赤色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は1300〜1900オングストロームの範囲とし、同じく緑色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は1200〜1600オングストロームの範囲とし、青色光を変調するライトバルブの液晶パネルにおいてはパシベーション膜となる酸化シリコン膜の膜厚は900〜1200オングストロームの範囲に設定とすると良い。
【0057】
図3は図1に示されている反射側の液晶パネル用基板の平面レイアウト図である。同図に示されているように、この実施例では、データ線7とゲート線4とが互いに交差するように形成される。ゲート線4がゲート電極4aを兼ねるように構成されるので、図3のハッチングHで示す箇所のゲート線4部分がゲート電極4aとなり、その下の基板表面には画素スイッチング用MOSFETのチャネル領域5cが設けられる。上記チャネル領域5cの両側(図3では上下)の基板表面には、ソース、ドレイン領域5a、5bが形成されている。また、データ線に接続されるソース電極7aは、図3の縦方向に沿って延設されたデータ線7から突出するように形成されて、コンタクトホール6bを介してMOSFETのソース領域5aに接続されている。
【0058】
また、保持容量の一方の端子を構成するP型ドーピング領域8はゲート線4と平行な方向(画素行方向)に隣接する画素のP型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン70にコンタクトホール71にて接続され、例えば0V(接地電位)のような所定の電圧Vssが印加されるように構成されている。この所定の電圧Vssは、対向基板に配置される共通電極の電位あるいはその近傍の電位、またはデータ線に供給される画像信号の振幅の中心電位あるいはその近傍の電位、または共通電極電位と画像信号の振幅中心電位の中間電位のいずれかの電位であってもよい。
【0059】
画素領域の外側においてP型ドーピング領域8を共通に電圧Vssに接続することによって、保持容量の一方の電極の電位を安定させ、画素の非選択期間(MOSFETの非導通時)に保持容量が保持する保持電位を安定化させ、1フレーム期間に画素電極に与える電位の変動を低減することができる。また、MOSFETの近傍にP型ドーピング領域8を設け、P型ウェルの電位も同時に固定しているため、MOSFETの基板電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。
【0060】
図示しないが、上記電源ライン70は、画素領域の外側に設けられる周辺回路のP型ウェル領域(画素領域のウェルとは分離されている)にウェル電位として所定の電圧Vssを供給するラインとしても使用されている。上記電源ライン70は上記データ線7と同一の一層目のメタル層によって構成されている。
【0061】
画素電極14は各々矩形状をなし、隣接する画素電極14とは例えば1μmのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。また、図では、画素電極の中心とコンタクトホール16の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が好ましい。この理由は、コンタクトホール16の周囲は遮光機能を有する二層目のメタル層12が12aにて開口されているため、画素電極14の端部付近に開口12aがあると、画素電極の間隙から入射した光が二層目のメタル層12と画素電極14の裏面の間で乱反射して、開口12aまで至り、その開口から下の基板側に入射して光リークが発生してしまうからである。従って、画素電極の中心とコンタクトホール16の中心とをほぼ一致させる又は重ねることにより、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が各画素電極端部からほぼ均一になり、基板側に光入射する恐れのあるコンタクトホールに光が届きにくくすることができるので好ましい。
【0062】
なお、上記実施例では、画素スイッチング用MOSFETをNチャネル型とし、保持容量の一方の電極となる半導体領域8をP型ドーピング層とした場合について説明したが、ウェル領域2をN型とし、画素スイッチング用MOSFETをPチャネル型とし、保持容量の一方の電極となる半導体領域をN型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるN型ドーピング層には、N型ウェル領域に印加されるのと同様に所定の電位VDDを印加するように構成するのが望ましい。なお、この所定の定電位VDDは、N型ウェル領域に電位を与えるものであるため、電源電圧の高い側の電位であることが好ましい。すなわち、画素スイッチング用MOSFETのソース・ドレインに印加される画像信号の電圧が5Vであれば、この所定の定電位VDDも5Vとすることが好ましい。
【0063】
さらに、画素スイッチング用のMOSFETのゲート電極4aには、15Vのような大きな電圧が印加されるのに対し、周辺回路のシフトレジスタ等のロジック回路などは5Vのような小さな電圧で駆動される(周辺回路の一部、例えばゲート線に走査信号を供給する回路等は15Vで駆動される)ため、5Vで動作する周辺回路を構成するFETのゲート絶縁膜を、画素スイッチング用FETのゲート絶縁膜よりも薄く形成して(ゲート絶縁膜の製造工程を別工程とする、または周辺回路のFETのゲート絶縁膜表面をエッチングする等により形成して)、周辺回路のFETの応答特性を向上させ周辺回路(特に、高速な走査が求められるデータ線側駆動回路のシフトレジスタ)の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するFETのゲート絶縁膜の厚みを画素スイッチング用FETのゲート絶縁膜の厚みの約3分の1〜5分の1(例えば80〜200オングストローム)にすることができる。
【0064】
ところで、第1の実施例における駆動波形は図8に示すようになる。図中、VGは画素スイッチング用MOSFETのゲート電極に印加される走査信号であり、期間tH1は画素のMOSFETを導通させる選択期間(走査期間)であって、その以外の期間は画素のMOSFETを非導通とする非選択期間である。また、Vdはデータ線に印加される画像信号の最大振幅、Vcは画像信号の中心電位、LC−COMは反射電極側基板と対向する対向基板に形成された対向(共通)電極に印加される共通電位である。
【0065】
保持容量の電極間に印加される電圧は、図8に示すようなデータ線に印加される画像信号電圧VdとP型半導体領域8にかかる0Vのような所定の電圧Vssの差で決定される。しかし、本来保持容量に印加されるべき電位差は画像信号電圧Vdと画像信号の中心電位Vcとの差の約5V(図6の液晶パネルの対向基板35に設けられる対向(共通)電極33に印加される共通電位LC−COMはVcよりΔVだけシフトされているが、実際に画素電極に印加される電圧もΔVシフトしたVd−ΔVとなる)で十分である。そこで、第1の実施例においては、保持容量の一方の端子を構成するドーピング領域8をウェルと逆極性(P型ウェルの場合はN型)にし、画素領域の周辺部でVcもしくはLC−COM近傍の電位に接続し、ウェル電位(例えばP型ウェルはVss)とは異なる電位にすることも可能である。これにより保持容量の一方の電極9aを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜9bを、画素スイッチング用FETのゲート絶縁膜でなく周辺回路を構成するFETのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を3分の1〜5分の1にすることができ、これによって容量値を3〜5倍にすることもできる。
【0066】
図1(b)は本発明の一実施例の画素領域の周辺部の断面(図3II−II)を示す図である。画素領域の走査方向(画素行方向)に伸びたドーピング領域8を所定の電位(VSS)に接続する部分の構成を示している。80は周辺回路のMOSFETのソース・ドレイン領域と同一工程で形成したP型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域8に対して、ゲート電極形成後に同一導電型の不純物をイオン注入して形成される。コンタクト領域80は、コンタクトホール71を介して配線70に接続され、定電圧VSSが印加される。なお、このコンタクト領域80上も三層目のメタル層からなる遮光層14’によって遮光される。
【0067】
次に、図2は、画素領域の外側に駆動回路等の周辺回路を構成するCMOS回路素子の実施例の断面図を示す。なお、図2において図1と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。
【0068】
図2において、4a,4a’は駆動回路等の周辺回路(CMOS回路)を構成するNチャネルMOSFET,PチャネルMOSFETのゲート電極、5a(5b),5a’(5b’)はそのソース(ドレイン)領域となるN型ドーピング領域,P型ドーピング領域、5c,5c’はそれぞれチャネル領域である。図1の保持容量の一方の電極を構成するP型ドーピング領域8に対して定電位VSSを供給するコンタクト領域80は、上記PチャネルMOSFETのソース(ドレイン)領域となるP型ドーピング領域5a’(5b’)と同一工程で形成される。27a,27cは一層目のメタル層で構成され電源電圧(0V,5V又は15Vのいずれか)に接続されたソース電極、27bは一層目のメタル層で構成されたドレイン電極である。32aは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。32bも二層目のメタル層からなる電源配線層であるが、遮光層としても機能している。遮光層32bは、VcやLC−COMあるいは電源電圧0V等の一定電圧のいずれに接続されてもよく、あるいは不定の電位であっても良い。14’は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光層として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になって、周辺回路が誤動作するのを防止する。つまり、周辺回路も二層目と三層目のメタル層によって遮光がなされる。
【0069】
前述したように、周辺回路部のパシベーション膜17は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜として構成すればよい。また、特に制限されないが、この実施例の周辺回路を構成するMOSFETのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのMOSFETのソース・ドレイン領域もLDD(ライトリー・ドープト・ドレイン)構造あるいはDDD(ダブル・ドープト・ドレイン)構造とするようにしても良い。なお、画素スイッチング用FETは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット(ゲート電極とソース・ドレイン領域間に距離を持たせた構造)とするとよい。
【0070】
図4は、反射電極(画素電極)側基板の端部の構造として好適な実施例を示す。図4において図1,図2と同一符号が付されている箇所は、同一工程で形成される層および半導体領域を示す。
【0071】
図4に示されているように、層間絶縁膜とメタル層の積層体の端部およびその側壁は、画素領域および周辺回路を覆う酸化シリコン膜からなるパシベーション膜17の上に窒化シリコン膜18を形成した積層保護構造とされている。この端部は、前述のように、シリコンウェハに多数個の本発明の基板を形成した後、スクライブラインに沿ってダイシングして各基板(半導体チップ)に分離する場合の各基板の端部となる部分である。つまり、図4の右側の段差部の下段部分がスクライブ領域となる。
【0072】
従って、基板端部の上部と側壁部が窒化シリコン膜を保護膜としているので、これによって端部から水等が進入しにくくなって耐久性が向上するとともに、端部が補強されるため歩留まりが向上する。また、この実施例では液晶を封止するためのシール材36を完全に平坦化された上記積層保護構造部の上に設けている。酸化シリコン膜17と窒化シリコン膜18の積層構造のパシベーション膜として構成し、この上にシール材36が配置されるようにしたので、液晶パネル組立時の一対の基板のシール接着時の加圧部を二層パシベーション膜により補強することができる。加えて、層間絶縁膜やメタル層の有無による厚みのばらつきに関わらず、対向基板との間隔を一定にすることが可能となる。また、上記構造によれば、画素電極をなす反射電極上の保護膜は、窒化シリコンを用いずに酸化シリコン膜単層にできるため、反射率の低下や反射率が波長により異なる波長依存性を低減することができる。目的に合わせて、パシベーション膜の材料を使い分けている。また、層間絶縁膜13は後述するような酸化シリコン膜と窒化シリコン膜の二層構造として構成することもできる。窒化シリコン膜は耐湿性がよく、基板端部からの水分のが入り込みをより一層防ぐことができる。
【0073】
図4に示されているように、この実施例では、三層目のメタル層14’は、周辺回路領域の遮光層もしくは画素の反射電極に用いられている14と同じ層であり、二層目および一層目のメタル層12’,7’を介して所定の電位に固定される。むろん三層目のメタル層14’の代わりに、二層目のメタル層12’もしくは一層目のメタル層7’をシール材36の下に延引して電位の固定用の層に用いてもよい。これによって液晶パネル用基板形成中、液晶パネル形成中、もしくは液晶パネル形成後の静電気等における対策が可能になる。
【0074】
なお、図1(b)、図2、図4の遮光層14’は電位を与えないフローティング状態としてもよい。電位を与えない状態とすることにより、画素領域を囲む遮光層14’は液晶に対して電圧印加しないことになる。それによって、画素領域の周囲にて誤表示することがないというメリットが得られる。
【0075】
図5は、本発明の他の実施例を示す。図5は、図1と同様に、図3の平面レイアウトにおける線I−Iに沿った断面図である。図5において図1,図2と同一符号が付されている箇所は、これらの図の実施例と同様のプロセスで形成される層および半導体領域を示す。この実施例は、上記反射電極14とその下の遮光層12としてのメタル層との間に、前述のTEOS膜(一部エッチングにより残存したSOG膜を含む)からなる層間絶縁膜13aの他に、その下に窒化シリコン膜13bを形成したものである。 逆に、TEOS膜13aの上に窒化シリコン膜13bを形成するようにしてもよい。このように窒化シリコン膜を追加した二層構造の層間絶縁膜構造を用いることにより水等が進入しにくくなって耐湿性が向上する。なお、図5は画素領域の断面図であるが、本実施例の構成における図2に示した周辺回路や図4に示した基板の端部に相当する箇所においても、二層目のメタル層上に形成した層間絶縁膜13を同様の層間絶縁膜構造を用いることにより、周辺領域での耐湿性を向上することができる。特に周辺部や基板端部は、水分が入り込みやすい領域であるので、この周辺での耐湿性向上はメリットが大きい。
【0076】
なお、反射電極上のパシベーション膜の膜厚については、図1の実施例の場合と同様である。
【0077】
図16は、本発明の他の実施例を示す。図16は、図1と同様に、図3の平面レイアウトにおける線I−Iに沿った断面図である。図16において図1、図2と同一符号が付けられている箇所は、これらの図の実施例と同様のプロセスで形成される層及び半導体領域を示す。この実施例は、上記反射電極14とその下の遮光層12としてのメタル層との間に、前述のTEOS膜(一部エッチングにより残存したSOG膜を含む)からなる層間絶縁膜13aの他にその上に窒化シリコン膜13bを形成したものである。この場合窒化シリコン膜13aをCMP法等により平坦化することも出来る。この様に窒化シリコン膜を形成した場合、図5における実施例より窒化シリコン部の開口が少ないためさらに水等が進入しにくくなり耐湿性が向上する。同時に反射電極14とその隣の反射電極間は保護絶縁膜17と窒化シリコン13bで構成されている。窒化シリコン膜の屈折率は保護絶縁膜17に使われる酸化シリコン膜の屈折率1.4〜1.6より高い1.9〜2.2であるため、保護絶縁膜17に液晶側から光が入射した時、窒化シリコン膜13bとの界面で屈折率差によって入射光が反射する。これによって層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。
【0078】
また本実施例ではTEOS膜からなる層間絶縁膜13aをCMP法等で平坦化後、窒化シリコン膜13bを形成してもよい。一般的に例えばCMP法等では、局所的な段差の解消のため局所的な段差分の膜厚、例えば8000〜12000オングストロームの膜の堆積を行う必要がある。また一般的に13bに用いられる窒化シリコン膜は膜厚が増加するにつれ下部膜にたいして強い応力をもつ。本実施例では層間絶縁膜13aをCMP法等によって研磨することによって平坦化し、さらにその上に窒化シリコン膜13bを形成することによって、窒化シリコン膜13bのCMP法等における堆積の膜厚を減少し窒化シリコン膜13bの応力緩和をすることが可能になる。またこの場合も反射電極14とその隣の反射電極間は保護絶縁膜17と窒化シリコン13bで構成されているので、層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。また本実施例は例えば窒化シリコン膜13bの膜厚を2000〜5000オングストロームとすることが望ましい。これは2000オングストローム以上にすることによって窒化シリコン膜13bの耐湿性を向上することと、5000オングストローム以下にすることによってコンタクトホール16のエッチング深さを少なくしエッチングを容易にするとともに、窒化シリコン膜13bの膜厚の減少によって下部膜に対する応力の緩和を行うためである。
【0079】
なお、反射電極上のパシベーション膜の膜厚については、図1の実施例の場合と同様である。また図16は画素領域の断面図であるが、本実施例の構成における図2に示した周辺回路や図4に示した基板の端部に相当する箇所においても、二層目のメタル層上に形成した層間絶縁膜13を同様の層間絶縁膜構造を用いることにより、周辺領域での耐湿性を向上することができる。特に周辺部や基板端部は、水分が入り込みやすい領域であるので、この周辺での耐湿性向上はメリットが大きい。
【0080】
図6は上記実施例を適用した液晶パネル用基板(反射電極側基板)の全体の平面レイアウト構成を示す。
【0081】
図6に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光層25が設けられている。この遮光層は画素電極14と同一層により形成されるものである。周辺回路は、上記画素電極がマトリックス状に配置された画素領域20の周辺に設けられ、上記データ線7に画像データに応じた画像信号を供給するデータ線駆動回路21やゲート線4を順番に走査するゲート線駆動回路22、パッド領域26を介して外部から入力される画像データを取り込む入力回路23、これらの回路を制御するタイミング制御回路24等の回路であり、これらの回路は画素電極スイッチング用MOSFETと同一工程または異なる工程で形成されるMOSFETを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
【0082】
この実施例においては、上記遮光層25は、図1に示されている画素電極14と同一工程で形成される三層目のメタル層で構成され、電源電圧や画像信号の中心電位Vcあるいは共通電位LC−COM等の所定電位が印加されるように構成されている。遮光層25に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。また、遮光層25を電源配線に接続せずにフローティングとすることもできる。このようにすれば、遮光層25により液晶層に電位が印加されないので、周辺領域にて誤表示されることがなくなる。
【0083】
なお、26は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。外部から信号を入力するパッド領域26は上記シール材36の外側に来るようにシール材を設ける位置が設定されている。
【0084】
図7は上記液晶パネル基板31を適用した反射型液晶パネルの断面構成を示す。図7に示すように、上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接着されている。これとともに、その表面側には、共通電位LC−COMが印加される透明導電膜(ITO)からなる対向電極(共通電極ともいう)33を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲をシール材36で封止された間隙内に周知のTN(Twisted Nematic)型液 晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic) 型液晶37などが充填されて液晶パネル30として構成されている。
【0085】
周辺回路上の遮光層25は、液晶37を介在して対向電極33と対向されるように構成されている。そして、遮光層25にLC共通電位を印加すれば、対向電極33にはLC共通電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってTN型液晶であれば常に液晶分子がほぼ90°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【0086】
この実施例においては、半導体基板からなる上記液晶パネル基板31は、その裏面にガラスもしくはセラミック等からなる支持基板32が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板31に支持基板32を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【0087】
(絶縁基板を用いた液晶パネル用基板の説明)
以上の説明では半導体基板を用いた反射型液晶パネル用基板の構成及びそれを用いた液晶パネルについて説明したが、以下には、絶縁基板を用いた反射型液晶パネル用基板の構成について説明する。
【0088】
図17は反射型液晶パネル用基板の画素の構成を示す断面図である。同図は、図1と同様に、図3の平面レイアウト図における線I−Iに沿った断面図を示している。本実施例においては画素スイッチング用のトランジスタとしてTFTが用いられている。図17において図1、図2と同一符号が付けられている箇所は、これらの図と同一機能を有する層及び半導体領域を示す。1は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜(5a,5b,5c,8の形成層)が形成されており、このシリコン膜上には熱酸化して形成した酸化シリコン膜とCVD法で堆積した窒化シリコンの二層構造からなる絶縁膜4b,9bが形成される。なお、絶縁膜4bの上層の窒化シリコン膜の形成前には、シリコン膜の5a,5b,8の領域にN型不純物がドーピングされて、TFTのソース領域5a,ドレイン領域5b,保持容量の電極領域8が形成される。さらに絶縁膜4b上には、TFTのゲート電極4aと保持容量の他方の電極9aとなるポリシリコンまたはメタルシリサイド等の配線層が形成される。以上のように、ゲート電極4a,ゲート絶縁膜4b,チャネル5c,ソース5a,ドレイン5bからなるTFTと、電極8,9と絶縁膜9bからなる保持容量とが形成される。
【0089】
また、配線層4a,9a上には窒化シリコンまたは酸化シリコンにより形成される第1層間絶縁膜6が形成され、この絶縁膜6に形成されたコンタクトホールを介してソース領域5aに接続されるソース電極7aが、アルミニウム層からなる第1メタル層により形成される。第1メタル層の上にはさらに窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造により形成される第2層間絶縁膜13が形成される。この層間絶縁膜13の構造は、図5や図16に13として示した二層構造の層間絶縁膜として構成するとよい。そうすることにより、図5や図17にて説明したのと同様な耐湿性等の効果を得ることができる。この第2層間絶縁膜13は、CMP法により平坦化され、その上にアルミニウムからなる反射電極となる画素電極が各画素毎に形成される。なお、シリコン膜の電極領域8と画素電極14はコンタクトホール16を介して電気的に接続される。この接続は、図1と同様な方法で、タングステン等の高融点金属からなる接続プラグ15を埋め込み形成して行われる。
【0090】
以上のように、絶縁基板上に形成されたTFT及び保持容量の上方に反射電極が形成されるので、画素電極領域が広くなり、また保持容量も図3の平面レイアウト図と同様に反射電極下に広い面積で形成できるので、高精細(画素が小さい)パネルであっても、高い開口率(反射率)を得ることができるだけでなく、各画素での印加電圧の保持が十分に可能となって駆動が安定化する。
【0091】
また、これまでの実施例と同様に、反射電極14上には、酸化シリコン膜からなるパシベーション膜17が形成される。このパシベーション膜17の膜厚は、これまでの実施例と同様であり、入射する光の波長に応じて反射率の変動が少ない反射型液晶パネル用基板を得ることができる。なお、液晶パネル用基板の全体構成及び液晶パネルの構成は、図6及び図7と同様である。
【0092】
なお、図17では図1のような層間絶縁膜11と遮光層12を配置していないが、隣接する画素電極14の間隙から入射される光によるTFTの光リークを防止するために、これらの層を図1等と同様に配置してもよい。また、基板の下方からの光入射も想定されるのであれば、シリコン膜5a,5b,8の下にさらに遮光層を配置してもよい。また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。さらに、周辺回路領域や基板端部も、図5や図16にて説明した層間絶縁膜13のような二層構造の層間絶縁膜が配置されると、水分の入り込みやすい周辺領域及び基板端部の耐湿性を向上することができる。
【0093】
(本発明の反射型液晶パネルを用いた電子機器の説明)
図9は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ(投写型表示装置)の要部を平面的に見た概略構成図である。この図9は、光学要素130の中心を通るXZ平面における断面図である。本例のプロジェクタは、システム光軸Lに沿って配置した光源部110(111はランプ、112はリフレクタ)、インテグレータレンズ120、偏光変換素子130から概略構成される偏光照明装置100、偏光照明装置100から出射されたS偏光光束をS偏光光束反射面201により反射させる偏光ビームスプリッタ200、偏光ビームスプリッタ200のS偏光反射面201から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー412、分離された青色光(B)を青色光を変調する反射型液晶ライトバルブ300B、青色光が分離された後の光束のうち赤色光(R)の成分を反射させて分離するダイクロイックミラー413、分離された赤色光(R)を変調する反射型液晶ライトバルブ300R、ダイクロイックミラー413を透過する残りの緑色光(G)を変調する反射型液晶ライトバルブ300G、3つの反射型液晶ライトバルブ300R、300G、300Bにて変調された光をダイクロイックミラー412,413,偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600に投写する投写レンズからなる投写光学系500から構成されている。上記3つの反射型液晶ライトバルブ300R、300G、300Bには、それぞれ前述の液晶パネルが用いられている。
【0094】
光源部110から出射されたランダムな偏光光束は、インテグレータレンズ120により複数の中間光束に分割された後、第2のインテグレータレンズを光入射側に有する偏光変換素子130により偏光方向がほぼ揃った一種類の偏光光束(S偏光光束)に変換されてから偏光ビームスプリッタ200に至るようになっている。偏光変換素子130から出射されたS偏光光束は、偏光ビームスプリッタ200のS偏光光束反射面201によって反射され、反射された光束のうち、青色光(B)の光束がダイクロイックミラー412の青色光反射層にて反射され、反射型液晶ライトバルブ300Bによって変調される。また、ダイクロイックミラー411の青色光反射層を透過した光束のうち、赤色光(R)の光束はダイクロイックミラー413の赤色光反射層にて反射され、反射型液晶ライトバルブ300Rによって変調される。
【0095】
一方、ダイクロイックミラー413の赤色光反射層を透過した緑色光(G)の光束は反射型液晶ライトバルブ300Gによって変調される。このようにして、それぞれの反射型液晶ライトバルブ300R、300G、300Bによって変調された色光は、ダイクロイックミラー412,413,偏光ビームスプリッタ200にて合成され、この合成光が投写光学系500により投写される。
【0096】
なお、反射型液晶ライトバルブ300R、300G、300Bとなる反射型液晶パネルは、TN型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶)またはSH型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶)を採用している。
【0097】
TN型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてTN型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【0098】
また、SH型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏光として反射・出射する。TN型液晶の場合と同様に、反射電極に印加された電圧に応じてSH型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【0099】
これらの液晶パネルの画素から反射された色光のうち、S偏光成分はS偏光を反射する偏光ビームスプリッタ200を透過せず、一方、P偏光成分は透過する。この偏光ビームスプリッタ200を透過した光により画像が形成される。従って、投写される画像は、TN型液晶を液晶パネルに用いた場合はOFF画素の反射光が投写光学系500に至りON画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、SH液晶を用いた場合はOFF画素の反射光は投写光学系に至らずON画素の反射光が投写光学系500に至るのでノーマリーブラック表示となる。
【0100】
反射型液晶パネルは、透過型アクティブマトリクス型液晶パネルに比べ、画素電極を大きく取れるので、高反射率を得ることができ、高精細な画像を高コントラストで投写できると共に、プロジェクタを小型化できる。
【0101】
図7にて説明したように、液晶パネルの周辺回路部は遮光層で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電位(例えばLC共通電位。但し、LC共通電位としない場合は画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。)が印加されるので、両者間に介在する液晶にはほぼ0Vが印加され、液晶はOFF状態と同じになる。従って、TN型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、SH型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【0102】
前記光源110の光を3原色光に分光する色分離手段としての偏光ビームスプリッタ200により分離された赤色光を変調する第1の反射型液晶パネルとしてのライトバルブ300Rのパシベーション膜を形成する酸化シリコン膜の膜厚は1300〜1900オングストロームの範囲とし、緑色光を変調する第2の反射型液晶パネルとしてのライトバルブ300Gのパシベーション膜を形成する酸化シリコン膜の膜厚は1200〜1600オングストロームの範囲とし、青色光を変調する第3の反射型液晶パネルのとしてのライトバルブ300Bのパシベーション膜を形成する酸化シリコン膜の膜厚は900〜1200オングストロームの範囲とするとさらに望ましい結果が得られる。
【0103】
上記実施例に従うと、反射型液晶パネル300R、300G、300Bの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【0104】
図15は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。
【0105】
図15(a)は携帯電話を示す斜視図である。1000は携帯電話本体を示し、そのうちの1001は本発明の反射型液晶パネルを用いた液晶表示部である。図15(b)は、腕時計型電子機器を示す図である。1100は時計本体を示す斜視図である。1101は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【0106】
図15(c)は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。1200は情報処理装置を示し、1202はキーボード等の入力部、1206は本発明の反射型液晶パネルを用いた表示部、1204は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【0107】
なお、以上の実施例においては、液晶パネルの液晶としてTN型とホメオトロピック配向のSH型に関して説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。
【0108】
【発明の効果】
以上説明したように本発明によれば、反射率が大きくばらついたりすることのないパシベーション膜を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することができる。
【0109】
また、窒化シリコン膜を用いることにより、耐湿性を有する反射型液晶パネル用基板を提供することができる。
【0110】
さらに、信頼性が高くしかも画質の優れた反射型液晶パネルおよびそれを用いた電子機器及び投写型表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第1の実施例を示す断面図。
【図2】本発明を適用した反射型液晶パネルの反射電極側基板の周辺回路の構造の一例を示す断面図。
【図3】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第1の実施例の平面レイアウト図。
【図4】本発明を適用した反射型液晶パネルの反射電極側基板の端部構造の一例を示す断面図。
【図5】本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。
【図6】実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図7】実施例の液晶パネル基板を適用した反射型液晶パネルの一例を示す断面図。
【図8】本発明を適用した反射型液晶パネルの画素電極スイッチング用FETのゲート駆動波形およびデータ線駆動波形例を示す波形図。
【図9】実施例の反射型液晶パネルをライトバルブとして応用した投写型表示装置の一例としてプロジェクタの概略構成図である。
【図10】アルミニウム層からなる反射電極の反射率が入射向の各波長において酸化シリコン膜の膜厚によってどのように変化するか調べた結果を示すグラフ。
【図11】アルミニウム層からなる反射電極の反射率が入射光の各波長において酸化シリコン膜の膜厚によってどのように変化するか調べた結果を示すグラフ。
【図12】青色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。
【図13】緑色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。
【図14】赤色を中心とした波長範囲について酸化シリコン膜の膜厚を変えたときの反射率を適当な波長ごとにプロットしたグラフ。
【図15】(a),(b),(c)は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【図16】本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。
【図17】本発明を適用した反射型液晶パネルの反射電極側基板の他の実施例を示す断面図。
【符号の説明】
1 半導体基板
2 ウェル領域
3 フィールド酸化膜
4 ゲート線
4a ゲート電極
5a,5b ソース・ドレイン領域
6 第1層間絶縁膜
7 データ線(第1メタル層)
7a ソース電極
8 P型ドーピング領域
9a 保持容量の電極(導電層)
9b 保持容量の誘電体となる絶縁膜
10 補助結合配線
11 第2層間絶縁膜
12 遮光層(第2メタル層)
13 第3層間絶縁膜
14 画素電極(第3メタル層)
15 接続プラグ
16 コンタクトホール
17 パシベーション膜
20 画素領域
21 データ線駆動回路
22 ゲート線駆動回路
23 入力回路
24 タイミング制御回路
25 遮光層(第3メタル層)
26 パッド領域
31 液晶パネル基板
32 支持基板
33 対向電極
35 入射側のガラス基板
36 シール材
37 液晶
70 電源ライン
71 コンタクトホール
80 P型コンタクト領域
110 光源部
200 偏光ビームスプリッタ
300 ライトバルブ(反射型液晶パネル)
412,413 ダイクロイックミラー
500 投写光学系
600 スクリーン
Claims (5)
- 半導体基板上に反射電極がマトリックス状に形成され、画素毎に、前記反射電極、当該反射電極に対応するトランジスタ及び当該トランジスタに対応する保持容量が設けられてなる液晶パネル用基板において、
前記保持容量における絶縁膜は、前記画素におけるトランジスタのゲート絶縁膜の3分の1〜5分の1の膜厚を有し、
前記保持容量は、前記半導体基板表面に形成された高不純物濃度領域を一方の電極としてなり、当該高不純物濃度領域は、前記半導体基板表面の導電型と同一導電型であって、隣接する前記画素同士で連続するように前記半導体基板表面に形成されてなり、前記画素領域の外側に配設された所定の定電位のラインに接続されてなる
ことを特徴とする液晶パネル用基板。 - 半導体基板上に反射電極がマトリックス状に形成され、画素毎に、前記反射電極、当該反射電極に対応するトランジスタ及び当該トランジスタに対応する保持容量が設けられ、前記画素に画像信号を供給するデータ線駆動回路を設けてなる液晶パネル用基板において、
前記データ線駆動回路は、前記画素におけるトランジスタのゲート電極に印加される電圧より小さい電圧で駆動されるシフトレジスタを有し、
前記保持容量における絶縁膜及び前記シフトレジスタを構成するトランジスタのゲート絶縁膜は、前記画素におけるトランジスタのゲート絶縁膜の3分の1〜5分の1の膜厚を有し、
前記保持容量は、前記半導体基板表面に形成された高不純物濃度領域を一方の電極としてなり、当該高不純物濃度領域は、前記半導体基板表面の導電型と同一導電型であって、隣接する前記画素同士で連続するように前記半導体基板表面に形成されてなり、前記画素領域の外側に配設された所定の定電位のラインに接続されてなる
ことを特徴とする液晶パネル用基板。 - 請求項1又は2に記載の液晶パネル用基板と対向基板との間に液晶を挟んで対向配置して構成されることを特徴とする液晶パネル。
- 請求項3記載の液晶パネルを表示部として備えてなることを特徴とする電子機器。
- 光源と、該光源からの光を変調する請求項4記載の液晶パネルとを有することを特徴とする投写型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003164159A JP3632699B2 (ja) | 1996-10-22 | 2003-06-09 | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27938896 | 1996-10-22 | ||
JP15671997 | 1997-06-13 | ||
JP2003164159A JP3632699B2 (ja) | 1996-10-22 | 2003-06-09 | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28892997A Division JP3541650B2 (ja) | 1996-10-22 | 1997-10-21 | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004004887A JP2004004887A (ja) | 2004-01-08 |
JP3632699B2 true JP3632699B2 (ja) | 2005-03-23 |
Family
ID=30448939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003164159A Expired - Lifetime JP3632699B2 (ja) | 1996-10-22 | 2003-06-09 | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632699B2 (ja) |
-
2003
- 2003-06-09 JP JP2003164159A patent/JP3632699B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004004887A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5682679B2 (ja) | 液晶パネル及びそれを用いた電子機器並びに投写型表示装置 | |
JP5370572B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
JP3541650B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
JP4036224B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
JP3690405B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
JP4197046B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
JP3803436B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
JP4222312B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
JP4222311B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
JP4222326B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
JP3654295B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器 | |
JP3632699B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
JP2004206134A (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
JP3632698B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
JP4270157B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
JP3680851B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |