JP4632522B2 - 反射型液晶表示装置の製造方法 - Google Patents

反射型液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4632522B2
JP4632522B2 JP2000364559A JP2000364559A JP4632522B2 JP 4632522 B2 JP4632522 B2 JP 4632522B2 JP 2000364559 A JP2000364559 A JP 2000364559A JP 2000364559 A JP2000364559 A JP 2000364559A JP 4632522 B2 JP4632522 B2 JP 4632522B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
forming
interlayer insulating
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000364559A
Other languages
English (en)
Other versions
JP2002169171A (ja
Inventor
洋 桜井
英徳 池野
裕一 山口
博司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Priority to JP2000364559A priority Critical patent/JP4632522B2/ja
Priority to KR10-2001-0070351A priority patent/KR100472835B1/ko
Priority to TW090129753A priority patent/TW583449B/zh
Priority to US09/996,699 priority patent/US6947103B2/en
Publication of JP2002169171A publication Critical patent/JP2002169171A/ja
Priority to KR10-2004-0070199A priority patent/KR100536328B1/ko
Priority to US11/029,349 priority patent/US20050151892A1/en
Priority to US11/504,026 priority patent/US7623204B2/en
Application granted granted Critical
Publication of JP4632522B2 publication Critical patent/JP4632522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、反射型液晶表示装置の製造方法に関し、特に、ＰＲ工程を削減しても良好な表示機能を有する反射型液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
反射型液晶表示装置は、携帯端末用の表示装置として利用されている。この反射型液晶表示装置は、外部から入射した光を装置内部に備えられた反射板で反射させ、この反射光を表示光源として利用することで、光源にバックライトを不要としている。その結果、反射型液晶表示装置は、透過型液晶表示装置よりも低消費電力化、薄型化、軽量化を達成するのに有効である。
【０００３】
反射型液晶表示装置の基本構造は、ＴＮ（ツイステッドネマティック）方式、一枚偏光板方式、ＳＴＮ（スーパーツイステッドネマティック）方式、ＧＨ（ゲストホスト）方式、ＰＤＬＣ（高分子分散）方式、コレステリック方式等を用いた液晶と、これをスイッチングするための素子と、液晶セル内部あるいは外部に設けた反射板とからなる。
【０００４】
このような反射型液晶表示装置は、薄膜トランジスタあるいは金属／絶縁膜／金属構造ダイオードをトランジスタとして用いたアクティブマトリクス駆動方式を採用することによって、高精細・高画質も実現できる。
【０００５】
また、最適な反射特性を有する反射板を備えると、広い角度からの入射光に対し表示画面に垂直な方向へ散乱する光の強度を増加させるのに有効であり、より明るい表示を得ることができる。
【０００６】
【発明が解決しようとする課題】
従来において明るく高品位の表示が可能な反射型液晶表示装置を製造するには、高性能のトランジスタと高性能の反射板とを同一絶縁性基板上に形成することが要求され、多くの成膜工程、フォトリソグラフィ工程（ＰＲ工程）及びエッチング工程等が必要となっている。
【０００７】
より明るい表示を得るための反射板の作製方法の従来の一例として、層間絶縁膜で覆ってその表面を凹凸に形成し、さらにこの凹凸を有する膜上に銀等の反射膜を形成して反射板とする方法が考案されている（例えば、特開平１０−３１９４２２号公報参照）。このような反射型液晶表示装置の製造方法における工程を示す。図１８は、従来の一例に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造方法を示したフローチャートである。
【０００８】
図１８を参照すると、この反射型液晶表示装置におけるアクティブマトリクス基板の製造方法では、ＰＲ工程を要する工程として、ｓ１工程のゲートバス配線及びゲート電極の形成で１ＰＲ、ｓ３工程のコンタクト層及び半導体層の形成で２ＰＲ、ｓ４工程のソース電極、ドレイン電極及びソースバス配線の形成で１ＰＲ、ｓ６工程のコンタクトホール形成で１ＰＲ、ｓ７工程のレジスト塗布及びそのパターニングで１ＰＲ、ｓ８工程の凸部の形成で１ＰＲ、ｓ９工程の反射電極の形成で１ＰＲであり、計８ＰＲ工程を必要とする。このようにＰＲ工程が多いと、反射型液晶表示装置の製造コストが高く、従って単価が高いといった問題がある。
【０００９】
以上のような事情に照らして、ＰＲ工程数の削減により製造コストの低下を実現し、かつ、高輝度及び高品位表示性能を実現することで、高輝度反射型液晶表示装置を低価格で提供することが要望されている。
【００１０】
本発明の目的は、ＰＲ工程を削減しても良好な表示機能を有する反射型液晶表示装置及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の第１の視点においては、反射型液晶表示装置の製造方法において、（ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、（ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、（ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜を堆積し、第３のマスクを用いて、前記ソース電極上の所定の位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、（ｄ）前記パッシベーション膜上に層間絶縁膜を堆積し、第４のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに前記パッシベーション膜のトランジスタ用の開口部と対応する位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、（ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第５のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、を含むことを特徴とする。
【００１２】
本発明の第２の視点においては、反射型液晶表示装置の製造方法において、（ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、（ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、（ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜及び層間絶縁膜の順に堆積し、第３のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに、前記ソース電極上の所定の位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、（ｄ）前記層間絶縁膜をマスクに用いて、前記層間絶縁膜のトランジスタ用の開口部と対応する位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、（ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第４のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、を含むことを特徴とする。
【００１３】
また、前記反射型液晶表示装置の製造方法において、前記層間絶縁膜の凹凸面及びトランジスタ用の開口部の形成は、ハーフトーン露光法又は２回露光法により形成することが好ましい。
【００１４】
また、前記反射型液晶表示装置の製造方法において、前記層間絶縁膜の凹凸面及びトランジスタ用の開口部の形成は、光の透過量が制御された露光マスクを用いて形成することが好ましい。
【００１５】
本発明の第３の視点においては、前記反射型液晶表示装置の製造方法において、前記ソース／ドレイン配線を形成する際に、容量電極を形成し、前記薄膜トランジスタ領域及び前記ゲート配線を形成する際に、前記容量電極を含む前記絶縁性基板上に前記ゲート配線を形成し、前記層間絶縁膜及び前記パッシベーション膜それぞれのトランジスタ用の開口部を形成する際に、前記容量電極上の所定の位置に前記層間絶縁膜及び前記パッシベーション膜を貫通する蓄積容量部用の開口部を形成し、前記反射電極を形成する際に、前記パッシベーション膜及び前記層間絶縁膜それぞれの蓄積容量部用の開口部を通って前記容量電極と電気的に接続するようにして前記反射電極を形成することを特徴とする。
【００１６】
本発明の第４の視点においては、前記反射型液晶表示装置の製造方法において、前記ソース／ドレイン配線を形成する際に、保護回路用のソース／ドレイン配線を形成し、前記薄膜トランジスタ領域及び前記ゲート配線を形成する際に、保護電極及び保護バスラインを形成し、前記パッシベーション膜及び前記層間絶縁膜を形成する際に、前記保護回路用のソース／ドレイン配線、前記保護電極及び前記保護バスラインを含む前記絶縁性基板上に前記パッシベーション膜及び前記層間絶縁膜を形成し、前記層間絶縁膜及び前記パッシベーション膜のそれぞれのトランジスタ用の開口部を形成する際に、前記ドレインバスライン、前記保護回路用のソース／ドレイン配線、前記保護電極、及び前記保護バスライン上の所定の位置に前記パッシベーション膜及び前記層間絶縁膜を貫通した保護回路用の開口部を形成し、前記反射電極を形成する際に、前記反射性の金属によって同時に、所定の前記保護回路用の開口部を通って前記保護回路用のソース／ドレイン配線と前記保護バスラインとを電気的に接続する第１短絡配線を形成するとともに、所定の前記保護回路用の開口部を通って前記ドレインバスラインと前記保護電極とを電気的に接続する第２短絡配線を形成する、ことを特徴とする。
【００１７】
また、前記反射型液晶表示装置の製造方法において、前記層間絶縁膜の凹凸面を形成した後であって、前記反射性の金属を堆積する前において、少なくとも前記層間絶縁膜の凹凸面を熱処理する工程を含むことが好ましい。
【００１８】
また、前記反射型液晶表示装置の製造方法において、前記ソース／ドレイン配線を形成した後であって、シリコン層、ゲート絶縁膜及びゲート電極層の順に積層する前において、少なくとも前記ソース／ドレイン配線をＰＨ3処理する工程を含むことが好ましい。
【００２３】
【発明の実施の形態】
反射型液晶表示装置の製造方法において、（ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、（ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、（ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜を堆積し、第３のマスクを用いて、前記ソース電極上の所定の位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、（ｄ）前記パッシベーション膜上に層間絶縁膜を堆積し、第４のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに前記パッシベーション膜のトランジスタ用の開口部と対応する位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、（ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第５のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、を含むことにより、ソース／ドレイン配線の形成から反射電極の形成までにおいて計５ＰＲで済み、従来の製造方法におけるＰＲ工程より大幅に削減することができる。
【００２４】
また、反射型液晶表示装置の製造方法において、（ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、（ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、（ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜及び層間絶縁膜の順に堆積し、第３のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに、前記ソース電極上の所定の位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、（ｄ）前記層間絶縁膜をマスクに用いて、前記層間絶縁膜のトランジスタ用の開口部と対応する位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、（ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第４のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、を含むことにより、ソース／ドレイン配線の形成から反射電極の形成までにおいて計４ＰＲで済み、さらにＰＲ工程を削減することができる。
【００２５】
また、ＰＲ工程を増やすことなく同時に容量電極部や保護回路を形成することも可能である。
【００２６】
【実施例】
本発明の実施例１を図面を用いて説明する。図１は、本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の回路図であり、図２〜６は、本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した上面図であり、１画素を抜き出したものである。また、図７は、本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板のトランジスタ部の製造工程を模式的に示した工程断面図であり、図２〜図６のＡ−Ａ’線における断面を示したものである。また、図８は、本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板のストレージキャパシタ部の製造工程を模式的に示した工程断面図であり、図２〜図６のＢ−Ｂ’線における断面を示したものである。
【００２７】
実施例１に係るアクティブマトリクス基板は、液晶をアクティブマトリクス基板に設けた反射電極と、対向する対向基板に設けた透明電極と、で駆動する反射型液晶表示装置用の基板である。このアクティブマトリクス基板は、順スタガー型（トップゲート型）の薄膜トランジスタ（ＴＦＴ）を備えている。
【００２８】
アクティブマトリクス基板１は、図１の回路図に示されるように、絶縁性基板１０上にお互いに交差する複数のゲートバスライン５１と複数のドレインバスライン２１、これらが交差する箇所に配置された複数のトランジスタ部２、及び反射電極（図示せず）を備えている。さらに、複数のゲートバスライン５１とドレインバスライン２１の終端は、絶縁性基板１０の周辺部にそれぞれ配置され、基板外部から駆動信号が供給されるゲート端子部５３及びドレイン端子部２５がそれぞれ形成されている。さらに、絶縁性基板１０には、その角部にコモン電位供給端子９１が形成されている。このコモン電位供給端子９１は、このアクティブマトリクス基板１と対向し液晶８１を挟持する対向基板（図示せず）に形成されるコモン電極９２に電位を供給するためのものである。さらに、各トランジスタ部２と隣接するゲートバスライン５１との間にはストレージキャパシタ部（蓄積容量部）３が形成されている。ストレージキャパシタ部３は、画素に書き込まれた電位を１フレーム時間一定に保つために用いられる。
【００２９】
実施例１におけるアクティブマトリクス基板のトランジスタ部の構造は、図７に示すように、絶縁性基板１０上の所定の位置にソース電極２２及びドレイン電極２３を有し、ソース電極２２及びドレイン電極２３の一部、及び絶縁性基板１０の上に活性層となるシリコン層３０、ゲート絶縁膜４０及びゲート電極５２が略重なるように堆積された積層体を有し、ソース／ドレイン電極２２、２３、シリコン層３０、ゲート絶縁膜４０及びゲート電極５２によって形成されたトランジスタ部２を含む絶縁性基板１０上を覆うパッシベ−ション膜６１を有し、パッシベ−ション膜６１上に表面が凹凸の層間絶縁膜６２を有し、ソース電極２２上の所定の位置にパッシベ−ション膜６１及び層間絶縁膜６２を貫通するコンタクトホール６３を有し、層間絶縁膜６２上にコンタクトホール６３を通ってソース電極２２と電気的に接続する反射電極７１を有する。なお、図３〜図６におけるゲートバスライン５１及びゲート電極５２が配された位置には、シリコン層３０、ゲート絶縁膜４０、及び、ゲートバスライン５１又はゲート電極５２が略重なるように堆積している。ドレイン電極２３は、ドレインバスライン２１に接続されている。
【００３０】
次に、図２〜図８を参照して、実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造方法を説明する。
【００３１】
まず、図２、図７（ａ）及び図８（ａ）に示すように、ＳｉＯ2などの絶縁性基板１０の上に、Ｃｒ、Ｍｏ、Ｔａなどの低抵抗の金属からなるソース／ドレイン電極層を約１５０ｎｍ（１５００Å）の厚さで成膜し、ＰＲ工程及びエッチング工程によってソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、これらと分離した容量電極２４を含む）を形成する。なお、ソース／ドレイン電極層は、例えば、スパッタ法を用いてＡｒガスを１００ｓｃｃｍの流量で供給し、Ｃｒを温度：１５０℃、圧力：０．３Ｐａ、パワー：７ｋＷの条件で成膜することができる。また、ソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、容量電極２４を含む）は、例えば、ウェットエッチング法を用いてＣｒ膜を硝酸第２セリウムアンモニウム５％、硝酸２０％、４０℃の溶液で１００秒間処理することにより形成することができる。
【００３２】
次に、ソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、容量電極２４を含む）を形成した後に、図面上には現われていないが、ＰＨ3処理を行なってソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、容量電極２４を含む）をＰＨ3処理することが好ましい。ＰＨ3処理の条件として、例えば、プラズマＣＶＤ法を用いてＰＨ3ガスを１０００ｓｃｃｍの流量で供給し、ＲＦ：５０Ｗ、圧力：１５０Ｐａ、温度：２５０℃で６０秒間処理する。ＰＨ3処理を行なうことにより、ソース／ドレイン配線（メタル）上に選択的にリンが堆積し、後でａ−Ｓｉを成膜した際、メタル／ａ−Ｓｉ界面でｎ+ａ−Ｓｉ層が形成されることにより良好な接続状態が得られるとともに、メタル／ａ−Ｓｉ界面における抵抗を低くすることができる。
【００３３】
次に、図３、図７（ｂ）及び図８（ｂ）に示すように、絶縁性基板１０上にソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、容量電極２４を含む）を覆うようにして、ａ−Ｓｉ等からなるシリコン層３０を約３０ｎｍ（３００Å）の厚さで成膜し、続いてシリコン層３０上にＳｉＮx又はＳｉＯ2などからなるゲート絶縁膜４０を約５０ｎｍ（５００Å）の厚さで成膜し、続いてゲート絶縁膜４０上にＣｒ、Ｍｏ、Ｔａなどの金属からなるゲート電極層５２を成膜し、ＰＲ工程及びエッチング工程によって不要な領域のシリコン層、ゲート絶縁膜及びゲート電極層を除去して、シリコン層３０、ゲート絶縁膜４０及びゲート電極５２が略重なるように堆積した積層体（ゲートバスライン５１を含む）を形成する。ここで、ＰＨ3処理、シリコン層の成膜及びゲート絶縁膜の成膜は、この順で連続的に行なわれる。また、シリコン層の形成及びゲート絶縁膜の形成もこの順で連続的に行なわれる。このようにシリコン薄膜の成膜後連続してゲート絶縁膜４０を成膜することにより、シリコン層３０の成膜直後にエッチングするもの（逆スタガー型構造の場合）に比べてシリコン層３０の汚染を防止できる点で利点がある。また、このような連続的エッチングを行なうことにより、シリコン層３０、ゲート絶縁膜４０及びゲート電極層５２からなる積層体の形成が１ＰＲですみ、製造工程を簡略化することができる。
【００３４】
ここで、シリコン層の成膜条件として、例えば、プラズマＣＶＤ法を用いてＳｉＨ4ガスを３００ｓｃｃｍ及びＨ2ガスを８００ｓｃｃｍの流量で供給し、ＲＦ：５０Ｗ、圧力：１００Ｐａ、温度：２５０℃の条件で処理することによりａ−Ｓｉ層が成膜できる。
【００３５】
また、ゲート絶縁膜の成膜条件として、例えば、プラズマＣＶＤ法を用いてＳｉＨ4ガスを３０ｓｃｃｍ、ＮＨ3ガスを８０ｓｃｃｍ及びＮ2ガスを８５０ｓｃｃｍの流量で供給し、ＲＦ：５００Ｗ、圧力：２００Ｐａ、温度：２５０℃の条件で処理することによりＳｉＮx層が成膜できる。
【００３６】
また、ゲート電極層の成膜条件として、例えば、スパッタ法を用いてＡｒガスを１００ｓｃｃｍの流量で供給し、Ｃｒを温度：１５０℃、圧力：０．３Ｐａ、パワー：７ｋＷの条件で成膜することにより達成できる。
【００３７】
また、ゲート電極等の形成条件として、例えば、ウェットエッチング法を用いてＣｒ膜を硝酸第２セリウムアンモニウム５％、硝酸２０％、４０℃の溶液で１００秒間処理することにより達成できる。
【００３８】
また、ゲート絶縁膜の形成条件として、例えば、ドライエッチング法を用いてＳＦ4ガスを５０ｓｃｃｍ及びＨｅガスを１５０ｓｃｃｍの流量で供給し、ＳｉＮx層をＲＦ：１２００Ｗ、圧力：３０Ｐａで５００秒間処理することにより達成できる。
【００３９】
また、シリコン層の形成条件として、例えば、ドライエッチング法を用いてＳＦ4ガスを２００ｓｃｃｍ、Ｈｅガスを３００ｓｃｃｍ及びＨＣｌガスを２００ｓｃｃｍの流量で供給し、ａ−Ｓｉ層をＲＦ：８５０Ｗ、圧力：３０Ｐａで１００秒間処理することにより達成できる。
【００４０】
次に、図４、図７（ｃ）及び図８（ｃ）に示すように、絶縁性基板１０上にトランジスタ部２、ドレインバスライン２１及びゲートバスライン５１を覆うようにして、ＳｉＮxなどからなるパッシベーション膜６１を約２５０ｎｍ（２５００Å）の厚さで成膜し、フォトリソグラフィ工程及びエッチング工程によってソース電極２２及び容量電極２４それぞれの上の所定の位置にパッシベーション膜６１を貫通したコンタクトホール６３、６４を形成する。
【００４１】
ここで、パッシベーション膜の成膜条件として、例えば、プラズマＣＶＤ法を用いてＳｉＨ4ガスを２００ｓｃｃｍ、ＮＨ3ガスを１０００ｓｃｃｍ、Ｈ2ガスを１０００ｓｃｃｍ及びＮ2ガスを６００ｓｃｃｍの流量で供給し、ＲＦ：１２００Ｗ、圧力：１８０Ｐａ、温度：２５０℃の条件で処理することによりＳｉＮx層が成膜できる。
【００４２】
また、パッシベーション膜のコンタクトホールの形成条件として、例えば、ドライエッチング法を用いてＳＦ4ガスを５０ｓｃｃｍ及びＨｅガスを１５０ｓｃｃｍの流量で供給し、ＳｉＮx層をＲＦ：１２００Ｗ、圧力：７Ｐａで１００秒間処理することにより達成できる。なお、本実施例では工程管理上の都合と現実性からゲート絶縁膜とパッシベーション膜を同じ組成のものとしたが、必要に応じ、これらはその所要特性に応じて変更できる。
【００４３】
次に、図５、図７（ｄ）及び図８（ｄ）に示すように、パッシベーション膜６１上に感光性のアクリル樹脂、ポリイミド樹脂などの有機材料からなる層間絶縁膜６２を約３μｍの厚さ（最大厚さ）で成膜し、例えば、ハーフトーン露光法又は２回露光法等によるフォトリソグラフィ工程及びエッチング工程によって層間絶縁膜６２の表面を凹凸に形成するとともにソース電極２２及び容量電極２４それぞれの上の所定の位置に層間絶縁膜６２を貫通したコンタクトホール６３、６４を形成する。
【００４４】
ここで、層間絶縁膜の成膜条件として、例えば、材料：感光性アクリル樹脂（ＪＳＲ社製３３９Ｌ）を５００ｒｐｍで回転塗布し、温度：９０℃で２４０秒間プリベ−クし、その後露光器（Ｃａｎｏｎ製ＭＰＡ３０００Ｗ）でスキャンスピード：１５ｍｍ／ｓｅｃで露光することにより達成できる。
【００４５】
また、層間絶縁膜の凹凸面及びコンタクトホールの形成条件として、例えば、ハーフトーン露光法として、光の透過量が制御された露光マスクを用いて、ＴＭＡＨ：０．２％、温度：２５℃、１００秒間処理することにより達成できる。ここでの露光マスクは、例えば、遮光材には膜厚により光の透過量を変化できるアモルファスシリコン膜（光学的バンドギャップが１．８ｅＶの膜）を用い、このアモルファスシリコン膜の形成にはプラズマ化学気相堆積法（ＰＥＣＶＤ法）を使用し、マスク基板にはガラス基板を使用し、その上部にＰＥＣＶＤ法により０．１５μｍ成膜し、その後、フォトリソ及びエッチング工程により所望のマスク形状を形成（前記アモルファスシリコン膜厚を０〜１．５μｍの範囲で調整することで、４３６ｎｍの波長光の透過率を１００〜０．１％程度まで制御できる）することでできる。マスクサイズとして、例えば、反射板表面に作成するための所望の凹凸形状、ピッチ２〜３０μｍ、平面形状は円形、断面は傾斜角度３０度以下に設定する。
【００４６】
また、２回露光法による層間絶縁膜の凹凸面及びコンタクトホールの形成では、感光性膜を半分程除去できる程度の露光量で、１枚目のマスクを用いて１回目の露光、２枚目のマスクを用いて２回目の露光、を行なう。１回目、２回目共に感光した部分は膜が完全に除去され、１回目又は２回目のいずれかのみ感光した部分は半分程度の膜厚が除去される。このようにして階段形状の残膜を得る。
【００４７】
また、凹凸形成後、層間絶縁膜がアクリル樹脂であれば２２０℃で１時間の熱処理を行なって、凹凸の表面を滑らかにすることが好ましい。なお、層間絶縁膜の凹凸面形成は、上記以外の任意の方法（公知と未公知によらず）によることができるが、最低のＰＲ数のものが工程経済上は望まれる。
【００４８】
次に、図６、図７（ｅ）及び図８（ｅ）に示すように、層間絶縁膜６２上に、Ａｌ、銀などの高反射材料からなる反射電極層７１を約３００ｎｍ（３０００Å）の厚さ（層間絶縁膜６２の凹凸部の表面からの厚さ）でコンタクトホール６３、６４を通ってドレイン電極２３及び容量電極２４と接続するようにして成膜し、フォトリソグラフィ工程及びエッチング工程によって反射電極７１を形成する。この反射電極７１は少なくとも液晶パネルの開口部に形成される。反射電極７１の周辺は、トランジスタ部２、ゲートバスライン５１、ドレインバスライン２１と一部重なるように形成してもよい。以上のようにしてアクティブマトリクス基板が製造できる。
【００４９】
ここで、反射電極層の成膜条件として、例えば、スパッタ法を用いてＡｒガスを１００ｓｃｃｍの流量で供給し、Ａｌを温度：２００℃、圧力：０．３Ｐａ、パワー：５ｋＷの条件で成膜することにより達成できる。
【００５０】
また、反射電極等の形成条件として、例えば、ウェットエッチング法を用いてＡｌ膜をリン酸７９％、硝酸０．５％、４０℃の溶液で６０秒間処理することにより達成できる。
【００５１】
最終的には、透明電極及びカラーフィルタを備えた対向基板及びアクティブマトリクス基板のそれぞれに配向膜を形成した後、アクティブマトリクス基板と対向基板とを貼り合せ、これらの基板間に液晶を封入して液晶層を形成し、これにより、反射型液晶表示装置が製造される（図示せず）。
【００５２】
次に、本発明の実施例２を図面を用いて説明する。図９は、本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の回路図であり、図１０は、本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板のトランジスタ部の製造工程を模式的に示した工程断面図であり、図１１〜１６は、本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した上面図であり、図１７は、本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の層間絶縁膜の表面処理工程を模式的に示した工程断面図である。この反射型液晶表示装置に用いられるアクティブマトリクス基板は、図９を参照すると、実施例１におけるストレジキャパシタ部をなくし、保護回路（保護素子部４、保護端子部５６及び保護バスライン５４）を設けたものであり、トランジスタ部２の構造は実施例１と同様であるが、コンタクトホールの形成の際の工程が実施例１と異なる。保護回路は、静電気等により外部より過電流が入力された際に、保護素子部４がＯＮになって保護バスライン５４に電流を逃がすことにより表示に関わる内部素子の破壊を防ぐものである。
【００５３】
次に、図１０〜１７を参照して、実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板のトランジスタ部の製造方法を説明する。
【００５４】
まず、図１０（ａ）及び図１１に示すように、実施例１のときと同様に、ＳｉＯ2などの絶縁性基板１０の上に、ソース／ドレイン配線（ソース電極２２、ドレイン電極２３、及び、ドレインバスライン２１を含む）及び保護回路用のソース／ドレイン配線２６を形成する。ソース／ドレイン配線（ソース電極２２、ドレイン電極２３、ドレインバスライン２１、及び、容量電極２４を含む）及び保護回路用のソース／ドレイン配線２６を形成した後に、図面上には現われていないが、ＰＨ3処理を行なってソース／ドレイン電極等の表面にリン層を形成することが好ましい。なお、ストレージキャパシタ部も同時に形成する場合は、この工程で容量電極を形成する。
【００５５】
次に、図１０（ｂ）及び図１２に示すように、実施例１のときと同様に、絶縁性基板１０上にソース／ドレイン配線（ソース電極２２、ドレイン電極２３、及び、ドレインバスライン２１を含む）及び保護回路用のソース／ドレイン配線２６それぞれの一部を覆うようにして、シリコン層３０、ゲート絶縁膜４０、ゲート電極５２（ゲートバスラインを含む）及び保護電極５５（保護バスライン５４を含む）を形成する。これにより、トランジスタ部２及び保護素子部４ができる。なお、ストレージキャパシタ部も同時に形成する場合は、この工程で容量電極上を通るようにゲートバスラインを形成する。
【００５６】
次に、図１０（ｃ）及び図１３に示すように、実施例１のときと同様に、絶縁性基板１０上にトランジスタ部、ドレインバスライン２１、ゲートバスライン、保護電極５５及び保護バスライン５４を覆うようにして、スパッタリングまたはＣＶＤ法などを用いて、ＳｉＮxなどからなるパッシベーション膜６１を成膜する。実施例２では、パッシベーション膜６１の成膜後すぐにはコンタクトホールの形成を行なわない点で、実施例１のときと異なる。なお、ストレジキャパシタ部も同時に形成する場合は、この工程でストレジキャパシタ部上にもパッシベーション膜を成膜する。
【００５７】
次に、図１０（ｄ）、図１４及び図１７（ａ）〜（ｃ）に示すように、パッシベーション膜６１上に感光性のアクリル樹脂、ポリイミド樹脂などの有機材料からなる層間絶縁膜６２を成膜し、例えば、ハーフトーン露光法又は２回露光法等によるフォトリソグラフィ工程及びエッチング工程によって層間絶縁膜６２の表面を凹凸に形成するとともにソース電極２２、ドレインバスライン２１、保護電極５５及び保護バスライン５４上であってパッシベーション膜６１上の所定の位置に層間絶縁膜６２を貫通したコンタクトホール６３、６５を形成する。実施例２では、パッシベーション膜６１にコンタクトホールを形成する前に層間絶縁膜６２にコンタクトホール（開口部）を形成する点で、実施例１のときと異なる。なお、ストレジキャパシタ部も同時に形成する場合は、この工程で容量電極上の層間絶縁膜を貫通したコンタクトホールを形成する。
【００５８】
次に、図１０（ｅ）、図１５及び図１７（ｄ）に示すように、コンタクトホールを形成した層間絶縁膜６２をマスクに用い、エッチング工程によって層間絶縁膜６２のコンタクトホールに対応するソース電極２２、ドレインバスライン２１、保護電極５５及び保護バスライン５４上の所定の位置にパッシベーション膜６１を貫通したコンタクトホール６３、６５を形成する。このような手法を用いることによって実施例１のときよりもさらに１ＰＲ削減することができる。なお、ストレジキャパシタ部も同時に形成する場合は、この工程で容量電極上のパッシベーション膜を貫通したコンタクトホールを形成する。
【００５９】
次に、図１０（ｆ）及び図１６に示すように、実施例１のときと同様に、層間絶縁膜６２上の所定の位置に反射電極７１及び短絡配線７２を形成する。反射電極７１はソース電極２２と電気的に接続する。短絡配線７２は、所定のコンタクトホール６５を通って保護回路用のソース／ドレイン配線２６と保護バスライン５４と電気的に接続し、これと分離する別の短絡配線７２は、所定のコンタクトホール６５を通ってドレインバスライン２１と保護電極５５と電気的に接続する。反射電極７１は少なくとも液晶パネルの開口部に形成される。反射電極７１の周辺は、トランジスタ部、ゲートバスライン、ドレインバスラインと一部重なるように形成してもよい。以上のようにしてアクティブマトリクス基板が製造できる。なお、ストレジキャパシタ部も同時に形成する場合は、反射電極を容量電極と電気的に接続する。
【００６０】
最終的には、透明電極及びカラーフィルタを備えた対向基板及びアクティブマトリクス基板のそれぞれに配向膜を形成した後、アクティブマトリクス基板と対向基板とを貼り合せ、これらの基板間に液晶を封入して液晶層を形成し、これにより、反射型液晶表示装置が製造される（図示せず）。
【００６１】
【発明の効果】
本発明によれば、従来技術と比較して、ソース／ドレイン配線の形成から反射電極の形成までにおいてＰＲ工程数が大幅に削減されており（８ＰＲ→５又は４ＰＲ）、製造時間の短縮、低コストが実現できる。その理由は、シリコン層、パッシベーション膜及びゲート電極層を１ＰＲで連続的にエッチングしているからである。また、パッシベーション膜と層間絶縁膜について表面の凹凸及びコンタクトホールそれぞれの形成を１ＰＲ化するといった新プロセスを導入しているからである。さらに、層間絶縁膜をマスクとしてパッシベーション膜をエッチングしているので、パッシベーション膜エッチング用のＰＲ工程を削除できるからである。
【００６２】
また、本発明では層間絶縁膜の表面をハーフトーン露光法によるＰＲ工程及びエッチング工程により凹凸形成すれば、自由に凹凸の形状を制御することができ、良好な反射特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の回路図である。
【図２】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の上面図である。
【図３】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の上面図である。
【図４】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の上面図である。
【図５】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の上面図である。
【図６】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の上面図である。
【図７】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板のトランジスタ部の製造工程を模式的に示した工程断面図（Ａ−Ａ’間）である。
【図８】本発明の実施例１に係る反射型液晶表示装置におけるアクティブマトリクス基板のストレージキャパシタ部の製造工程（Ｂ−Ｂ’間）を模式的に示した工程断面図である。
【図９】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の回路図である。
【図１０】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板のトランジスタ部の製造工程を模式的に示した工程断面図である。
【図１１】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第１の上面図である。
【図１２】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第２の上面図である。
【図１３】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第３の上面図である。
【図１４】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第４の上面図である。
【図１５】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第５の上面図である。
【図１６】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の保護回路部の製造工程を模式的に示した第６の上面図である。
【図１７】本発明の実施例２に係る反射型液晶表示装置におけるアクティブマトリクス基板の層間絶縁膜の表面処理工程を模式的に示した工程断面図である。
【図１８】従来の一例に係る反射型液晶表示装置におけるアクティブマトリクス基板の製造方法を示したフローチャートである。
【符号の説明】
１ アクティブマトリクス基板
２ トランジスタ部
３ ストレージキャパシタ部（蓄積容量部）
４ 保護素子部
１０ 絶縁性基板
２１ ドレインバスライン
２２ ソース電極（ソース電極層）
２３ ドレイン電極
２４ 容量電極
２５ ドレイン端子部
２６ ソース／ドレイン配線（保護回路用）
３０ シリコン層
４０ ゲート絶縁膜
５１ ゲートバスライン
５２ ゲート電極（ゲート電極層）
５３ ゲート端子部
５４ 保護バスライン
５５ 保護電極
５６ 保護端子部
６１ パッシベーション膜
６２ 層間絶縁膜
６３ ドレイン電極用コンタクトホール
６４ 容量電極用コンタクトホール
６５ 保護電極用コンタクトホール
７１ 反射電極（反射電極層）
７２ 短絡配線
８１ 液晶
９１ コモン電位供給端子
９２ コモン電極

Claims (8)

  1. （ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、
    （ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、
    （ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜を堆積し、第３のマスクを用いて、前記ソース電極上の所定の位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、
    （ｄ）前記パッシベーション膜上に層間絶縁膜を堆積し、第４のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに前記パッシベーション膜のトランジスタ用の開口部と対応する位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、
    （ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第５のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、
    を含むことを特徴とする反射型液晶表示装置の製造方法。
  2. （ａ）絶縁性基板上に金属層を堆積し、第１のマスクを用いて、少なくともソース電極、ドレイン電極、及び、前記ドレイン電極に接続されたドレインバスラインを含むソース／ドレイン配線を形成する工程と、
    （ｂ）前記ソース／ドレイン配線を含む前記絶縁性基板上にシリコン層、ゲート絶縁膜及びゲート電極層の順に積層し、第２のマスクを用いて、薄膜トランジスタ領域、及び、少なくともゲート電極及びゲートバスラインを含むゲート配線を形成する工程と、
    （ｃ）前記ソース／ドレイン配線、前記薄膜トランジスタ領域及び前記ゲート配線を含む前記絶縁性基板上にパッシベーション膜及び層間絶縁膜の順に堆積し、第３のマスクを用いて、前記層間絶縁膜の表面に凹凸面を形成するとともに、前記ソース電極上の所定の位置に前記層間絶縁膜を貫通するトランジスタ用の開口部を形成する工程と、
    （ｄ）前記層間絶縁膜をマスクに用いて、前記層間絶縁膜のトランジスタ用の開口部と対応する位置に前記パッシベーション膜を貫通するトランジスタ用の開口部を形成する工程と、
    （ｅ）前記層間絶縁膜の凹凸面に沿って反射性の金属を堆積し、第４のマスクを用いて、前記パッシベーション膜及び前記層間絶縁膜それぞれのトランジスタ用の開口部を通って前記ソース電極と電気的に接続する反射電極を形成する工程と、
    を含むことを特徴とする反射型液晶表示装置の製造方法。
  3. 前記層間絶縁膜の凹凸面及びトランジスタ用の開口部は、ハーフトーン露光法又は２回露光法により形成されることを特徴とする請求項１又は２記載の反射型液晶表示装置の製造方法。
  4. 前記層間絶縁膜の凹凸面及びトランジスタ用の開口部は、光の透過量が制御された露光マスクを用いて形成されることを特徴とする請求項３記載の反射型液晶表示装置の製造方法。
  5. 前記ソース／ドレイン配線を形成する際に、容量電極を形成し、
    前記薄膜トランジスタ領域及び前記ゲート配線を形成する際に、前記容量電極を含む前記絶縁性基板上に前記ゲート配線を形成し、
    前記層間絶縁膜及び前記パッシベーション膜それぞれのトランジスタ用の開口部を形成する際に、前記容量電極上の所定の位置に前記層間絶縁膜及び前記パッシベーション膜を貫通する蓄積容量部用の開口部を形成し、
    前記反射電極を形成する際に、前記パッシベーション膜及び前記層間絶縁膜それぞれの蓄積容量部用の開口部を通って前記容量電極と電気的に接続するようにして前記反射電極を形成する、
    ことを特徴とする請求項１乃至４のいずれか一に記載の反射型液晶表示装置の製造方法。
  6. 前記ソース／ドレイン配線を形成する際に、保護回路用のソース／ドレイン配線を形成し、
    前記薄膜トランジスタ領域及び前記ゲート配線を形成する際に、保護電極及び保護バスラインを形成し、
    前記パッシベーション膜及び前記層間絶縁膜を形成する際に、前記保護回路用のソース／ドレイン配線、前記保護電極及び前記保護バスラインを含む前記絶縁性基板上に前記パッシベーション膜及び前記層間絶縁膜を形成し、
    前記層間絶縁膜及び前記パッシベーション膜のそれぞれのトランジスタ用の開口部を形成する際に、前記ドレインバスライン、前記保護回路用のソース／ドレイン配線、前記保護電極、及び前記保護バスライン上の所定の位置に前記パッシベーション膜及び前記層間絶縁膜を貫通した保護回路用の開口部を形成し、
    前記反射電極を形成する際に、前記反射性の金属によって同時に、所定の前記保護回路用の開口部を通って前記保護回路用のソース／ドレイン配線と前記保護バスラインとを電気的に接続する第１短絡配線を形成するとともに、所定の前記保護回路用の開口部を通って前記ドレインバスラインと前記保護電極とを電気的に接続する第２短絡配線を形成する、
    ことを特徴とする請求項１乃至５のいずれか一に記載の反射型液晶表示装置の製造方法。
  7. 前記層間絶縁膜の凹凸面を形成した後であって、前記反射性の金属を堆積する前において、少なくとも前記層間絶縁膜の凹凸面を熱処理する工程を含むことを特徴とする請求項１乃至６のいずれか一に記載の反射型液晶表示装置の製造方法。
  8. 前記ソース／ドレイン配線を形成した後であって、シリコン層、ゲート絶縁膜及びゲート電極層の順に積層する前において、少なくとも前記ソース／ドレイン配線をＰＨ3処理する工程を含むことを特徴とする請求項１乃至７のいずれか一に記載の反射型液晶表示装置の製造方法。
JP2000364559A 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法 Expired - Fee Related JP4632522B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000364559A JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法
KR10-2001-0070351A KR100472835B1 (ko) 2000-11-30 2001-11-13 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법
TW090129753A TW583449B (en) 2000-11-30 2001-11-29 Reflection type liquid crystal display device and process for manufacturing the same
US09/996,699 US6947103B2 (en) 2000-11-30 2001-11-30 Method of making a reflection type liquid crystal display device
KR10-2004-0070199A KR100536328B1 (ko) 2000-11-30 2004-09-03 반사형 액정표시장치
US11/029,349 US20050151892A1 (en) 2000-11-30 2005-01-06 Method of making a reflection type liquid crystal display device
US11/504,026 US7623204B2 (en) 2000-11-30 2006-08-15 Reflection type liquid crystal display device with half tone exposure and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364559A JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002169171A JP2002169171A (ja) 2002-06-14
JP4632522B2 true JP4632522B2 (ja) 2011-02-16

Family

ID=18835480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000364559A Expired - Fee Related JP4632522B2 (ja) 2000-11-30 2000-11-30 反射型液晶表示装置の製造方法

Country Status (4)

Country Link
US (3) US6947103B2 (ja)
JP (1) JP4632522B2 (ja)
KR (2) KR100472835B1 (ja)
TW (1) TW583449B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
WO2003079107A1 (fr) * 2002-03-19 2003-09-25 Koninklijke Philips Electronics N.V. Dispositif a semiconducteur, son procede de production, et ecran a cristaux liquides
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
EP1573385A1 (en) * 2002-12-14 2005-09-14 Koninklijke Philips Electronics N.V. Manufacture of shaped structures in lcd cells, and masks therefor
KR100945350B1 (ko) * 2002-12-30 2010-03-08 엘지디스플레이 주식회사 액정 표시소자 및 그 제조방법
CN1333306C (zh) * 2003-02-19 2007-08-22 友达光电股份有限公司 应用于接触窗制程的光罩及其接触窗制程
JP2005011793A (ja) * 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置
US7511781B2 (en) * 2003-06-04 2009-03-31 Tpo Hong Kong Holding Limited Method for manufacturing liquid crystal display device
KR100962640B1 (ko) * 2003-07-12 2010-06-11 삼성전자주식회사 박막 트랜지스터 제조방법
EP1668406B1 (en) * 2003-09-22 2011-03-23 TPO Hong Kong Holding Limited Method of manufacturing liquid crystal display device
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
US20050239219A1 (en) * 2004-04-26 2005-10-27 Moon Bum-Ki Process for fabrication of a ferrocapacitor with a large effective area
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US7119444B2 (en) * 2004-08-13 2006-10-10 Texas Instruments Incorporated Versatile system for charge dissipation in the formation of semiconductor device structures
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070008099A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 표시기판, 이를 포함하는 액정표시패널 및 이의 제조방법
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
CN102629008B (zh) * 2011-03-30 2014-08-27 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示面板及其制作方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR20130114996A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140056565A (ko) 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
KR20150084142A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
KR102492215B1 (ko) 2015-11-27 2023-01-27 삼성디스플레이 주식회사 터치 센서 및 그 제작 방법
CN106783918A (zh) * 2016-12-16 2017-05-31 Tcl集团股份有限公司 一种像素bank结构及制作方法
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
CN107403809A (zh) * 2017-07-19 2017-11-28 武汉华星光电技术有限公司 一种显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JPH11233778A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11330483A (ja) * 1998-05-20 1999-11-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP3012596B2 (ja) 1991-09-10 2000-02-21 シャープ株式会社 反射型液晶表示装置およびその製造方法
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
KR100234856B1 (ko) * 1996-03-18 1999-12-15 니시무로 타이죠 흑색 착색 조성물, 고내열성 차광부재, 어레이기판, 액정표시소 자 및 어레이기판의 제조방법
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
US6670080B2 (en) * 1998-07-21 2003-12-30 Canon Kabushiki Kaisha Mask pattern creating method and mask pattern creating apparatus
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20010028901A (ko) 1999-09-27 2001-04-06 김진호 절전 스위치를 부착한 플러그
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置
JPH11233778A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11330483A (ja) * 1998-05-20 1999-11-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置及び電気光学装置並びに電子機器
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置

Also Published As

Publication number Publication date
TW583449B (en) 2004-04-11
US20070035673A1 (en) 2007-02-15
US7623204B2 (en) 2009-11-24
JP2002169171A (ja) 2002-06-14
KR100472835B1 (ko) 2005-03-08
US20050151892A1 (en) 2005-07-14
US6947103B2 (en) 2005-09-20
KR20020042419A (ko) 2002-06-05
US20020063825A1 (en) 2002-05-30
KR20040087978A (ko) 2004-10-15
KR100536328B1 (ko) 2005-12-12

Similar Documents

Publication Publication Date Title
JP4632522B2 (ja) 反射型液晶表示装置の製造方法
JP4718725B2 (ja) 液晶表示装置の製造方法
JP4619997B2 (ja) 液晶表示装置とその製造方法
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7316944B2 (en) Fabricating method of a liquid crystal display device
US7923309B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2015525000A (ja) 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
KR20070000317A (ko) 액정 표시 장치 및 그 제조 방법
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
US20070024791A1 (en) In-plane-switching-mode liquid crystal display device
JP2001033818A (ja) 液晶表示装置
JP3904828B2 (ja) 液晶表示装置
KR101630345B1 (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조 방법
JP2009139853A (ja) 液晶表示装置
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR100538293B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
KR20080073573A (ko) 액정패널과 이의 제조방법
JP2005215277A (ja) 液晶表示装置とその製造方法
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20000014531A (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
KR20060000821A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101107691B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
JP4871507B2 (ja) 液晶表示装置とその製造方法
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees