JPH1138085A - テスタの動作誤謬検査方法 - Google Patents
テスタの動作誤謬検査方法Info
- Publication number
- JPH1138085A JPH1138085A JP9342943A JP34294397A JPH1138085A JP H1138085 A JPH1138085 A JP H1138085A JP 9342943 A JP9342943 A JP 9342943A JP 34294397 A JP34294397 A JP 34294397A JP H1138085 A JPH1138085 A JP H1138085A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- semiconductor device
- output
- data
- checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000012360 testing method Methods 0.000 claims abstract description 59
- 230000002950 deficient Effects 0.000 claims abstract description 27
- 238000007689 inspection Methods 0.000 claims abstract description 9
- 230000005856 abnormality Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 208000036829 Device dislocation Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 テスタの故障により不良の半導体素子が良品
に分類されることを防止し、テストが進行されている
間、テスタに対する検査をすることができるとともに、
テストにかかる時間を短縮させることができるテスタの
動作誤謬検査方法を提供する。 【解決手段】 検査すべき半導体素子をローディングし
てテスタに電気的に接続させる段階と、テスタの作動に
よりテスト信号を半導体素子に供給する段階と、半導体
素子の出力信号を予想の出力値と比較して不良／良好状
態を判別して分類する段階と、半導体素子にデータを入
力した後、保管されたデータをテスタが正しく読出しす
るかを検査してテスタの動作誤謬を検査する段階とを含
む。このため、不良と判定すべき半導体素子が良好な状
態と判定されるテスタの誤謬を検査することができるの
で、製品に対する信頼性を高め、原因を知り得ない品質
不良を予め防ぐことができる。
に分類されることを防止し、テストが進行されている
間、テスタに対する検査をすることができるとともに、
テストにかかる時間を短縮させることができるテスタの
動作誤謬検査方法を提供する。 【解決手段】 検査すべき半導体素子をローディングし
てテスタに電気的に接続させる段階と、テスタの作動に
よりテスト信号を半導体素子に供給する段階と、半導体
素子の出力信号を予想の出力値と比較して不良／良好状
態を判別して分類する段階と、半導体素子にデータを入
力した後、保管されたデータをテスタが正しく読出しす
るかを検査してテスタの動作誤謬を検査する段階とを含
む。このため、不良と判定すべき半導体素子が良好な状
態と判定されるテスタの誤謬を検査することができるの
で、製品に対する信頼性を高め、原因を知り得ない品質
不良を予め防ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電気
的な特性状態を検査するテスタの異常有無を点検するた
めのテスタの動作誤謬検査方法に関し、より詳しくは、
不良と判定されるべき半導体素子が良好な状態と判定さ
れるテスタの動作誤謬を検査するテスタの動作誤謬検査
方法に関する。
的な特性状態を検査するテスタの異常有無を点検するた
めのテスタの動作誤謬検査方法に関し、より詳しくは、
不良と判定されるべき半導体素子が良好な状態と判定さ
れるテスタの動作誤謬を検査するテスタの動作誤謬検査
方法に関する。
【０００２】
【従来の技術】一般的に半導体素子は、組立後、テスト
工程を経て最終的に製品の信頼性を検証されることにな
る。普通、テスト項目は、半導体素子の種類により異な
ることになる。代表的に実施されるテスト工程をメモリ
半導体素子を中心として説明する。
工程を経て最終的に製品の信頼性を検証されることにな
る。普通、テスト項目は、半導体素子の種類により異な
ることになる。代表的に実施されるテスト工程をメモリ
半導体素子を中心として説明する。
【０００３】メモリ半導体素子をテストする項目は、大
きく二つに区分される。一番目は、メモリ半導体素子の
消費電力などを測定する直流項目( ＤＣ item)であり、
二番目はメモリ半導体素子の機能であるデータの保存能
力を検査する交流項目( ＡＣitem)である。特に、メモ
リ半導体素子の場合はデータの貯蔵が主な機能であるた
め、テストの中でも交流項目のテストが重要である。メ
モリ半導体素子に対する交流テストは、種々のタイミン
グ、電圧水準及びパターンでデータを素子に書込みした
後、その値を読出して素子の不良如何を判別する。そし
て、テスト工程に使われるテスタの構成は、次のようで
ある。
きく二つに区分される。一番目は、メモリ半導体素子の
消費電力などを測定する直流項目( ＤＣ item)であり、
二番目はメモリ半導体素子の機能であるデータの保存能
力を検査する交流項目( ＡＣitem)である。特に、メモ
リ半導体素子の場合はデータの貯蔵が主な機能であるた
め、テストの中でも交流項目のテストが重要である。メ
モリ半導体素子に対する交流テストは、種々のタイミン
グ、電圧水準及びパターンでデータを素子に書込みした
後、その値を読出して素子の不良如何を判別する。そし
て、テスト工程に使われるテスタの構成は、次のようで
ある。
【０００４】図１は、テストシステムの構成図である。
図１を参照すると、テストシステム５０は、半導体素子
の電気的な特性を点検するためのテスタ５１と、テスタ
５１に半導体素子をローディング(loading) 及びアンロ
ーディング(unloading) させるためのハンドラ(handle
r) ５３とを備える。テスタ５１とハンドラ５３の動作
は検査プログラムにより制御され、テスタ５１とハンド
ラ５３とは電気的に接続されている。
図１を参照すると、テストシステム５０は、半導体素子
の電気的な特性を点検するためのテスタ５１と、テスタ
５１に半導体素子をローディング(loading) 及びアンロ
ーディング(unloading) させるためのハンドラ(handle
r) ５３とを備える。テスタ５１とハンドラ５３の動作
は検査プログラムにより制御され、テスタ５１とハンド
ラ５３とは電気的に接続されている。
【０００５】テスタ５１が検査開始信号をハンドラ５３
へ送ると、ハンドラ５３は、半導体素子をローディング
してテスタ５１と電気的に接続させる。テスタ５１が、
検査プログラムによりテスト信号を半導体素子に入力し
て、素子の出力値を測定することにより、素子が良好で
あるか、又は不良であるかを判定する。ハンドラ５３
は、テスタ５１の判定結果により素子をアンローディン
グして良品と不良品に分類する。
へ送ると、ハンドラ５３は、半導体素子をローディング
してテスタ５１と電気的に接続させる。テスタ５１が、
検査プログラムによりテスト信号を半導体素子に入力し
て、素子の出力値を測定することにより、素子が良好で
あるか、又は不良であるかを判定する。ハンドラ５３
は、テスタ５１の判定結果により素子をアンローディン
グして良品と不良品に分類する。
【０００６】以上のようなテストシステムにより、メモ
リ半導体素子に対するテストを進行することができる。
ところで、テスタは、他の設備と同様に故障が生じるこ
とがある。実際には、テスト工程の進行中にテスタで異
常が発生されている。その異常の大部分は、動作上の誤
謬である。動作上の誤謬は種々のものがあるが、その中
で、正常的な動作と機能を有する素子がテスタの故障に
より不良品と判定される場合は、テスト工程の歩留まり
に大きな影響を及ぼさない。何故ならば、不良素子は不
良分析のための再検査を実施することが一般的であり、
また、特定のテスト項目で不良が非常に大きく発生する
と、テスタが一時停止され、作業者がテスタの故障有無
を確認することができるからである。
リ半導体素子に対するテストを進行することができる。
ところで、テスタは、他の設備と同様に故障が生じるこ
とがある。実際には、テスト工程の進行中にテスタで異
常が発生されている。その異常の大部分は、動作上の誤
謬である。動作上の誤謬は種々のものがあるが、その中
で、正常的な動作と機能を有する素子がテスタの故障に
より不良品と判定される場合は、テスト工程の歩留まり
に大きな影響を及ぼさない。何故ならば、不良素子は不
良分析のための再検査を実施することが一般的であり、
また、特定のテスト項目で不良が非常に大きく発生する
と、テスタが一時停止され、作業者がテスタの故障有無
を確認することができるからである。
【０００７】
【発明が解決しようとする課題】ところで、テスタの故
障により不良のメモリ半導体素子が良品に分類された場
合、テスタは何らの異常がないと判断し、そのテスタで
テストされた製品は正常として入庫処理されている。こ
の場合、製品全体に対する信頼性が大幅に減ることにな
るので、非常に深刻な品質不良になるのである。特に、
このような場合において再検査をしていないため、テス
タの動作上の誤謬により不良メモリ半導体素子を良品の
メモリ半導体素子に分類する場合、テスタの異常有無を
判断することは難しい。
障により不良のメモリ半導体素子が良品に分類された場
合、テスタは何らの異常がないと判断し、そのテスタで
テストされた製品は正常として入庫処理されている。こ
の場合、製品全体に対する信頼性が大幅に減ることにな
るので、非常に深刻な品質不良になるのである。特に、
このような場合において再検査をしていないため、テス
タの動作上の誤謬により不良メモリ半導体素子を良品の
メモリ半導体素子に分類する場合、テスタの異常有無を
判断することは難しい。
【０００８】現在、テスト工程において、テスタ製作会
社が提供した自己診断プログラムで周期的なテストを進
めてテスタの異常有無を点検しているが、この自己診断
プログラムは、素子から出力されるデータを使うもので
はなく、テスタの内部動作を点検するものであるので、
限界が多い。そして、各メモリ半導体素子毎に固有の操
作と動作電圧を要求するので、テスタの内部動作も異な
ることになり、従って各製品に合うプログラムを使うべ
きである。なお、検査にかかる時間が比較的長いので、
こまめに検査することはできない。実際、Advantest 社
のＴ5581Ｈ機種は、自己診断プログラムでテスタを検査
するとき、約３時間程度が所要される。
社が提供した自己診断プログラムで周期的なテストを進
めてテスタの異常有無を点検しているが、この自己診断
プログラムは、素子から出力されるデータを使うもので
はなく、テスタの内部動作を点検するものであるので、
限界が多い。そして、各メモリ半導体素子毎に固有の操
作と動作電圧を要求するので、テスタの内部動作も異な
ることになり、従って各製品に合うプログラムを使うべ
きである。なお、検査にかかる時間が比較的長いので、
こまめに検査することはできない。実際、Advantest 社
のＴ5581Ｈ機種は、自己診断プログラムでテスタを検査
するとき、約３時間程度が所要される。
【０００９】従って、本発明の目的は、テスタの故障に
より不良の半導体素子が良品に分類されることを防止
し、テストが進行されている間、テスタに対する検査を
することができるとともに、テストにかかる時間を短縮
させることができるテスタの動作誤謬検査方法を提供す
ることにある。
より不良の半導体素子が良品に分類されることを防止
し、テストが進行されている間、テスタに対する検査を
することができるとともに、テストにかかる時間を短縮
させることができるテスタの動作誤謬検査方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明によるテスタの動作誤謬検査方法は、検査すべ
き半導体素子をローディングしてテスタに電気的に接続
させる段階と、テスタの作動によりテスト信号を半導体
素子に供給する段階と、半導体素子の出力信号を予想の
出力値と比較して不良／良好状態を判別して分類する段
階と、半導体素子にデータを入力した後、保管されたデ
ータをテスタが正しく読出しするかを検査してテスタの
動作誤謬を検査する段階とを含むことを特徴とする。
に本発明によるテスタの動作誤謬検査方法は、検査すべ
き半導体素子をローディングしてテスタに電気的に接続
させる段階と、テスタの作動によりテスト信号を半導体
素子に供給する段階と、半導体素子の出力信号を予想の
出力値と比較して不良／良好状態を判別して分類する段
階と、半導体素子にデータを入力した後、保管されたデ
ータをテスタが正しく読出しするかを検査してテスタの
動作誤謬を検査する段階とを含むことを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して、本発明に
よるテスタの動作誤謬検査方法をより詳しく説明する。
図２は、半導体素子をテストするためのテストシステム
の構成図であり、図３は、本発明によるテスタの動作誤
謬検査方法を示す流れ図である。
よるテスタの動作誤謬検査方法をより詳しく説明する。
図２は、半導体素子をテストするためのテストシステム
の構成図であり、図３は、本発明によるテスタの動作誤
謬検査方法を示す流れ図である。
【００１２】図２及び図３を参照すると、メモリ半導体
素子を検査して良品と不良品に分類するテストシステム
１０は、半導体素子の電気的特性を点検するためのテス
タ１１と、テスタ１１に半導体素子をローディング及び
アンローディングさせるためのハンドラ１３とを含む。
作業者の操作により、又は検査プログラムにより、テス
タ１１はハンドラ１３に動作可動信号を知らせる。それ
に従って、ハンドラ１３は、チューブ１６に収容されて
いるメモリ半導体素子をテストソケット１２に移動させ
て、メモり半導体素子とテスタ１１とを電気的に接続さ
せる（図３の２０）。
素子を検査して良品と不良品に分類するテストシステム
１０は、半導体素子の電気的特性を点検するためのテス
タ１１と、テスタ１１に半導体素子をローディング及び
アンローディングさせるためのハンドラ１３とを含む。
作業者の操作により、又は検査プログラムにより、テス
タ１１はハンドラ１３に動作可動信号を知らせる。それ
に従って、ハンドラ１３は、チューブ１６に収容されて
いるメモリ半導体素子をテストソケット１２に移動させ
て、メモり半導体素子とテスタ１１とを電気的に接続さ
せる（図３の２０）。
【００１３】次に、テスタ１１は、検査プログラムに従
ってテスト信号をメモリ半導体素子に供給する（図３の
２１）。テスト信号は、電源信号、制御信号、アドレス
信号及び入力データを含む。制御信号のタイミングを制
御して、素子の動作モードを決定し、入力データの電圧
レベルによりデータ’０’又は’１’が素子に貯蔵され
る。
ってテスト信号をメモリ半導体素子に供給する（図３の
２１）。テスト信号は、電源信号、制御信号、アドレス
信号及び入力データを含む。制御信号のタイミングを制
御して、素子の動作モードを決定し、入力データの電圧
レベルによりデータ’０’又は’１’が素子に貯蔵され
る。
【００１４】メモリ半導体素子にデータが貯蔵される
と、テスタ１１がテスト信号により貯蔵されたデータを
読出することになる。テスタ１１は、メモリ半導体素子
からの出力データを測定し、予想の出力値と比較して、
不良／良好状態を判別する。予想の出力値と同一の結果
値が出ると、良好と判定し、そうでない場合は、不良と
判定する。そして、この判定による処理をハンドラ１３
に指示する。ハンドラ１３がテスタ１１から処理指示を
受けると、テストソケット１２から移動されたメモリ半
導体素子は、ハンドラ１３の分類機１４により、不良品
は不良品用チューブ１８に、良品は良品用チューブ１７
にアンローディングされる（図３の２２）以上のような
テスト工程は、すべてのメモリ半導体素子に対して繰り
返される。このとき、一定な周期毎にメモり半導体素子
にデータを入力した後、出力データをテスタが正しく読
出しているかを確認する診断プログラムを用いて、テス
タを検査する段階が進行される（図３の２３）。
と、テスタ１１がテスト信号により貯蔵されたデータを
読出することになる。テスタ１１は、メモリ半導体素子
からの出力データを測定し、予想の出力値と比較して、
不良／良好状態を判別する。予想の出力値と同一の結果
値が出ると、良好と判定し、そうでない場合は、不良と
判定する。そして、この判定による処理をハンドラ１３
に指示する。ハンドラ１３がテスタ１１から処理指示を
受けると、テストソケット１２から移動されたメモリ半
導体素子は、ハンドラ１３の分類機１４により、不良品
は不良品用チューブ１８に、良品は良品用チューブ１７
にアンローディングされる（図３の２２）以上のような
テスト工程は、すべてのメモリ半導体素子に対して繰り
返される。このとき、一定な周期毎にメモり半導体素子
にデータを入力した後、出力データをテスタが正しく読
出しているかを確認する診断プログラムを用いて、テス
タを検査する段階が進行される（図３の２３）。
【００１５】例えば、八つの入出力端子を有する素子を
使う場合、データ’０’を素子に書込みし、入出力端子
別に出力データを読出して、テスタを診断し、データ’
１’を貯蔵した後、入出力端子別に出力データを確認し
てテスタを診断する。このため、一つの入出力端子に接
続されているすべてのデータに対して出力データを確認
する必要はなく、例えば３〜４個のメモリセルのみに対
して確認すれば良いので、診断に所要される時間も０．
２秒以下にすることができる。
使う場合、データ’０’を素子に書込みし、入出力端子
別に出力データを読出して、テスタを診断し、データ’
１’を貯蔵した後、入出力端子別に出力データを確認し
てテスタを診断する。このため、一つの入出力端子に接
続されているすべてのデータに対して出力データを確認
する必要はなく、例えば３〜４個のメモリセルのみに対
して確認すれば良いので、診断に所要される時間も０．
２秒以下にすることができる。
【００１６】本発明によるテスタの誤謬検査は、正常の
素子をわざわざ不良に作り出し、テスタがこれを認識す
ることができるかを確認する方法を使用する。例えば、
一番目の入出力端子から出力されるデータの正常値の’
１’である場合、予想の出力値を’０’にして出力デー
タを比較するか、または、素子から出力されるデータと
反対の値を有するデータがテスター に入力されるように
して出力データを比較する。テスタが正常判定をする
と、テスタに故障が生じたものであり、テスタが不良の
判定をすると、テスタの動作異常はないものである。テ
スタの故障が確認されると、故障を示すメッセージを画
面出力すると同時に、テスタの動作を中止させ、修理し
た後、テスト工程を進行する。
素子をわざわざ不良に作り出し、テスタがこれを認識す
ることができるかを確認する方法を使用する。例えば、
一番目の入出力端子から出力されるデータの正常値の’
１’である場合、予想の出力値を’０’にして出力デー
タを比較するか、または、素子から出力されるデータと
反対の値を有するデータがテスター に入力されるように
して出力データを比較する。テスタが正常判定をする
と、テスタに故障が生じたものであり、テスタが不良の
判定をすると、テスタの動作異常はないものである。テ
スタの故障が確認されると、故障を示すメッセージを画
面出力すると同時に、テスタの動作を中止させ、修理し
た後、テスト工程を進行する。
【００１７】図４は、本発明によるテスタの動作誤謬検
査に使われる診断プログラムの流れ図であって、テスタ
の動作誤謬検査は、不良／良好状態の判定段階及び分類
段階の次の段階から実行される。一度誤謬が発生する
と、テスタをもう一度検査して誤謬の発生を確認する。
本発明による検査方法の流れを図４を参照して以下に説
明する。
査に使われる診断プログラムの流れ図であって、テスタ
の動作誤謬検査は、不良／良好状態の判定段階及び分類
段階の次の段階から実行される。一度誤謬が発生する
と、テスタをもう一度検査して誤謬の発生を確認する。
本発明による検査方法の流れを図４を参照して以下に説
明する。
【００１８】ハンドラにより半導体素子がテストソケッ
トにローディングされ（３０）、半導体素子とテスタと
が電気的に接続される（３１）。検査プログラムにより
テスタがテスト信号を素子に入力し（３２）、テストの
項目によって素子のテストを進める。テストの結果によ
り素子の不良／良好状態を判定し、素子を分類する（３
３）。このように、一つの素子に対するテストが終わる
と、次の素子に対するテストを繰り返すことになるが、
テストの作業回数が規定回数を越えると、本発明による
テスタの動作異常検査（４０）が進行される。規定回数
は、テストの種類、テスタの使用時期、検査する素子の
種類により使用者が決定することができる。
トにローディングされ（３０）、半導体素子とテスタと
が電気的に接続される（３１）。検査プログラムにより
テスタがテスト信号を素子に入力し（３２）、テストの
項目によって素子のテストを進める。テストの結果によ
り素子の不良／良好状態を判定し、素子を分類する（３
３）。このように、一つの素子に対するテストが終わる
と、次の素子に対するテストを繰り返すことになるが、
テストの作業回数が規定回数を越えると、本発明による
テスタの動作異常検査（４０）が進行される。規定回数
は、テストの種類、テスタの使用時期、検査する素子の
種類により使用者が決定することができる。
【００１９】診断プログラムによるテスタの検査段階
（３５）は、前述したように素子のすべての入出力ピン
を介してデータ’０’を素子に書込みし、各々の入出力
ピンに対して出力データを比較する。比較の結果により
素子の不良如何を判定し、テスタの判定結果を確認す
る。次に、データ’１’を素子に書込みし、各々の入出
力ピンに対して出力データを比較する。比較の結果によ
り素子の不良如何を判定し、テスタの判定結果を確認す
る。テスタを診断した結果、故障が発現されないと、テ
スト工程を進めることにする。勿論このとき、作業回数
はゼロにリセットされる。テスタの故障が確認される
と、もう一度テストの検査段階を進行して（３７）、同
じ故障が再確認されると、テスタを停止させ、画面表示
装置、例えばモニタを介して故障発生を表示する（３
８）。他方、段階３７で同じ故障が繰り返さないと、段
階３５に戻ることになる。
（３５）は、前述したように素子のすべての入出力ピン
を介してデータ’０’を素子に書込みし、各々の入出力
ピンに対して出力データを比較する。比較の結果により
素子の不良如何を判定し、テスタの判定結果を確認す
る。次に、データ’１’を素子に書込みし、各々の入出
力ピンに対して出力データを比較する。比較の結果によ
り素子の不良如何を判定し、テスタの判定結果を確認す
る。テスタを診断した結果、故障が発現されないと、テ
スト工程を進めることにする。勿論このとき、作業回数
はゼロにリセットされる。テスタの故障が確認される
と、もう一度テストの検査段階を進行して（３７）、同
じ故障が再確認されると、テスタを停止させ、画面表示
装置、例えばモニタを介して故障発生を表示する（３
８）。他方、段階３７で同じ故障が繰り返さないと、段
階３５に戻ることになる。
【００２０】
【発明の効果】従って、本発明によるテスタの動作誤謬
検査方法によると、不良と判定されるべき半導体素子が
良好な状態と判定されるテスタの誤謬を検査することが
できるので、半導体素子の信頼性を高めることができ、
原因を知り得ない品質不良を予め防ぐことができる。ま
た、異常の発生したテスタを早速一時停止させることに
より、異常の発生したテスタをすぐ修理することができ
るので、テスタの効率的な管理が可能になる。さらに、
テスタと半導体素子との接続部での接触不良により発生
し、自己診断プログラムでも把握できない問題を効率的
に把握することができる。さらに、本発明による検査方
法は、メモリ半導体素子をテストするためのテストプロ
グラムに関係なく実行することができるという利点を有
する。
検査方法によると、不良と判定されるべき半導体素子が
良好な状態と判定されるテスタの誤謬を検査することが
できるので、半導体素子の信頼性を高めることができ、
原因を知り得ない品質不良を予め防ぐことができる。ま
た、異常の発生したテスタを早速一時停止させることに
より、異常の発生したテスタをすぐ修理することができ
るので、テスタの効率的な管理が可能になる。さらに、
テスタと半導体素子との接続部での接触不良により発生
し、自己診断プログラムでも把握できない問題を効率的
に把握することができる。さらに、本発明による検査方
法は、メモリ半導体素子をテストするためのテストプロ
グラムに関係なく実行することができるという利点を有
する。
【図１】半導体素子をテストするためのテスト装置の構
成図である。
成図である。
【図２】半導体素子をテストするためのテストシステム
の構成図である。
の構成図である。
【図３】本発明によるテスタの動作誤謬検査方法を示す
流れ図である。
流れ図である。
【図４】本発明によるテスタの動作誤謬検査に使われる
誤謬検査プログラムの流れ図である。
誤謬検査プログラムの流れ図である。
１０ テストシステム １１ テスタ １２ テストソケット １３ ハンドラ １４ 分類機 １６、１７、１８ チューブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 方 鄭浩 大韓民国忠清南道牙山市配方面北水里山74 番地
Claims (10)
- 【請求項１】 (a) 検査すべき半導体素子をローディン
グしてテスタに電気的に接続させる段階と、 (b) 前記テスタの作動によりテスト信号を前記半導体素
子に供給する段階と、 (c) 前記半導体素子の出力信号を予想の出力値と比較し
て不良／良好状態を判別して分類する段階と、 (d) 前記半導体素子にデータを入力した後、保管された
データを前記テスタが正しく読出しするかを検査して前
記テスタの動作誤謬を検査する段階と、 を含むことを特徴とするテスタの動作誤謬検査方法。 - 【請求項２】 前記半導体素子は、半導体メモリ素子で
あることを特徴とする請求項１記載のテスタの動作誤謬
検査方法。 - 【請求項３】 前記半導体素子は、複数の入出力ピンを
有し、前記テスタの動作誤謬を検査する段階(d) は、前
記複数の入出力ピンの各々に対して進行されることを特
徴とする請求項１記載のテスタの動作誤謬検査方法。 - 【請求項４】 前記テスタの動作誤謬を検査する段階
(d) は、前記半導体素子に対して一定の周期毎に進行さ
れることを特徴とする請求項１記載のテスタの動作誤謬
検査方法。 - 【請求項５】 前記テスタの動作誤謬を検査する段階
(d) は、前記半導体素子の入出力ピン全体に全て’０’
を入力させる段階と、各々の入出力ピンを介して出力さ
れる前記半導体素子の出力データを第１予想出力値と比
較する段階と、前記半導体素子の不良如何を判定する段
階と、前記半導体素子の入出力ピン全体に全て’１’を
入力させる段階と、各々の入出力ピンを介して出力され
る前記半導体素子の出力データを第２予想出力値と比較
する段階と、前記半導体素子の不良如何を判定する段階
とを含むことを特徴とする請求項１記載のテスタの動作
誤謬検査方法。 - 【請求項６】 前記第１及び第２予想出力値は、正常値
と反対の値を有することを特徴とする請求項５記載のテ
スタの動作誤謬検査方法。 - 【請求項７】 前記半導体素子から出力される出力デー
タは、正常値と反対の値を有することを特徴とする請求
項５記載のテスタの動作誤謬検査方法。 - 【請求項８】 前記テスタの動作誤謬を検査する段階
(d) は、前記半導体素子にデータを入力し、入力された
データを前記テスタが正しく読出しするかを確認する段
階と、前記確認段階で前記テスタの動作誤謬がない場
合、前記電気的に接続させる段階(a) に戻る段階と、前
記確認段階で前記テスタの動作誤謬が発見された場合、
前記確認段階を繰り返す段階とを含むことを特徴とする
請求項１記載のテスタの動作誤謬検査方法。 - 【請求項９】 前記繰り返し段階で前記テスタの動作誤
謬が発見された場合、前記テスタの動作を停止させ、作
業者に知らせる段階をさらに含むことを特徴とする請求
項８記載のテスタの動作誤謬検査方法。 - 【請求項１０】 前記繰り返し段階で前記テスタの動作
誤謬がない場合、前記確認段階に戻る段階を含むことを
特徴とする請求項８記載のテスタの動作誤謬検査方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029709A KR100245795B1 (ko) | 1997-06-30 | 1997-06-30 | 테스트의 동작 오류 검사 방법 |
| KR1997P29709 | 1997-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138085A true JPH1138085A (ja) | 1999-02-12 |
Family
ID=19512666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9342943A Pending JPH1138085A (ja) | 1997-06-30 | 1997-12-12 | テスタの動作誤謬検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5940413A (ja) |
| JP (1) | JPH1138085A (ja) |
| KR (1) | KR100245795B1 (ja) |
| CN (1) | CN1091259C (ja) |
| TW (1) | TW373281B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345501B2 (en) | 2004-07-23 | 2008-03-18 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and mounting structure |
| TWI611999B (zh) * | 2017-08-15 | 2018-01-21 | 致茂電子股份有限公司 | 可避免誤分料之電子元件檢測設備及其檢測方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259322B1 (ko) * | 1998-01-15 | 2000-06-15 | 윤종용 | 반도체소자 검사장비의 안정도 분석방법 |
| DE10209078A1 (de) * | 2002-03-01 | 2003-09-18 | Philips Intellectual Property | Integrierter Schaltkreis mit Testschaltung |
| WO2008051107A1 (en) * | 2006-10-26 | 2008-05-02 | Motorola Inc. | Testing of a test element |
| US7913140B2 (en) * | 2008-07-16 | 2011-03-22 | International Business Machines Corporation | Method and device to detect failure of static control signals |
| CN101871763B (zh) * | 2009-04-22 | 2013-01-09 | 京元电子股份有限公司 | 测试站自动对位方法与装置 |
| CN103217816B (zh) * | 2013-04-01 | 2016-01-20 | 深圳市华星光电技术有限公司 | 阵列基板的检测方法、检测台和检测设备 |
| CN103235254B (zh) * | 2013-04-25 | 2016-03-02 | 杭州和利时自动化有限公司 | 一种可编程逻辑器件的检测方法和检测*** |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985988A (en) * | 1989-11-03 | 1991-01-22 | Motorola, Inc. | Method for assembling, testing, and packaging integrated circuits |
| JPH03170885A (ja) * | 1989-11-30 | 1991-07-24 | Ando Electric Co Ltd | Ｄｃ測定部と複数のｄｕｔとの順次接続回路 |
| AU1412592A (en) * | 1991-12-23 | 1993-07-28 | Caterpillar Inc. | Vehicle diagnostic control system |
| JPH05256897A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | Ｉｃテストシステム |
-
1997
- 1997-06-30 KR KR1019970029709A patent/KR100245795B1/ko not_active IP Right Cessation
- 1997-11-22 TW TW086117505A patent/TW373281B/zh not_active IP Right Cessation
- 1997-11-28 CN CN97121820A patent/CN1091259C/zh not_active Expired - Fee Related
- 1997-12-12 JP JP9342943A patent/JPH1138085A/ja active Pending
-
1998
- 1998-05-19 US US09/081,030 patent/US5940413A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345501B2 (en) | 2004-07-23 | 2008-03-18 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and mounting structure |
| TWI611999B (zh) * | 2017-08-15 | 2018-01-21 | 致茂電子股份有限公司 | 可避免誤分料之電子元件檢測設備及其檢測方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940413A (en) | 1999-08-17 |
| CN1091259C (zh) | 2002-09-18 |
| CN1204056A (zh) | 1999-01-06 |
| KR100245795B1 (ko) | 2000-03-02 |
| TW373281B (en) | 1999-11-01 |
| KR19990005511A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493058B1 (ko) | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 | |
| US6971054B2 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
| JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
| KR100498509B1 (ko) | 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법 | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| US7007211B1 (en) | Testing self-repairing memory of a device | |
| KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
| JP4515815B2 (ja) | 半導体素子の検査方法 | |
| JPH0574909A (ja) | ウエハテスト方法 | |
| JPH09185519A (ja) | Ｉｃ試験用プログラムのデバック装置 | |
| US20080077827A1 (en) | Test method for semiconductor device | |
| KR100780849B1 (ko) | 샷 단위의 웨이퍼 검사 방법 | |
| US6717870B2 (en) | Method for assessing the quality of a memory unit | |
| JP3490661B2 (ja) | 半導体モジュールのバーン・インテストのための回路装置 | |
| JPH0572245A (ja) | プローブ接触状態判別装置 | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JP2004171659A (ja) | 半導体メモリの救済解析装置 | |
| JP2000131381A (ja) | 半導体試験装置 | |
| KR20230140710A (ko) | 반도체 칩 진단 시스템 및 그 방법 | |
| JP2005300351A (ja) | 半導体試験装置および半導体試験方法 | |
| JP2800507B2 (ja) | 診断装置および診断方法 | |
| KR20010045147A (ko) | 반도체 테스트설비의 테스트헤드 릴레이 점검방법 | |
| JPS62192673A (ja) | 基板検査装置 | |
| JPH08114652A (ja) | 半導体集積回路の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070223 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080513 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081205 |