JPH05256897A - Icテストシステム - Google Patents
IcテストシステムInfo
- Publication number
- JPH05256897A JPH05256897A JP4052106A JP5210692A JPH05256897A JP H05256897 A JPH05256897 A JP H05256897A JP 4052106 A JP4052106 A JP 4052106A JP 5210692 A JP5210692 A JP 5210692A JP H05256897 A JPH05256897 A JP H05256897A
- Authority
- JP
- Japan
- Prior art keywords
- test
- dut
- auto
- information
- test board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】選別の信頼度の高いICテストシステムを提供
する事にある。 【構成】テスタ2と、4個のDUT20a〜20dを供
試部4a〜4dのソケットにそれぞれセットするテスト
ボード1と、DUT20a〜20dを着脱するオートハ
ンドル部8a〜8dを有するオートハンドラ3とを有し
ている。テストボード1をオ−トハンドラ3に装着する
と、発光ダイオード9a〜9dはテストボード1上のフ
ォトトランジスタランジスタ5a〜5dとそれぞれ1対
1で対応し、又フォトトランジスタ10a〜10dはテ
ストボード1上の発光ダイオード6a〜6dとそれぞれ
1対1で対応して光結合する。
する事にある。 【構成】テスタ2と、4個のDUT20a〜20dを供
試部4a〜4dのソケットにそれぞれセットするテスト
ボード1と、DUT20a〜20dを着脱するオートハ
ンドル部8a〜8dを有するオートハンドラ3とを有し
ている。テストボード1をオ−トハンドラ3に装着する
と、発光ダイオード9a〜9dはテストボード1上のフ
ォトトランジスタランジスタ5a〜5dとそれぞれ1対
1で対応し、又フォトトランジスタ10a〜10dはテ
ストボード1上の発光ダイオード6a〜6dとそれぞれ
1対1で対応して光結合する。
Description
【0001】
【産業上の利用分野】本発明はICテストシステムに関
する。特にICテスタからの電気的特性の測定結果情報
に基づきオートハンドラを用いて被測定ICデバイスの
分類収納を行なうICテストシステムに関する。
する。特にICテスタからの電気的特性の測定結果情報
に基づきオートハンドラを用いて被測定ICデバイスの
分類収納を行なうICテストシステムに関する。
【0002】
【従来の技術】ICテストシステムを構成するICテス
タ(以下テスタという)と、被測定ICデバイス(以
後、DUTと略す)をソケットにセットするテストボー
ドと、それを装着するオ−トハンドラとの間では、通常
は以下に示す情報の授受を行なってDUTの自動選別を
行なっている。
タ(以下テスタという)と、被測定ICデバイス(以
後、DUTと略す)をソケットにセットするテストボー
ドと、それを装着するオ−トハンドラとの間では、通常
は以下に示す情報の授受を行なってDUTの自動選別を
行なっている。
【0003】まず、オ−トハンドラのオートハンドル部
がDUTをテストボード上の供試部のソケットにセット
する。この状態でオ−トハンドラからテスタへ送信され
る情報がDUT有無情報SDUTである。この情報は、
DUTがセットされているか、否かを各供試部毎に表し
たものである。
がDUTをテストボード上の供試部のソケットにセット
する。この状態でオ−トハンドラからテスタへ送信され
る情報がDUT有無情報SDUTである。この情報は、
DUTがセットされているか、否かを各供試部毎に表し
たものである。
【0004】次にテスタではDUT有無情報SDUTに
基づき、複数個の供試部の内DUTがセットされている
供試部について電気的測定を実施する。その電気的測定
が終了すると、テスタからインターフェースケーブルを
介してオ−トハンドラへ測定結果情報SJが送信され
る。この情報SJは各供試部毎に対応した測定結果を表
したものである。
基づき、複数個の供試部の内DUTがセットされている
供試部について電気的測定を実施する。その電気的測定
が終了すると、テスタからインターフェースケーブルを
介してオ−トハンドラへ測定結果情報SJが送信され
る。この情報SJは各供試部毎に対応した測定結果を表
したものである。
【0005】オ−トハンドラでは測定結果情報SJに基
づき、測定終了したDUTの分類・収納動作を行なう。
その他に幾つかの情報の遣り取りや、各種同期取りの為
の信号類が存在するが、本質的には上記DUT有無情報
SDUT及び測定結果情報SJの授受を交互に繰り返し
を行なうことでICの選別を行なう。
づき、測定終了したDUTの分類・収納動作を行なう。
その他に幾つかの情報の遣り取りや、各種同期取りの為
の信号類が存在するが、本質的には上記DUT有無情報
SDUT及び測定結果情報SJの授受を交互に繰り返し
を行なうことでICの選別を行なう。
【0006】一般に同時に測定出来るDUTの数が多い
ICテストシステム、特に最近のメモリICテストシス
テムに於いては、限られた信号線で同時に複数個の情報
授受を実現する等の目的の為、テスタ・オ−トハンドラ
間の情報伝達方式としてGP-IBを採用している。
ICテストシステム、特に最近のメモリICテストシス
テムに於いては、限られた信号線で同時に複数個の情報
授受を実現する等の目的の為、テスタ・オ−トハンドラ
間の情報伝達方式としてGP-IBを採用している。
【0007】従来技術の問題点の原因として、GP-IBを
採用していること自体は関係無いのであるが、以下の説
明では、GP-IB方式での伝達を採用した複数並列テスト
システムを例に説明する。
採用していること自体は関係無いのであるが、以下の説
明では、GP-IB方式での伝達を採用した複数並列テスト
システムを例に説明する。
【0008】従来の伝達方法では、DUT有無情報SD
UTにしても、測定結果情報SJにしてもテストボード
上に配列されたn個の供試部のシーケンス番号(以下、
DUTNO.とする)を予め決定しておく必要があった。こ
れはDUT1からDUTnまで設定され、オ−トハンド
ラのオートハンドル部の位置とにそれぞれ一致させるべ
きシーケンスNO.である。
UTにしても、測定結果情報SJにしてもテストボード
上に配列されたn個の供試部のシーケンス番号(以下、
DUTNO.とする)を予め決定しておく必要があった。こ
れはDUT1からDUTnまで設定され、オ−トハンド
ラのオートハンドル部の位置とにそれぞれ一致させるべ
きシーケンスNO.である。
【0009】次にDUT有無情報SDUTの授受方法を
説明する。テストボードの供試部にDUTがセットされ
ると、全供試部のうち実際にDUTがセットされた供試
部を表す為に、例えば図4に示すようなビット構成の情
報がテスタに送信される。ここでは並列測定数は8個、
又テストボード上の供試部及びそれに対応するオ−トハ
ンドル部のDUTNO.は図5に示す通り実際にテストボ
ード1の供試部にセットされたDUT1,DUT2,D
UT4,DUT5,DUT7,DUT8に対応する分だ
けとする。
説明する。テストボードの供試部にDUTがセットされ
ると、全供試部のうち実際にDUTがセットされた供試
部を表す為に、例えば図4に示すようなビット構成の情
報がテスタに送信される。ここでは並列測定数は8個、
又テストボード上の供試部及びそれに対応するオ−トハ
ンドル部のDUTNO.は図5に示す通り実際にテストボ
ード1の供試部にセットされたDUT1,DUT2,D
UT4,DUT5,DUT7,DUT8に対応する分だ
けとする。
【0010】GP-IB(IEEE-488)のデータビットは8ビッ
トでかつ通常下位4ビットでデータ内容を表現する為、
8個分のDUT有無情報SDUTを表すのに3バイト必
要とする。図4はその表現方法の一例であるが、1バイ
ト目で以下のデータがDUT有無情報SDUTであるこ
とを宣言し、2バイト目、3バイト目で計8個分のDU
T有無情報SDUTを表す。テスタでは図4の情報を受
信すると、予め取り決めたフォーマットに基づき8個の
供試部に於けるDUTの有無情報SDUTを認識し、テ
ストボード1のDUT“有”に対応する供試部の電気的
測定を開始する。次に測定結果情報SJの授受方法を説
明する。テスタで存在が確認されたDUTの電気的測定
が終了すると、図6に示す様な測定結果情報SJがオ−
トハンドラに送信される。1バイト目で以下のデータが
測定結果情報SJであることを宣言し、2から9バイト
目で8個分の測定結果(DUT有無も含め)を表す。こ
の例では各供試部の測定結果情報を4ビットで表す為、
測定結果情報を16通りにカテゴライズ出来る。
トでかつ通常下位4ビットでデータ内容を表現する為、
8個分のDUT有無情報SDUTを表すのに3バイト必
要とする。図4はその表現方法の一例であるが、1バイ
ト目で以下のデータがDUT有無情報SDUTであるこ
とを宣言し、2バイト目、3バイト目で計8個分のDU
T有無情報SDUTを表す。テスタでは図4の情報を受
信すると、予め取り決めたフォーマットに基づき8個の
供試部に於けるDUTの有無情報SDUTを認識し、テ
ストボード1のDUT“有”に対応する供試部の電気的
測定を開始する。次に測定結果情報SJの授受方法を説
明する。テスタで存在が確認されたDUTの電気的測定
が終了すると、図6に示す様な測定結果情報SJがオ−
トハンドラに送信される。1バイト目で以下のデータが
測定結果情報SJであることを宣言し、2から9バイト
目で8個分の測定結果(DUT有無も含め)を表す。こ
の例では各供試部の測定結果情報を4ビットで表す為、
測定結果情報を16通りにカテゴライズ出来る。
【0011】オ−トハンドラでは図6の測定結果情報を
受信すると、予め取り決めたフォーマットに基づき、各
DUT番号の測定結果SJa,SJb・・・を認識し、
オ−トハンドル部を用いてDUTの分類収納動作を開始
する。
受信すると、予め取り決めたフォーマットに基づき、各
DUT番号の測定結果SJa,SJb・・・を認識し、
オ−トハンドル部を用いてDUTの分類収納動作を開始
する。
【0012】
【発明が解決しようとする課題】このように従来のIC
テストシステムは、DUTの並列測定をする場合に、テ
スタ・オ−トハンドラ間の情報伝達手段として全てイン
ターフェースケーブルを介するので、テストボード上の
各供試部にDUTNO.を定義付けし、一方オ−トハンド
ル部にもそれと一致させたDUTNO.を定義付けする必
要が有った。
テストシステムは、DUTの並列測定をする場合に、テ
スタ・オ−トハンドラ間の情報伝達手段として全てイン
ターフェースケーブルを介するので、テストボード上の
各供試部にDUTNO.を定義付けし、一方オ−トハンド
ル部にもそれと一致させたDUTNO.を定義付けする必
要が有った。
【0013】この為、仕様決定時の指定ミス、或いはテ
ストボード組配時の配線ミス等により上記両DUTNO.
に不一致が有ると、間違った測定結果に基づき分類収納
動作を行なうという重大事故が発生してしまう、更にそ
の不具合の発生そのものの発見が容易で無いというう問
題が有った。
ストボード組配時の配線ミス等により上記両DUTNO.
に不一致が有ると、間違った測定結果に基づき分類収納
動作を行なうという重大事故が発生してしまう、更にそ
の不具合の発生そのものの発見が容易で無いというう問
題が有った。
【0014】本発明の目的は、少い信号線を用いて選別
信頼度の高いICテストシステムを提供する事にある。
信頼度の高いICテストシステムを提供する事にある。
【0015】
【課題を解決するための手段】本発明のICテストシス
テムは、複数ソケットにセットされた被測定デバイスを
それぞれ接続する供試部を有するテストボードと、前記
ソケットに前記被測定デバイスを着脱するオートハンド
ル部を有するオートハンドラと、前記供試部に信号線を
介して情報の授受を行うテスト実行部を有するICテス
タとを有するICテストシステムにおいて、前記テスト
ボードからの受信信号或いは前記テストボードへの発信
信号と同期して対応する前記供試部の被測定デバイス有
無情報,或いは前記被測定デバイスの測定結果情報を前
記オートハンドラとの間で授受する情報伝達手段をそれ
ぞれ前記テストボードと前記オ−トハンドラに付加して
構成されている。
テムは、複数ソケットにセットされた被測定デバイスを
それぞれ接続する供試部を有するテストボードと、前記
ソケットに前記被測定デバイスを着脱するオートハンド
ル部を有するオートハンドラと、前記供試部に信号線を
介して情報の授受を行うテスト実行部を有するICテス
タとを有するICテストシステムにおいて、前記テスト
ボードからの受信信号或いは前記テストボードへの発信
信号と同期して対応する前記供試部の被測定デバイス有
無情報,或いは前記被測定デバイスの測定結果情報を前
記オートハンドラとの間で授受する情報伝達手段をそれ
ぞれ前記テストボードと前記オ−トハンドラに付加して
構成されている。
【0016】また本発明の情報伝達手段は、発光および
受光素子を用いた光伝達回路を有して構成されている。
受光素子を用いた光伝達回路を有して構成されている。
【0017】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例のブロック図である。
本実施例のICテストシステムは、テスタ2と、4個の
DUT20a〜20dを供試部4a〜4dのソケットに
それぞれセットするテストボード1と、DUT20a〜
20dをソケットに着脱するオートハンドル部8a〜8
dを有するオートハンドラ3とを有している。
る。図1は本発明の第1の実施例のブロック図である。
本実施例のICテストシステムは、テスタ2と、4個の
DUT20a〜20dを供試部4a〜4dのソケットに
それぞれセットするテストボード1と、DUT20a〜
20dをソケットに着脱するオートハンドル部8a〜8
dを有するオートハンドラ3とを有している。
【0018】テストボード1上には4個の供試部4a〜
4dが有り、それぞれの横にフォトトランジスタ5a〜
5d及び発光ダイオード6a〜6dが取付けられてい
る。各供試部4a〜4dはソケットと測定信号線14a
〜14dを介してテスタ2内のテスト実行部15a〜1
5dにそれぞれ対対応してDUT20a〜20dを接続
している。
4dが有り、それぞれの横にフォトトランジスタ5a〜
5d及び発光ダイオード6a〜6dが取付けられてい
る。各供試部4a〜4dはソケットと測定信号線14a
〜14dを介してテスタ2内のテスト実行部15a〜1
5dにそれぞれ対対応してDUT20a〜20dを接続
している。
【0019】又、フォトトランジスタ5aと発光ダイオ
ード6aは、テストシーケンスに対応してリレー7aに
より切換られ、その出力信号或いは入力信号はテスタ2
内のテスト実行部15aに授受される。
ード6aは、テストシーケンスに対応してリレー7aに
より切換られ、その出力信号或いは入力信号はテスタ2
内のテスト実行部15aに授受される。
【0020】この入出力信号線は測定信号線14aと同
系列に対応してaグループとしてまとめて結束処理され
テスト実行部15aに接続される。他のテスト実行部1
5b〜15dについても、それぞれ同様である。又、本
システム図中には各フォトトランジスタ、各発光ダイオ
ード、各リレーの駆動回路等は省略している。
系列に対応してaグループとしてまとめて結束処理され
テスト実行部15aに接続される。他のテスト実行部1
5b〜15dについても、それぞれ同様である。又、本
システム図中には各フォトトランジスタ、各発光ダイオ
ード、各リレーの駆動回路等は省略している。
【0021】一方、オ−トハンドラ3内のオートハンド
ル部8a〜8d近傍にも、それぞれ発光ダイオード9a
〜9d,フォトトランジスタ10a〜10d,リレー1
1a〜11dが、テストボード1上のそれらと同様にか
つ対応した位置に取付けられている。
ル部8a〜8d近傍にも、それぞれ発光ダイオード9a
〜9d,フォトトランジスタ10a〜10d,リレー1
1a〜11dが、テストボード1上のそれらと同様にか
つ対応した位置に取付けられている。
【0022】すなわちテストボード1をオ−トハンドラ
3に装着すると、発光ダイオード9a〜9dはテストボ
ード1上のフォトトランジスタランジスタ5a〜5dと
それぞれ1対1で対応し、又フォトトランジスタ10a
〜10dはテストボード1上の発光ダイオード6a〜6
dとそれぞれ1対1で対応して光結合する。
3に装着すると、発光ダイオード9a〜9dはテストボ
ード1上のフォトトランジスタランジスタ5a〜5dと
それぞれ1対1で対応し、又フォトトランジスタ10a
〜10dはテストボード1上の発光ダイオード6a〜6
dとそれぞれ1対1で対応して光結合する。
【0023】リレー11a〜11dの入出力信号は、オ
−トハンドラインターフェース制御部13に入力され
る。テスタ2内のテスタインターフェース制御部16と
オ−トハンドラ3内のオ−トハンドラインターフェース
制御部13とはインターフェースケーブル17で接続さ
れている。
−トハンドラインターフェース制御部13に入力され
る。テスタ2内のテスタインターフェース制御部16と
オ−トハンドラ3内のオ−トハンドラインターフェース
制御部13とはインターフェースケーブル17で接続さ
れている。
【0024】次にその動作を説明する。まずDUT有無
情報SDUTの授受即ち、オ−トハンドラ3からテスタ
2へのDUT有無情報SDUTの送出について説明す
る。オ−トハンドラ3内のオートハンドル部8aによっ
て供試部4aのDUT20aがセットされると、オ−ト
ハンドル部8a〜8dのうち実際に存在するDUT20
aに対応するハンドル部8a近傍の発光ダイオード9a
のみが点灯する。
情報SDUTの授受即ち、オ−トハンドラ3からテスタ
2へのDUT有無情報SDUTの送出について説明す
る。オ−トハンドラ3内のオートハンドル部8aによっ
て供試部4aのDUT20aがセットされると、オ−ト
ハンドル部8a〜8dのうち実際に存在するDUT20
aに対応するハンドル部8a近傍の発光ダイオード9a
のみが点灯する。
【0025】一方、テストボード1上の供試部4a〜4
dにあるフォトトランジスタ5a〜5dは、それを受光
しその信号SDUTaをテスト実行部15aを経由して
テスタインターフェース制御部16にDUT有無情報S
DUTaを送る。この動作は、並列測定数分同時に行な
われる。
dにあるフォトトランジスタ5a〜5dは、それを受光
しその信号SDUTaをテスト実行部15aを経由して
テスタインターフェース制御部16にDUT有無情報S
DUTaを送る。この動作は、並列測定数分同時に行な
われる。
【0026】次に測定結果情報SJの授受、即ちテスタ
2からオ−トハンドラ3への測定結果情報SJの送出に
ついて説明する。テスタ2に於いて供試部4a〜4dに
実際にセットされている全DUTの電気的測定が終了す
ると、テスト実行部15a〜15dにはそれぞれの測定
結果情報SJaが生成されるが、その情報SJaはテス
タインタフェース制御部16に送られる。
2からオ−トハンドラ3への測定結果情報SJの送出に
ついて説明する。テスタ2に於いて供試部4a〜4dに
実際にセットされている全DUTの電気的測定が終了す
ると、テスト実行部15a〜15dにはそれぞれの測定
結果情報SJaが生成されるが、その情報SJaはテス
タインタフェース制御部16に送られる。
【0027】テスタインターフェース制御部16では、
基準クロックCKに同期させ、インタフェースケーブル
17上には供試部4a〜4dの内、例えば供試部4aの
測定結果情報SJaを送出し、同時にそのハンドル部8
aに対応するテスト実行部15aに発光ダイオード駆動
信号SPDaを送出し、テスト実行部15aからテスト
ボード1上の対応する供試部4aの発光ダイオード6a
を動作させる。
基準クロックCKに同期させ、インタフェースケーブル
17上には供試部4a〜4dの内、例えば供試部4aの
測定結果情報SJaを送出し、同時にそのハンドル部8
aに対応するテスト実行部15aに発光ダイオード駆動
信号SPDaを送出し、テスト実行部15aからテスト
ボード1上の対応する供試部4aの発光ダイオード6a
を動作させる。
【0028】一方、オートハンドル部8a〜8dではテ
ストボード1上の発光ダイオード6aの発光をフォトト
ランジスタ10aで受光し、その信号Saをオ−トハン
ドラインターフェース制御部13に入力する。
ストボード1上の発光ダイオード6aの発光をフォトト
ランジスタ10aで受光し、その信号Saをオ−トハン
ドラインターフェース制御部13に入力する。
【0029】オ−トハンドラインターフェース制御部1
3では、この情報Saと、インターフェースケーブル1
7を通してテスタインターフェース制御部16からの測
定結果情報SJaにより、特定のオ−トハンドル部8a
に対応するDUT20aの測定結果情報SJaを得る。
3では、この情報Saと、インターフェースケーブル1
7を通してテスタインターフェース制御部16からの測
定結果情報SJaにより、特定のオ−トハンドル部8a
に対応するDUT20aの測定結果情報SJaを得る。
【0030】この動作を4サイクル実行することで測定
結果情報SJa〜SJdの授受が完了するがこのサイク
ルの実施順序は、ランダムでも構わない。オ−トハンド
ラインターフェース制御部13からは全てのDUTの測
定結果が分類動作制御部12に送られ、この情報に基づ
き図示しない分類収納機構部を動作させ、DUTの分類
収納作業を実施する。
結果情報SJa〜SJdの授受が完了するがこのサイク
ルの実施順序は、ランダムでも構わない。オ−トハンド
ラインターフェース制御部13からは全てのDUTの測
定結果が分類動作制御部12に送られ、この情報に基づ
き図示しない分類収納機構部を動作させ、DUTの分類
収納作業を実施する。
【0031】図3は本発明の第2の実施例のブロック図
である。なお、図では並列測定数分の内の一つの供試部
について説明するが、他の供試部についても全く同様で
ある。
である。なお、図では並列測定数分の内の一つの供試部
について説明するが、他の供試部についても全く同様で
ある。
【0032】本実施例では、図1に示した第1の実施例
の発光ダイオード6aやフォトトランジスタ5aの代わ
りに、1組のコネクタ18aが取付けられる。テストボ
ード1Aをオ−トハンドラ3Aに取付けることで、コネ
クタ18aが接続される。
の発光ダイオード6aやフォトトランジスタ5aの代わ
りに、1組のコネクタ18aが取付けられる。テストボ
ード1Aをオ−トハンドラ3Aに取付けることで、コネ
クタ18aが接続される。
【0033】テスト実行部15a及びオ−トハンドライ
ンターフェース制御部13ともコネクタ18aからの信
号線接続部はI/O端子となっており、テストシーケン
スにより入力と出力信号方向を切換える。
ンターフェース制御部13ともコネクタ18aからの信
号線接続部はI/O端子となっており、テストシーケン
スにより入力と出力信号方向を切換える。
【0034】又コネクタ18aからの信号線は、テスト
ボード1A上に取付けられたアンド回路19aの端子N
Cに接続される。端子NAには、測定信号線4a中の特
定の信号線、例えばバイアス電源線からの分岐線が接続
される。
ボード1A上に取付けられたアンド回路19aの端子N
Cに接続される。端子NAには、測定信号線4a中の特
定の信号線、例えばバイアス電源線からの分岐線が接続
される。
【0035】端子NBはテスト実行部15aのI/O端
子と接続される。端子NAとNCはI/O端子となって
おり、テストシーケンスにより切り換えられる。即ち、
DUT有無情報SDUTの授受時には端子NCは入力端
子となり、端子NBとのアンドが端子NAに出力され
る。又、測定結果情報SJの授受時には端子NAが入力
端子となり、端子NBとのアンドが端子NCに出力され
る。
子と接続される。端子NAとNCはI/O端子となって
おり、テストシーケンスにより切り換えられる。即ち、
DUT有無情報SDUTの授受時には端子NCは入力端
子となり、端子NBとのアンドが端子NAに出力され
る。又、測定結果情報SJの授受時には端子NAが入力
端子となり、端子NBとのアンドが端子NCに出力され
る。
【0036】まずDUT有無情報SDUTの授受方法に
ついて説明する。供試部4aにDUTがセットされると
オ−トハンドラインターフェース制御部13からコネク
タ18aを介して、アンド回路19aの端子NCにアク
ティブ信号が入力される。
ついて説明する。供試部4aにDUTがセットされると
オ−トハンドラインターフェース制御部13からコネク
タ18aを介して、アンド回路19aの端子NCにアク
ティブ信号が入力される。
【0037】一方、テストボード1A上の端子NBには
常にアクティブ信号を入力しておけば、端子NAには供
試部4aにDUT20aが存在する時のみ、アクティブ
信号が出力される。この動作は並列測定数分同時に行な
われ、全テスト実行部15a〜15dはそれぞれの供試
部4a〜4dのDUT有無を認識する。
常にアクティブ信号を入力しておけば、端子NAには供
試部4aにDUT20aが存在する時のみ、アクティブ
信号が出力される。この動作は並列測定数分同時に行な
われ、全テスト実行部15a〜15dはそれぞれの供試
部4a〜4dのDUT有無を認識する。
【0038】次に測定結果情報SJの授受について説明
する。DUTの電気的測定が終了するとテスト実行部1
5aはテスタインターフェース制御部16に供試部4a
の測定結果情報SJaを送り、同時にアンド回路19a
の端子NA及び測定信号線14aを介し端子NBにアク
ティブ信号を入力する。
する。DUTの電気的測定が終了するとテスト実行部1
5aはテスタインターフェース制御部16に供試部4a
の測定結果情報SJaを送り、同時にアンド回路19a
の端子NA及び測定信号線14aを介し端子NBにアク
ティブ信号を入力する。
【0039】その結果アンド回路19aの端子NCから
はアクティブ信号がコネクタ18aを介して、オ−トハ
ンドラインターフェース制御部13に出力される。一
方、オ−トハンドラインターフェース制御部13ではこ
のアクティブ信号により、テスタインターフェース制御
部16からの測定結果情報SJaが、オ−トハンドル部
8aに対応するDUT20aの情報だと認識する。
はアクティブ信号がコネクタ18aを介して、オ−トハ
ンドラインターフェース制御部13に出力される。一
方、オ−トハンドラインターフェース制御部13ではこ
のアクティブ信号により、テスタインターフェース制御
部16からの測定結果情報SJaが、オ−トハンドル部
8aに対応するDUT20aの情報だと認識する。
【0040】この動作を並列測定数分繰り返すことで測
定結果情報SJaの授受が完了する。この時もテスト実
行部15a,15b・・・から測定結果情報SJa,S
Jb・・・を出力する順序はランダムでも構わない。
定結果情報SJaの授受が完了する。この時もテスト実
行部15a,15b・・・から測定結果情報SJa,S
Jb・・・を出力する順序はランダムでも構わない。
【0041】本実施例では、アンド回路をテストボード
上各供試部の近くに設置し、テスト実行部からの出力信
号と測定信号線経由の信号とをアンド回路へ入力したこ
とで、万が一、テスト実行部からの出力信号線が対応し
ない供試部に配線されても異常検出が可能である。
上各供試部の近くに設置し、テスト実行部からの出力信
号と測定信号線経由の信号とをアンド回路へ入力したこ
とで、万が一、テスト実行部からの出力信号線が対応し
ない供試部に配線されても異常検出が可能である。
【0042】また、DUTNO.の認識が無いのであるか
ら、テストボード上のどの供試部の測定信号線をどのテ
スト実行部に配線しても良いのであり、この結果配線長
の制約を満たし易い、かつ配線作業が容易な為配線ミス
を起こし難い。
ら、テストボード上のどの供試部の測定信号線をどのテ
スト実行部に配線しても良いのであり、この結果配線長
の制約を満たし易い、かつ配線作業が容易な為配線ミス
を起こし難い。
【0043】
【発明の効果】以上説明した様に本発明のICテストシ
ステムは、テスタ・オートハンドラ間の情報伝達手段と
してテストボードを介する手段を付加したので、テスト
ボード上にセットされたDUTNO.を認識する必要が無
い為、少い信号線の使用で以下に起因するIC選別の誤
分類という重大品質事故を未然に防ぐ効果がる。
ステムは、テスタ・オートハンドラ間の情報伝達手段と
してテストボードを介する手段を付加したので、テスト
ボード上にセットされたDUTNO.を認識する必要が無
い為、少い信号線の使用で以下に起因するIC選別の誤
分類という重大品質事故を未然に防ぐ効果がる。
【0044】一つはテストボードとオ−トハンドル部と
のDUTNO.の指定ミスによる不一致、もう一つはテス
トボード上の配線ミスによるDUTNO.とテスト実行部
の不一致である。
のDUTNO.の指定ミスによる不一致、もう一つはテス
トボード上の配線ミスによるDUTNO.とテスト実行部
の不一致である。
【図1】本発明の第1の実施例のブロック図である。
【図2】図1のブロックの動作を説明するための各信号
のタイミングチャートである。
のタイミングチャートである。
【図3】本発明の第2の実施例のブロック図である。
【図4】従来のICテストシステムの一例のDUT有無
情報を説明するためのDUT情報ビット構成図である。
情報を説明するためのDUT情報ビット構成図である。
【図5】図4の例の動作を説明するためのDUT配列図
である。
である。
【図6】従来のICテストシステムの測定結果情報を説
明するためのDUT情報ビット構成図である。
明するためのDUT情報ビット構成図である。
1,1A テストボード 2 テスタ 3 オ−トハンドラ 4a〜4d 供試部 5a〜5d フォトトランジスタ 6a〜6d 発光ダイオード 7a〜7d リレー 8a〜8d オ−トハンドル部 9a〜9d 発光ダイオード 10a〜10d フォトトランジスタ 11a〜11d リレー 12 分類動作制御部 13 オ−トハンドラインターフェース制御部 14a〜14d 測定信号線 15a〜15d テスト実行部 16 テスタインターフェース制御部 17 インターフェースケーブル 18a〜18d コネクタ 19a〜19d アンド回路 20a〜20d DUT
Claims (2)
- 【請求項1】 複数ソケットにセットされた被測定デバ
イスをそれぞれ接続する供試部を有するテストボード
と、前記ソケットに前記被測定デバイスを着脱するオー
トハンドル部を有するオートハンドラと、前記供試部に
信号線を介して情報の授受を行うテスト実行部を有する
ICテスタとを有するICテストシステムにおいて、前
記テストボードからの受信信号或いは前記テストボード
への発信信号と同期して対応する前記供試部の被測定デ
バイス有無情報,或いは前記被測定デバイスの測定結果
情報を前記オートハンドラとの間で授受する情報伝達手
段をそれぞれ前記テストボードと前記オ−トハンドラに
付加したことを特徴とするICテストシステム。 - 【請求項2】 前記情報伝達手段は、発光および受光素
子を用いた光伝達回路であることを特徴とするICテス
トシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4052106A JPH05256897A (ja) | 1992-03-11 | 1992-03-11 | Icテストシステム |
US08/027,239 US5465850A (en) | 1992-03-11 | 1993-03-05 | Integrated circuit test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4052106A JPH05256897A (ja) | 1992-03-11 | 1992-03-11 | Icテストシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05256897A true JPH05256897A (ja) | 1993-10-08 |
Family
ID=12905609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4052106A Withdrawn JPH05256897A (ja) | 1992-03-11 | 1992-03-11 | Icテストシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5465850A (ja) |
JP (1) | JPH05256897A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020016560A (ja) * | 2018-07-26 | 2020-01-30 | 株式会社アドバンテスト | ロードボード及び電子部品試験装置 |
CN110794277A (zh) * | 2018-07-26 | 2020-02-14 | 株式会社爱德万测试 | 电子部件处理装置及电子部件测试装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG90713A1 (en) * | 1995-07-28 | 2002-08-20 | Advantest Corp | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
US5742526A (en) * | 1996-01-03 | 1998-04-21 | Micron Technology, Inc. | Apparatus and method for identifying an integrated device |
KR100187727B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 |
JP3417528B2 (ja) * | 1996-04-05 | 2003-06-16 | 株式会社アドバンテスト | Ic試験装置 |
US5867505A (en) | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
KR100245795B1 (ko) * | 1997-06-30 | 2000-03-02 | 윤종용 | 테스트의 동작 오류 검사 방법 |
US5940466A (en) * | 1997-10-29 | 1999-08-17 | Micron Electronics, Inc. | Apparatus for counting parts in a tray |
US5998751A (en) * | 1998-02-20 | 1999-12-07 | Micron Electronics, Inc. | Sorting system for computer chips |
US5996996A (en) * | 1998-02-20 | 1999-12-07 | Micron Electronics, Inc. | Method of sorting computer chips |
JP3805888B2 (ja) * | 1998-03-20 | 2006-08-09 | 株式会社アドバンテスト | Ic試験装置 |
US6563070B2 (en) | 1999-03-30 | 2003-05-13 | Micron Technology, Inc. | Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms |
DE19951048C2 (de) * | 1999-10-22 | 2002-11-21 | Infineon Technologies Ag | Verfahren zur Identifizierung einer integrierten Schaltung |
KR100496861B1 (ko) * | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 |
DE10326338A1 (de) * | 2003-06-05 | 2004-12-30 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen |
DE10328709A1 (de) * | 2003-06-24 | 2005-01-27 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen |
RU2572290C1 (ru) * | 2014-12-01 | 2016-01-10 | Открытое акционерное общество "Объединенная ракетно-космическая корпорация" (ОАО "ОРКК") | Способ декорпусирования интегральных микросхем |
CN106443406B (zh) * | 2016-08-09 | 2018-12-18 | 北京航空航天大学 | 一种模拟集成电路加速试验数据自动采集与分析评估*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
US5032789A (en) * | 1989-06-19 | 1991-07-16 | Hewlett-Packard Company | Modular/concurrent board tester |
US4997522A (en) * | 1989-08-18 | 1991-03-05 | Bell Communications Research, Inc. | Wet chemical etchant and method for etching high temperature superconductive films |
KR0138754B1 (ko) * | 1990-08-06 | 1998-06-15 | 이노우에 아키라 | 전기회로측정용 탐침의 접촉검지장치 및 이 접촉검지장치를 이용한 전기회로 측정장치 |
JP3093264B2 (ja) * | 1990-09-24 | 2000-10-03 | エトリウム・インコーポレーテッド | 電子デバイス試験の制御装置 |
US5151650A (en) * | 1991-09-03 | 1992-09-29 | Motorola, Inc. | Packaged semiconductor device handler |
US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
-
1992
- 1992-03-11 JP JP4052106A patent/JPH05256897A/ja not_active Withdrawn
-
1993
- 1993-03-05 US US08/027,239 patent/US5465850A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020016560A (ja) * | 2018-07-26 | 2020-01-30 | 株式会社アドバンテスト | ロードボード及び電子部品試験装置 |
CN110794277A (zh) * | 2018-07-26 | 2020-02-14 | 株式会社爱德万测试 | 电子部件处理装置及电子部件测试装置 |
Also Published As
Publication number | Publication date |
---|---|
US5465850A (en) | 1995-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05256897A (ja) | Icテストシステム | |
CN100549711C (zh) | 远程集成电路测试方法和装置 | |
US4196386A (en) | Method and portable apparatus for testing digital printed circuit boards | |
CN101141317B (zh) | 用于多jtag链的自动测试装置及方法 | |
EP0987632B1 (en) | Boundary scan element and communication device made by using the same | |
CN110268277A (zh) | 用于印刷电路板的功能性测试器,以及相关的***和方法 | |
JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
US8185788B2 (en) | Semiconductor device test system with test interface means | |
EP0560500A1 (en) | Method and apparatus for testing edge connector I/O connections for circuit boards using boundary scan | |
US20070136631A1 (en) | Method and system for testing backplanes utilizing a boundary scan protocol | |
US6466885B2 (en) | Line tester | |
US7148676B2 (en) | Ancillary equipment for testing semiconductor integrated circuit | |
KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
KR20030046801A (ko) | 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ic수선장치 | |
JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
CN112462246A (zh) | 边界扫描测试***及其方法 | |
JPH09505187A (ja) | 電気スイッチングアセンブリ | |
JPH1164450A (ja) | 半導体試験装置 | |
JP3659007B2 (ja) | 試験治具の検査方法 | |
KR200143922Y1 (ko) | 입출력 보드의 오프라인 검사장치 | |
JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
JP3279404B2 (ja) | 電子装置の試験方法及び装置 | |
KR100351060B1 (ko) | 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법 | |
JPH05333083A (ja) | ケーブル自動検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |