JPH08114652A - 半導体集積回路の試験方法 - Google Patents
半導体集積回路の試験方法Info
- Publication number
- JPH08114652A JPH08114652A JP6273131A JP27313194A JPH08114652A JP H08114652 A JPH08114652 A JP H08114652A JP 6273131 A JP6273131 A JP 6273131A JP 27313194 A JP27313194 A JP 27313194A JP H08114652 A JPH08114652 A JP H08114652A
- Authority
- JP
- Japan
- Prior art keywords
- test
- items
- group
- item
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路のテストに際し、テストを実
行する際に必要とされるデータをセットする時間を短縮
化し、テスト時間の大幅な短縮化を可能にする。 【構成】 選択されたモニタに対して全てのテスト項目
のテストを行い、そのテスト結果を各テスト項目毎に記
憶し、かつ複数のテスト項目からなるグループ単位のテ
スト結果を記憶する。残りの被テスト物のテストに際し
ては、グループのテスト結果に不良が生じていないとき
にそのグループに含まれるテスト項目のテストを省略す
る。また、そのグループのテスト結果に不良が生じてい
るときには、そのグループに含まれるテスト項目のテス
ト結果を個々に認識しながら残りの被テスト物に対する
テストを実行しあるいは省略する。
行する際に必要とされるデータをセットする時間を短縮
化し、テスト時間の大幅な短縮化を可能にする。 【構成】 選択されたモニタに対して全てのテスト項目
のテストを行い、そのテスト結果を各テスト項目毎に記
憶し、かつ複数のテスト項目からなるグループ単位のテ
スト結果を記憶する。残りの被テスト物のテストに際し
ては、グループのテスト結果に不良が生じていないとき
にそのグループに含まれるテスト項目のテストを省略す
る。また、そのグループのテスト結果に不良が生じてい
るときには、そのグループに含まれるテスト項目のテス
ト結果を個々に認識しながら残りの被テスト物に対する
テストを実行しあるいは省略する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の試験方
法に関し、特に半導体ウェハに形成された多数個の集積
回路素子の良否判定を行うための試験方法に関する。
法に関し、特に半導体ウェハに形成された多数個の集積
回路素子の良否判定を行うための試験方法に関する。
【０００２】
【従来の技術】半導体ウェハに形成される多数個の集積
回路素子を試験する場合、理想的には全ての集積回路素
子に対して試験を行うことが好ましいが、試験時間が膨
大なものとなるために、試験時間の短縮を図る目的で、
複数個の集積回路素子を選択して試験を行い、その試験
結果に基づいて残りの集積回路素子の試験を省略し、或
いは試験を行う方法がとられている。この場合、１つの
集積回路素子に複数の試験項目が存在しているため、各
試験項目の結果に基づいて、試験項目単位での試験を省
略するという方法も提案されている。このように一部の
集積回路素子の試験結果に基づいて全ての集積回路素子
の試験を省略するという試験方法としては、特開平５−
１２６９１８号公報や特開昭５９−２１１８７４号公報
にも記載のように既に広く行われている。
回路素子を試験する場合、理想的には全ての集積回路素
子に対して試験を行うことが好ましいが、試験時間が膨
大なものとなるために、試験時間の短縮を図る目的で、
複数個の集積回路素子を選択して試験を行い、その試験
結果に基づいて残りの集積回路素子の試験を省略し、或
いは試験を行う方法がとられている。この場合、１つの
集積回路素子に複数の試験項目が存在しているため、各
試験項目の結果に基づいて、試験項目単位での試験を省
略するという方法も提案されている。このように一部の
集積回路素子の試験結果に基づいて全ての集積回路素子
の試験を省略するという試験方法としては、特開平５−
１２６９１８号公報や特開昭５９−２１１８７４号公報
にも記載のように既に広く行われている。
【０００３】このような試験方法について、本発明者も
種々の検討を行っており、現在に至るまで図５にフロー
チャートを示す試験方法を開発してきている。この試験
方法は、図４に示す半導体ウェハ１１に多数個の集積回
路素子、即ちチップ１２が形成されたときに、図示の斜
線で示すチップをモニタチップとして試験を行ない、こ
のモニタチップの試験結果に基づいて残りのチップの試
験を省略するというものである。
種々の検討を行っており、現在に至るまで図５にフロー
チャートを示す試験方法を開発してきている。この試験
方法は、図４に示す半導体ウェハ１１に多数個の集積回
路素子、即ちチップ１２が形成されたときに、図示の斜
線で示すチップをモニタチップとして試験を行ない、こ
のモニタチップの試験結果に基づいて残りのチップの試
験を省略するというものである。
【０００４】即ち、図５において、「Ｃ」は試験（以
下、テスト）を行ったチップをカウントするレジスタで
あり、初期値として“１”をセットする。「ＴＦ１〜
Ｎ」はテスト項目１からテスト項目Ｎまでのテスト結果
を格納するレジスタで、初期値として“０”をセットす
る。「ＭＣ」はモニタチップ数を示し、ここでは６個の
モニタチップを選択しているため、“６”をセットす
る。「ＴＣ」は前記半導体ウェハにある試験対象となる
チップの数であり、ここでは“６０”をセットする。
下、テスト）を行ったチップをカウントするレジスタで
あり、初期値として“１”をセットする。「ＴＦ１〜
Ｎ」はテスト項目１からテスト項目Ｎまでのテスト結果
を格納するレジスタで、初期値として“０”をセットす
る。「ＭＣ」はモニタチップ数を示し、ここでは６個の
モニタチップを選択しているため、“６”をセットす
る。「ＴＣ」は前記半導体ウェハにある試験対象となる
チップの数であり、ここでは“６０”をセットする。
【０００５】テスト装置はその制御部において、前記し
た各値をセットした後、チップ数「Ｃ」とモニタチップ
数「ＭＣ」を比較する。この時点ではＣ＜ＭＣなので、
第１のチップに対するテストに入る。このとき、制御部
は、１つのチップに対する共通のテスト用のソフトウェ
ア、即ちプログラムやデータ（以下、データと称する）
ＤＡＴＡ０をテスタのハードウェアにセットし、更に最
初に行うテスト項目１に必要とされるテスト用のデータ
ＤＡＴＡ１をハードウェアにセットする。これらのデー
タに基づいて制御部はテストを実行し、不良（フェイ
ル）が存在していない場合には、テスト項目１のフェイ
ル情報を格納するレジスタ「ＴＦ１」を“０”のままと
し、フェイルが存在していた場合には「ＴＦ１」を
“１”とする。
た各値をセットした後、チップ数「Ｃ」とモニタチップ
数「ＭＣ」を比較する。この時点ではＣ＜ＭＣなので、
第１のチップに対するテストに入る。このとき、制御部
は、１つのチップに対する共通のテスト用のソフトウェ
ア、即ちプログラムやデータ（以下、データと称する）
ＤＡＴＡ０をテスタのハードウェアにセットし、更に最
初に行うテスト項目１に必要とされるテスト用のデータ
ＤＡＴＡ１をハードウェアにセットする。これらのデー
タに基づいて制御部はテストを実行し、不良（フェイ
ル）が存在していない場合には、テスト項目１のフェイ
ル情報を格納するレジスタ「ＴＦ１」を“０”のままと
し、フェイルが存在していた場合には「ＴＦ１」を
“１”とする。
【０００６】次いで、今度はテスト項目２に必要とされ
るテスト用データＤＡＴＡ２をハードウェアにセット
し、このデータに基づいてテストを実行する。そして、
フェイルが存在する場合には、レジスタ「ＴＦ２」を
“１”とする。以下、同様にしてテスト項目Ｎまでのテ
ストを行う。そして、「Ｃ＝Ｃ＋１」によりチップ数を
インクリメントし、ＣとＴＣとの比較を行う。ここでは
Ｃ＝１なので最初に戻る。以上の動作をＣ＝６になるま
で繰り返し、Ｃ＝７になった時点でＣ＜ＭＣの条件を満
たさなくなるため、分岐フローに進む。
るテスト用データＤＡＴＡ２をハードウェアにセット
し、このデータに基づいてテストを実行する。そして、
フェイルが存在する場合には、レジスタ「ＴＦ２」を
“１”とする。以下、同様にしてテスト項目Ｎまでのテ
ストを行う。そして、「Ｃ＝Ｃ＋１」によりチップ数を
インクリメントし、ＣとＴＣとの比較を行う。ここでは
Ｃ＝１なので最初に戻る。以上の動作をＣ＝６になるま
で繰り返し、Ｃ＝７になった時点でＣ＜ＭＣの条件を満
たさなくなるため、分岐フローに進む。
【０００７】分岐後のテストフローにおいても、制御部
は先ずテスト共通のデータＤＡＴＡ０と、最初のテスト
項目１のＤＡＴＡ１をハードウェアにセットする。そし
て、これらのデータに基づいて、先のテスト項目１のフ
ェイル情報を格納してあるレジスタ「ＴＦ１」を判定
し、これが“１”であればモニタチップのテスト中に１
回以上のフェイルが存在したことであることが判明する
ため、このテスト項目１ではテスト省略のための所定の
条件を満たしていないことになり、したがって、テスト
項目１のテストを実行する。一方、「ＴＦ１」が“０”
であれば、モニタチップの全てがこのテスト項目１に合
格（パス）したことであると判明できるので、テスト省
略の条件を満たすことになり、テスト項目１のテストを
省略する。
は先ずテスト共通のデータＤＡＴＡ０と、最初のテスト
項目１のＤＡＴＡ１をハードウェアにセットする。そし
て、これらのデータに基づいて、先のテスト項目１のフ
ェイル情報を格納してあるレジスタ「ＴＦ１」を判定
し、これが“１”であればモニタチップのテスト中に１
回以上のフェイルが存在したことであることが判明する
ため、このテスト項目１ではテスト省略のための所定の
条件を満たしていないことになり、したがって、テスト
項目１のテストを実行する。一方、「ＴＦ１」が“０”
であれば、モニタチップの全てがこのテスト項目１に合
格（パス）したことであると判明できるので、テスト省
略の条件を満たすことになり、テスト項目１のテストを
省略する。
【０００８】以下、Ｃ＝ＴＣとなるまで、即ち半導体ウ
ェハの全てのチップに対して同様の動作を繰り返す。こ
れにより、パスしたテスト項目については全てのチップ
に対するテストが省略され、パスしないテスト項目につ
いてせ全てのチップに対してテストが実行されることに
なる。図６はその一例を示しており、テスト項目１〜Ｎ
について、モニタチップ１〜６のテスト結果、「パス」
「フェイル」により、残りのチップ７〜６０に対してテ
ストを省略し、或いは実行した状態を示している。した
がって、モニタチップにおいてテスト結果が「パス」の
場合には、残りのチップのテストが省略でき、テスト時
間の短縮化が可能となる。
ェハの全てのチップに対して同様の動作を繰り返す。こ
れにより、パスしたテスト項目については全てのチップ
に対するテストが省略され、パスしないテスト項目につ
いてせ全てのチップに対してテストが実行されることに
なる。図６はその一例を示しており、テスト項目１〜Ｎ
について、モニタチップ１〜６のテスト結果、「パス」
「フェイル」により、残りのチップ７〜６０に対してテ
ストを省略し、或いは実行した状態を示している。した
がって、モニタチップにおいてテスト結果が「パス」の
場合には、残りのチップのテストが省略でき、テスト時
間の短縮化が可能となる。
【０００９】
【発明が解決しようとする課題】しかしながら、このテ
スト方法について詳細な検討を行ったところ、次の点に
おいて改善の余地があることが判明した。即ち、このテ
スト方法では、モニタテストの結果如何により、全ての
チップに対して少なくとも一部のテスト項目でのテスト
の省略が可能であるが、その際には、そのテスト項目の
環境下においてレジスタ「ＴＦ１〜Ｎ」の格納内容を判
定する必要がある。したがって、テストが省略可能な場
合でも、そのテスト項目の環境を形成するためには、そ
のテスト項目のデータ、即ちプログラムやデータ等のソ
フトウェアをハードウェアにセットする必要があり、こ
のデータをセットするための時間を省略することはでき
ないものとなっている。
スト方法について詳細な検討を行ったところ、次の点に
おいて改善の余地があることが判明した。即ち、このテ
スト方法では、モニタテストの結果如何により、全ての
チップに対して少なくとも一部のテスト項目でのテスト
の省略が可能であるが、その際には、そのテスト項目の
環境下においてレジスタ「ＴＦ１〜Ｎ」の格納内容を判
定する必要がある。したがって、テストが省略可能な場
合でも、そのテスト項目の環境を形成するためには、そ
のテスト項目のデータ、即ちプログラムやデータ等のソ
フトウェアをハードウェアにセットする必要があり、こ
のデータをセットするための時間を省略することはでき
ないものとなっている。
【００１０】したがって、複数のテスト項目のそれぞれ
においてこのデータのセットが要求されることになるた
め、全てのチップの全てのテスト項目に対するデータの
セットに必要とされる時間の総計は極めて長いものとな
り、テスト時間の短縮化の障害となっている。このデー
タのセット時間が長くなることに対しては、前記したテ
スト方法では、各テスト項目に共通のデータを最初にセ
ットしておき、個々のテスト項目に特有のデータをその
都度セットすることで、少なくとも共通のデータをセッ
トするのに必要な時間の短縮化を図ってはいるが、各テ
スト項目毎にデータをセットする時間に比較すると、そ
の短縮化される時間の割合は小さいものであり、テスト
時間を大幅に短縮化することは困難である。
においてこのデータのセットが要求されることになるた
め、全てのチップの全てのテスト項目に対するデータの
セットに必要とされる時間の総計は極めて長いものとな
り、テスト時間の短縮化の障害となっている。このデー
タのセット時間が長くなることに対しては、前記したテ
スト方法では、各テスト項目に共通のデータを最初にセ
ットしておき、個々のテスト項目に特有のデータをその
都度セットすることで、少なくとも共通のデータをセッ
トするのに必要な時間の短縮化を図ってはいるが、各テ
スト項目毎にデータをセットする時間に比較すると、そ
の短縮化される時間の割合は小さいものであり、テスト
時間を大幅に短縮化することは困難である。
【００１１】
【発明の目的】本発明の目的は、特にデータをセットす
るのに必要とされる時間を短縮化することで、テスト時
間の大幅な短縮化を可能にした半導体集積回路のテスト
方法を提供することにある。
るのに必要とされる時間を短縮化することで、テスト時
間の大幅な短縮化を可能にした半導体集積回路のテスト
方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のテスト方法は、
複数のテスト項目を複数項目毎にグループ分けし、全て
の被テスト物から選択されたモニタに対するグループ単
位のテスト結果に基づき、残りの被テスト物に対しては
そのグループに含まれるテスト項目についての試験を省
略することを特徴とする。
複数のテスト項目を複数項目毎にグループ分けし、全て
の被テスト物から選択されたモニタに対するグループ単
位のテスト結果に基づき、残りの被テスト物に対しては
そのグループに含まれるテスト項目についての試験を省
略することを特徴とする。
【００１３】ここで、モニタに対するグループ単位のテ
スト結果において、グループ内のいずれのテスト項目に
ついてもフェイルが生じていない場合には残りの被テス
ト物に対するそのグループに含まれるテスト項目のテス
トを省略し、グループ内の少なくとも一部のテスト項目
についてフェイルが生じている場合には、各テスト項目
単位での試験を行うようにする。
スト結果において、グループ内のいずれのテスト項目に
ついてもフェイルが生じていない場合には残りの被テス
ト物に対するそのグループに含まれるテスト項目のテス
トを省略し、グループ内の少なくとも一部のテスト項目
についてフェイルが生じている場合には、各テスト項目
単位での試験を行うようにする。
【００１４】例えば、モニタに対して全てのテスト項目
についてテストを行い、そのテスト結果を各テスト項目
毎に記憶するとともに、このグループ単位のテスト結果
を記憶し、残りの被テスト物に対するテストに際して
は、先にグループ単位のテスト結果の記憶内容を認識
し、そのグループのテスト結果にフェイルが生じていな
いときにそのグループに含まれるテスト項目についての
テストを省略し、そのグループのテスト結果にフェイル
が生じているときには、そのグループに含まれるテスト
項目のテスト結果の記憶内容を個々に認識し、フェイル
が含まれていないテスト項目については残りの被テスト
物に対するテストを省略し、フェイルが含まれているテ
スト項目について残りの被テスト物に対するテストを行
う方法とする。
についてテストを行い、そのテスト結果を各テスト項目
毎に記憶するとともに、このグループ単位のテスト結果
を記憶し、残りの被テスト物に対するテストに際して
は、先にグループ単位のテスト結果の記憶内容を認識
し、そのグループのテスト結果にフェイルが生じていな
いときにそのグループに含まれるテスト項目についての
テストを省略し、そのグループのテスト結果にフェイル
が生じているときには、そのグループに含まれるテスト
項目のテスト結果の記憶内容を個々に認識し、フェイル
が含まれていないテスト項目については残りの被テスト
物に対するテストを省略し、フェイルが含まれているテ
スト項目について残りの被テスト物に対するテストを行
う方法とする。
【００１５】ここで、本発明のテスト方法では、テスト
装置に対して複数のテスト項目に共通するデータを先に
セットし、個々のテスト項目のテスト時に必要とされる
データを各テスト項目のテストを実行する直前にセット
し、この個々のデータに基づいてテスト結果の記憶動作
と記憶されたテスト結果の内容の認識を行うテスト方法
を採用することが好ましい。
装置に対して複数のテスト項目に共通するデータを先に
セットし、個々のテスト項目のテスト時に必要とされる
データを各テスト項目のテストを実行する直前にセット
し、この個々のデータに基づいてテスト結果の記憶動作
と記憶されたテスト結果の内容の認識を行うテスト方法
を採用することが好ましい。
【００１６】
【作用】モニタに対して各テスト項目のテストを行い、
その各テスト項目毎のテスト結果と共にグループ単位で
のテスト結果を得ることで、残りの被テスト物のテスト
に際しては、フェイルが存在しないグループに含まれる
テスト項目を一括して省略することができる。このた
め、個々のテスト項目を省略する際にも必要とされてい
たデータのセット工程を省略することも可能となり、テ
スト工数を大幅に削減することが可能となる。
その各テスト項目毎のテスト結果と共にグループ単位で
のテスト結果を得ることで、残りの被テスト物のテスト
に際しては、フェイルが存在しないグループに含まれる
テスト項目を一括して省略することができる。このた
め、個々のテスト項目を省略する際にも必要とされてい
たデータのセット工程を省略することも可能となり、テ
スト工数を大幅に削減することが可能となる。
【００１７】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明のテスト方法を実施するためのテス
ト装置の概念構成図であり、テストされる半導体ウェハ
１（図４の半導体ウェハ１１に相当する）を、平面ＸＹ
方向と上下方向にそれぞれ移動可能なＸＹＺテーブル２
上の試料載置台３に搭載する。また、この試料載置台３
の上方には半導体ウェハ１の各チップの電極に接触され
るプローブ針５を有するプローバ４が配置される。そし
て、試料載置台３が上方に移動され、かつこれと同時に
ＸＹ方向の平面位置が設定されることで、半導体ウェハ
１の１つのチップの電極にプローブ針５が接触され、プ
ローバ４に設けられたテスト回路６に電気接続され、チ
ップに対する電気的特性のテストが実行される。
する。図１は本発明のテスト方法を実施するためのテス
ト装置の概念構成図であり、テストされる半導体ウェハ
１（図４の半導体ウェハ１１に相当する）を、平面ＸＹ
方向と上下方向にそれぞれ移動可能なＸＹＺテーブル２
上の試料載置台３に搭載する。また、この試料載置台３
の上方には半導体ウェハ１の各チップの電極に接触され
るプローブ針５を有するプローバ４が配置される。そし
て、試料載置台３が上方に移動され、かつこれと同時に
ＸＹ方向の平面位置が設定されることで、半導体ウェハ
１の１つのチップの電極にプローブ針５が接触され、プ
ローバ４に設けられたテスト回路６に電気接続され、チ
ップに対する電気的特性のテストが実行される。
【００１８】図２はそのテスト方法の一実施例を示すフ
ローチャートであり、このテスト方法では、テスト項目
１〜Ｎを複数のグループＧＲＰ１〜Ｍに区分しており、
例えばテスト項目１，２，３はグループＧＲＰ１、テス
ト項目４〜７はグループＧＲＰ２とし、以下順次グルー
プ分けし、テスト項目（Ｎ−１），ＮをグループＧＲＰ
Ｍとしている。また、ここでは図４に示した半導体ウェ
ハ１１に対してテストを行う例を示している。
ローチャートであり、このテスト方法では、テスト項目
１〜Ｎを複数のグループＧＲＰ１〜Ｍに区分しており、
例えばテスト項目１，２，３はグループＧＲＰ１、テス
ト項目４〜７はグループＧＲＰ２とし、以下順次グルー
プ分けし、テスト項目（Ｎ−１），ＮをグループＧＲＰ
Ｍとしている。また、ここでは図４に示した半導体ウェ
ハ１１に対してテストを行う例を示している。
【００１９】図２において、「Ｃ」はテストを行ったチ
ップをカウントするレジスタであり、初期値として
“１”をセットする。「ＴＦ１〜Ｎ」はテスト項目１か
らテスト項目Ｎまでのテスト結果を格納するレジスタ
で、初期値として“０”をセットする。「ＭＣ」はモニ
タチップ数を示し、ここでは６個のモニタチップを選択
しているため、“６”をセットする。「ＴＣ」は前記半
導体ウェハにあるテスト対象となるチップの数であり、
ここでは“６０”をセットする。
ップをカウントするレジスタであり、初期値として
“１”をセットする。「ＴＦ１〜Ｎ」はテスト項目１か
らテスト項目Ｎまでのテスト結果を格納するレジスタ
で、初期値として“０”をセットする。「ＭＣ」はモニ
タチップ数を示し、ここでは６個のモニタチップを選択
しているため、“６”をセットする。「ＴＣ」は前記半
導体ウェハにあるテスト対象となるチップの数であり、
ここでは“６０”をセットする。
【００２０】テスト装置はその制御部において、前記し
た各値をセットした後、チップ数「Ｃ」とモニタチップ
数「ＭＣ」を比較する。この時点ではＣ＜ＭＣなので、
第１のチップに対するテストに入る。このとき、制御部
は、１つのチップに対する共通のテスト用のソフトウェ
ア、即ちプログラムやデータ（以下、データと称する）
ＤＡＴＡ０をテスタのハードウェアにセットし、更に最
初に行うテスト項目１に必要とされるテスト用のデータ
ＤＡＴＡ１をハードウェアにセットする。これらのデー
タに基づいて制御部はテストを実行し、不良（フェイ
ル）が存在していない場合には、テスト項目１のフェイ
ル情報を格納するレジスタ「ＴＦ１」を“０”のままと
し、フェイルが存在していた場合には「ＴＦ１」を
“１”とする。
た各値をセットした後、チップ数「Ｃ」とモニタチップ
数「ＭＣ」を比較する。この時点ではＣ＜ＭＣなので、
第１のチップに対するテストに入る。このとき、制御部
は、１つのチップに対する共通のテスト用のソフトウェ
ア、即ちプログラムやデータ（以下、データと称する）
ＤＡＴＡ０をテスタのハードウェアにセットし、更に最
初に行うテスト項目１に必要とされるテスト用のデータ
ＤＡＴＡ１をハードウェアにセットする。これらのデー
タに基づいて制御部はテストを実行し、不良（フェイ
ル）が存在していない場合には、テスト項目１のフェイ
ル情報を格納するレジスタ「ＴＦ１」を“０”のままと
し、フェイルが存在していた場合には「ＴＦ１」を
“１”とする。
【００２１】次いで、今度はテスト項目２に必要とされ
るテスト用データＤＡＴＡ２をハードウェアにセット
し、このデータに基づいてテストを実行する。そして、
フェイルが存在する場合には、レジスタ「ＴＦ２」を
“１”とする。以下、同様にしてテスト項目３が終了さ
れると、このテスト項目１〜３で構成されるグループＧ
ＲＰ１の全テスト結果を比較し、全テストでフェイルが
１つでも有れば、グループＧＲＰ１のフェル情報を格納
するレジスタである「ＧＦ１」に“１”を格納する。ま
た、全テストにフェイルが無ければ合格（パス）とし、
レジスタ「ＧＦ１」の内容を“０”のままとする。
るテスト用データＤＡＴＡ２をハードウェアにセット
し、このデータに基づいてテストを実行する。そして、
フェイルが存在する場合には、レジスタ「ＴＦ２」を
“１”とする。以下、同様にしてテスト項目３が終了さ
れると、このテスト項目１〜３で構成されるグループＧ
ＲＰ１の全テスト結果を比較し、全テストでフェイルが
１つでも有れば、グループＧＲＰ１のフェル情報を格納
するレジスタである「ＧＦ１」に“１”を格納する。ま
た、全テストにフェイルが無ければ合格（パス）とし、
レジスタ「ＧＦ１」の内容を“０”のままとする。
【００２２】以下、同様にテスト項目４以降を行い、か
つその都度各グループのレジスタ「ＧＦ２〜ＧＦＭ」の
内容を“１”または“０”とする。そして、グループＧ
ＲＰＭまで終了した後、「Ｃ＝Ｃ＋１」によりチップ数
をインクリメントし、チップ数「Ｃ」と全チップ数「Ｔ
Ｃ」とを比較する。ここでは、Ｃ＝１なので最初に戻り
再びテストを実行する。以上の動作をＣ＝６になるまで
繰り返し、Ｃ＝７になった時点でＣ＜ＭＣの条件を満た
さなくなるため、分岐フローに進む。
つその都度各グループのレジスタ「ＧＦ２〜ＧＦＭ」の
内容を“１”または“０”とする。そして、グループＧ
ＲＰＭまで終了した後、「Ｃ＝Ｃ＋１」によりチップ数
をインクリメントし、チップ数「Ｃ」と全チップ数「Ｔ
Ｃ」とを比較する。ここでは、Ｃ＝１なので最初に戻り
再びテストを実行する。以上の動作をＣ＝６になるまで
繰り返し、Ｃ＝７になった時点でＣ＜ＭＣの条件を満た
さなくなるため、分岐フローに進む。
【００２３】分岐後のテストフローにおいては、制御部
は先ずグループ１のテスト結果を格納しているレジスタ
「ＧＦ１」の内容を判定し、“０”ならばグループ１内
のテスト結果の全てがパスされていることが判明するた
め、グループ１のテスト項目を全て省略し、次のグルー
プ２に進む。このとき、“１”であれば、グループ１内
のテスト結果に１つ以上のフェイルが有ったことである
から、ここで初めて前記したテストフロートと同様に共
通データＤＡＴＡ０をセットし、次いで最初のテストの
テスト項目１のデータＤＡＴＡ１をセットする。
は先ずグループ１のテスト結果を格納しているレジスタ
「ＧＦ１」の内容を判定し、“０”ならばグループ１内
のテスト結果の全てがパスされていることが判明するた
め、グループ１のテスト項目を全て省略し、次のグルー
プ２に進む。このとき、“１”であれば、グループ１内
のテスト結果に１つ以上のフェイルが有ったことである
から、ここで初めて前記したテストフロートと同様に共
通データＤＡＴＡ０をセットし、次いで最初のテストの
テスト項目１のデータＤＡＴＡ１をセットする。
【００２４】しかる上で先のテスト項目１のフェイル情
報を格納してあるレジスタ「ＴＦ１」を判定し、これが
“１”であればモニタチップのテスト中に１回以上のフ
ェイルが存在したことであることが判明するため、この
テスト項目１ではテスト省略のための所定の条件を満た
していないことになり、したがって、テスト項目１のテ
ストを実行する。一方、「ＴＦ１」が“０”であれば、
モニタチップの全てがこのテスト項目１にパスしたこと
であると判明できるので、テスト省略の条件を満たすこ
とになり、テスト項目１のテストを省略する。
報を格納してあるレジスタ「ＴＦ１」を判定し、これが
“１”であればモニタチップのテスト中に１回以上のフ
ェイルが存在したことであることが判明するため、この
テスト項目１ではテスト省略のための所定の条件を満た
していないことになり、したがって、テスト項目１のテ
ストを実行する。一方、「ＴＦ１」が“０”であれば、
モニタチップの全てがこのテスト項目１にパスしたこと
であると判明できるので、テスト省略の条件を満たすこ
とになり、テスト項目１のテストを省略する。
【００２５】以下、Ｃ＝ＴＣとなるまで、即ち半導体ウ
ェハの全てのチップに対して同様の動作を繰り返す。こ
れにより、パスしたテスト項目については全てのチップ
に対するテストが省略され、パスしないテスト項目につ
いては全てのチップに対してテストが実行されることに
なる。
ェハの全てのチップに対して同様の動作を繰り返す。こ
れにより、パスしたテスト項目については全てのチップ
に対するテストが省略され、パスしないテスト項目につ
いては全てのチップに対してテストが実行されることに
なる。
【００２６】図３はその一例を示しており、テスト項目
１〜３のグループＧＲＰ１について、モニタチップ１〜
６のテスト結果では、全てのテストについて「パス」で
あるため、残りのチップ７〜６０に対するグループＧＲ
Ｐ１のテスト、即ちテスト項目１〜３は一括して全て省
略することができる。したがって、その際におけるテス
ト項目１〜３においてその都度データをセットする必要
がなく、その分のテスト時間の短縮が可能となる。
１〜３のグループＧＲＰ１について、モニタチップ１〜
６のテスト結果では、全てのテストについて「パス」で
あるため、残りのチップ７〜６０に対するグループＧＲ
Ｐ１のテスト、即ちテスト項目１〜３は一括して全て省
略することができる。したがって、その際におけるテス
ト項目１〜３においてその都度データをセットする必要
がなく、その分のテスト時間の短縮が可能となる。
【００２７】一方、グループ２においては、テスト項目
６以上のテスト項目４，５，７においてフェイルが存在
するため、このグループＧＲＰ２の全体のテストを省略
することはできず、したがって、残りのチップ７〜６０
に対しては各テスト項目毎に独立したテストが実行され
る。このとき、フェイルが存在していないテスト項目に
ついては残りのチップ７〜６０に対するテストが省略で
きることは言うまでもない。
６以上のテスト項目４，５，７においてフェイルが存在
するため、このグループＧＲＰ２の全体のテストを省略
することはできず、したがって、残りのチップ７〜６０
に対しては各テスト項目毎に独立したテストが実行され
る。このとき、フェイルが存在していないテスト項目に
ついては残りのチップ７〜６０に対するテストが省略で
きることは言うまでもない。
【００２８】なお、前記したテスト項目のグループ分け
は一例を示したものであり、経験則によってフェイルの
発生が少ない複数の連続するテスト項目を１つのグルー
プにまとめてグループ分けすることにより、テストの省
略が可能なグループに含まれるテスト項目を増やすこと
ができ、テスト時間の短縮効果を高めることができる。
は一例を示したものであり、経験則によってフェイルの
発生が少ない複数の連続するテスト項目を１つのグルー
プにまとめてグループ分けすることにより、テストの省
略が可能なグループに含まれるテスト項目を増やすこと
ができ、テスト時間の短縮効果を高めることができる。
【００２９】
【発明の効果】以上説明したように本発明は、半導体集
積回路に対して行われる複数のテスト項目を複数項目毎
にグループ分けし、全ての被テスト物から選択されたモ
ニタに対するグループ単位のテスト結果に基づいて残り
の被テスト物に対してそのグループに含まれるテスト項
目についての試験を省略することで、残りの被テスト物
のテストに際しては、個々のテスト項目を省略する際に
も必要とされていたデータのセット工程を省略すること
も可能となり、テスト工数を大幅に削減することが可能
となる。
積回路に対して行われる複数のテスト項目を複数項目毎
にグループ分けし、全ての被テスト物から選択されたモ
ニタに対するグループ単位のテスト結果に基づいて残り
の被テスト物に対してそのグループに含まれるテスト項
目についての試験を省略することで、残りの被テスト物
のテストに際しては、個々のテスト項目を省略する際に
も必要とされていたデータのセット工程を省略すること
も可能となり、テスト工数を大幅に削減することが可能
となる。
【００３０】また、モニタに対するグループ単位のテス
ト結果において、グループ内のいずれのテスト項目につ
いても不良が生じていない場合には残りの被テスト物に
対するそのグループに含まれるテスト項目のテストを省
略し、グループ内の少なくとも一部のテスト項目につい
て不良が生じている場合には、各テスト項目単位での試
験を行うことで、フェイルが生じている場合には全ての
被テスト物に対するテストが実行され、半導体集積回路
の品質を高信頼度のものに確保できる。
ト結果において、グループ内のいずれのテスト項目につ
いても不良が生じていない場合には残りの被テスト物に
対するそのグループに含まれるテスト項目のテストを省
略し、グループ内の少なくとも一部のテスト項目につい
て不良が生じている場合には、各テスト項目単位での試
験を行うことで、フェイルが生じている場合には全ての
被テスト物に対するテストが実行され、半導体集積回路
の品質を高信頼度のものに確保できる。
【００３１】更に、テスト装置に対して複数のテスト項
目に共通するデータを先にセットし、個々のテスト項目
のテスト時に必要とされるデータを各テスト項目のテス
トを実行する直前にセットし、この個々のデータに基づ
いてテスト結果の記憶動作と記憶されたテスト結果の内
容の認識を行うテスト方法を採用することで、各テスト
項目におけるデータをセットする工程を省略してテスト
時間を短縮する効果を有効に発揮させることができる。
目に共通するデータを先にセットし、個々のテスト項目
のテスト時に必要とされるデータを各テスト項目のテス
トを実行する直前にセットし、この個々のデータに基づ
いてテスト結果の記憶動作と記憶されたテスト結果の内
容の認識を行うテスト方法を採用することで、各テスト
項目におけるデータをセットする工程を省略してテスト
時間を短縮する効果を有効に発揮させることができる。
【図１】本発明の試験方法を行うため試験装置の概略構
成図である。
成図である。
【図２】本発明の試験方法を示すフローチャートであ
る。
る。
【図３】本発明の試験方法を説明するためのテスト結果
を示す図である。
を示す図である。
【図４】本発明の試験方法によりテストされる半導体ウ
ェハの模式的な図である。
ェハの模式的な図である。
【図５】従来の試験方法を示すフローチャートである。
【図６】従来の試験方法を説明するためのテスト結果を
示す図である。
示す図である。
１ 半導体ウェハ ２ ＸＹＺテーブル ３ 試料載置台 ４ プローバ ５ プローブ針 ６ テスト回路 １１ 半導体ウェハ １２ チップ
Claims (4)
- 【請求項１】 複数個の被試験物のうち一部をモニタと
して選択して複数の試験項目について試験を行い、この
モニタの試験結果に基づいて残りの被試験物に対する試
験を省略するようにした半導体集積回路の試験方法にお
いて、前記複数の試験項目を複数項目毎にグループ分け
し、前記モニタに対するグループ単位の試験結果に基づ
き、残りの被試験物に対してはそのグループに含まれる
試験項目についての試験を省略することを特徴とする半
導体集積回路の試験方法。 - 【請求項２】 モニタに対するグループ単位の試験結果
において、グループ内のいずれの試験項目についても不
良が生じていない場合には残りの被試験物に対するその
グループに含まれる試験項目の試験を省略し、グループ
内の少なくとも一部の試験項目について不良が生じてい
る場合には、各試験項目単位での試験を行う請求項１の
半導体集積回路の試験方法。 - 【請求項３】 モニタに対して全ての試験項目について
試験を行い、その試験結果を各試験項目毎に記憶すると
ともに、前記グループ単位の試験結果を記憶し、残りの
被試験物に対する試験に際しては、先にグループ単位の
試験結果の記憶内容を認識し、そのグループの試験結果
に不良が生じていないときにそのグループに含まれる試
験項目についての試験を省略し、そのグループの試験結
果に不良が生じているときには、そのグループに含まれ
る試験項目の試験結果の記憶内容を個々に認識し、不良
が含まれていない試験項目については残りの被試験物に
対する試験を省略し、不良が含まれている試験項目につ
いて残りの被試験物に対する試験を行う請求項２の半導
体集積回路の試験方法。 - 【請求項４】 試験装置に対して複数の試験項目に共通
するデータを先にセットし、個々の試験項目の試験に必
要とされるデータを各試験項目の試験を実行する直前に
セットし、この個々のデータに基づいて試験結果の記憶
動作と記憶された試験結果の内容の認識を行う請求項３
の半導体集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273131A JPH08114652A (ja) | 1994-10-13 | 1994-10-13 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273131A JPH08114652A (ja) | 1994-10-13 | 1994-10-13 | 半導体集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08114652A true JPH08114652A (ja) | 1996-05-07 |
Family
ID=17523562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6273131A Pending JPH08114652A (ja) | 1994-10-13 | 1994-10-13 | 半導体集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08114652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211874A (ja) * | 1983-05-17 | 1984-11-30 | Ando Electric Co Ltd | 集積回路試験装置 |
| JPH05126918A (ja) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ｌｓｉテスト方法 |
-
1994
- 1994-10-13 JP JP6273131A patent/JPH08114652A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211874A (ja) * | 1983-05-17 | 1984-11-30 | Ando Electric Co Ltd | 集積回路試験装置 |
| JPH05126918A (ja) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ｌｓｉテスト方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
| EP1849019B1 (en) | Method and system for scheduling tests in a parallel test system | |
| US6078189A (en) | Dynamic test reordering | |
| US7324982B2 (en) | Method and apparatus for automated debug and optimization of in-circuit tests | |
| US7137083B2 (en) | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure | |
| KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
| US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| WO2007113940A1 (ja) | 半導体検査装置 | |
| Pan et al. | Estimating error rate in defective logic using signature analysis | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| TW552424B (en) | Screening of semiconductor integrated circuit devices | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| JPH08114652A (ja) | 半導体集積回路の試験方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| KR100780849B1 (ko) | 샷 단위의 웨이퍼 검사 방법 | |
| US6212655B1 (en) | IDDQ test solution for large asics | |
| US6883113B2 (en) | System and method for temporally isolating environmentally sensitive integrated circuit faults | |
| JPH09181134A (ja) | 半導体集積回路装置の検査装置および方法 | |
| JP2003167033A (ja) | テストプログラムのデバッグ方法 | |
| JP2000155156A (ja) | 半導体集積回路の故障診断装置 | |
| JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPH11337626A (ja) | 実装基板の不良検査方法 |