CN1091259C - 用于检测半导体器件测试设备操作错误的方法 - Google Patents
用于检测半导体器件测试设备操作错误的方法 Download PDFInfo
- Publication number
- CN1091259C CN1091259C CN97121820A CN97121820A CN1091259C CN 1091259 C CN1091259 C CN 1091259C CN 97121820 A CN97121820 A CN 97121820A CN 97121820 A CN97121820 A CN 97121820A CN 1091259 C CN1091259 C CN 1091259C
- Authority
- CN
- China
- Prior art keywords
- data
- testing apparatus
- test
- operating mistake
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 135
- 238000010200 validation analysis Methods 0.000 claims 1
- 238000002405 diagnostic procedure Methods 0.000 abstract 1
- 238000010998 test method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000009666 routine test Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明涉及一种用于检测用以确定待测半导体器件是好还是失效的测试***的测试设备操作错误的方法。本方法包括周期性地把数据输入到器件的步骤及检查能否读出原封不动的数据,以检测该测试设备的操作错误。
Description
本发明一般涉及一种用于检测半导体器件测试设备操作错误的检测方法,尤其是,本发明涉及一种用于检测测试设备应用诊断程序把已失效的器件作为好器件进行错误分类的操作错误的检测方法。
一般,半导体器件产品要经过各种测试,以保证其电性能的可靠性。测试项目依赖于待测试半导体器件的品种而进行改变。
下面,将描述用于存储半导体器件的测试过程。用于存储器件的测试项目可分为两类:第一,用于测试DC参数的直流(DC)项目,比如说器件的电功耗;以及第二,用于测试AC参数的交流(AC)项目,象器件的数据存储性能等。AC测试对主要作用在于存储数据的存储器件尤为重要。借助于以各种时序、电压电平和图形把数据写入待测器件进行AC测试,以及检查是否可以取回原封不动的数据,从而确定失效。用于这一目的的测试设备将在下文进行说明。
图1是现有的测试***的方框图。参照图1,该测试***50包括一个测试设备51,用于检验待测器件的电性能和一个装卸装置53,该装卸装置53用于把器件装到/从该测试设备51中卸下。测试设备51和装卸装置53的工作由测试程序进行控制,并且该测试设备51与装卸装置53电连接起来。
当测试设备51向装卸装置53输送一个启动测试信号时,装卸装置53检起待测器件并把使之与测试设备51电连接。接着,该测试设备51把电测试信号输入到器件中并测量从该器件的输出,从而根据测度程序确定器件是好还是坏了。装卸装置53还把该器件从测试设备51上卸下来,并根据测试结果分类为合格或不合格。
对存储器件的测试可应用如上所述的测试***进行。同时,象许多其他设备一样测试设备可能出毛病或有故障。测试设备的大多数故障是操作出错。
在测试设备的工作中会有各种错误。其主要错误在于,由于测试设备的操作错误把好器件分作为失效器件。这种错误类型对测试过程的成品率没有明显影响,因为失效了的器件往往已经过失效原因分析的再测试,而当从某一测试项目产生许多不合格产品时,操作者或工程师会停止和检查测试设备,以找出任何可能的操作错误。
另一方面,由于测试设备的操作错误而把失效的器件分作好器件时,已失效的器件会对器件的质量控制造成不可补偿的损害。更加糟糕的是,对于这种情况,错分的好器件不经过再次测试,使得把失效器件分作好器件的测试设备操作错误不能被检查出来。
在测试的过程中,用由测试设备制造商提供的诊断程序执行检查该测试设备的操作错误。然而,该诊断程序是有限的,因为检测测试设备的内部工作,而测试设备又不能利用从装置输出的数据。况且,必须把不同的程序加到要求对其起作用的不同工作和电压条件和因而具有不同内部工作模式的存储器件上。另外,采用自动检测程序的测试需要相当长的时间周期。比如说,采用T5581H型测试设备(Advantest)约3个小时才能完成应用自动检测程序的测试。
因而,本发明的目的在于提供一种用于检测测试设备操作错误的方法,防止把失效器件错分为好器件,并且在其工作期间也允许检查测试设备和减少检查所需要的时间。
根据本发明的一个方面,提供一种用于检测测试***的测试设备操作错误的测试方法,以确定待测器件是好还是失效,所述方法包括步骤:
(a)把待测的半导体器件装到和电连接到测试设备上;
(b)借助于该测试设备的运行把电测试信号输入到该器件中;
(c)把从该器件的输出值与预定的期望值进行比较,以确定该器件是好还是坏,并相应地使之进行分类;以及
(d)把数据输入该器件且检查是否能取回原封不动的数据,以检测该测试设备的操作错误。
参照结合附图作出的下述详细说明本发明的这些和其他各个特点将容易理解,其中相同的标号表示相同的结构元件,其中:
图1是用于测试半导体器件的方框图;
图2是用于测试半导体器件的测试***的示意透视图;
图3是用于描述根据本发明的检测测试设备的操作错误过程的流程图;
图4是用于检测根据本发明的测试设备的操作错误的诊断程序流程图。
现在将参照各个附图更详细地说明本发明。
图2是用于测试半导体器件的测试***的示意透视图;及图3是用于描述根据本发明的检测测试设备的操作错误工作过程的流程图。参照图2和3,该测试设备10包括:一个测试设备11,用于检测待测器件的电性能;和一个装卸装置13,用于给测试设备11装上/卸下该器件。
根据从操作者或测试程序来的指令,该测试设备11把用于开始其工作的信号输送到装卸装置13。于是,该装卸装置13把从管道16来的器件输送到测试插座12上,使器件与测试设备11电连接(图3中的20)。
接着,该测试设备11,根据测试程序,把电测试信号输入到器件中(图3中的21)。测试信号包括:电源信号、控制信号、地址信号和输入数据。通过控制控制信号的的时序确定该器件的操作模式,并把数据‘0’或‘1’存入依赖于输入数据电压电平的器件。
当把数据存储到器件中时,测试设备11将根据测试信号把它读出。该测试设备11测量从器件输出的数据并把它与期望的值进行比较,确定该器件是合格(或好)还是失效(或不合格)。若从其输出值与预定的期望值一样就确定作为合格器件,而若从其输出值与预定的期望值不一样就确定作为失效器件。把确定输送到装卸装置13,以便相应地对器件进行分类。当把测试设备11的信号输入到装卸装置13时,该装卸装置13的分类器14依赖于测试结果进行分类,并把从测试插座12上移动的器件卸下。把好的器件放置到已合格的管道17中,而失效的则放置到用于失效的管道18中(图3中的23)。
对每个单独的存储半导体器件都重复测试的周期。在测试周期期间,该测试设备通过其工作或功能用周期性把一定的数据写入待测试器件进行检查和检查因该器件是否能取回原封不动的数据(图3中的23)。
应该指出,对器件的每个专用管脚I/O都应执行该测试设备的诊断程序,而不象其他常规测试设备程序,并且还应该加上数据‘0’以及数据‘1’。为了测试半导体集成电路器件,应该把从多个I/O管脚来的多位数据与多个期望值相应的各自之一进行比较,以确定曾经出现的错误。比如说,当器件有八个I/O管脚时,输出数据是‘00001111’,而要求的输出值是‘00001110’,则把该器确定为失效。立刻检查从多个I/O管脚来的多个数据,而不检查从各个I/O管脚来的各个数据的这样的测试方式可以节省时间。
但是,根据本发明的测试设备诊断程序,不必要检查各个I/O管脚,因为出错的部分被正常部分所妨碍,结果是检测测试设备的操作错误失败了。比如说,假设这样一种情况,检查器件八(8)I/O管脚的第7个I/O管脚的数据‘0’的测试设备的部分有操作错误而其余部分正常。当输出数据‘00001111’和存储数据为‘00001111’时,该测试设备将读出输出数据为‘00001111’。所以,该测试设备明显地看来正常工作。然而,若存储的数据为‘11110000’,测试设备读出数据为‘11110010’,则可以检测出了测试设备的操作错误。
这就是说,由于测试设备诊断的结果可能按照输出数据的图形而改变,对各个I/O管脚应检查各自的数据。比如说,当采用具有八个I/O管脚的器件时,把数据‘0’输入到该器件所有相应的I/O管脚,并把从每个I/O管脚输出的数据与期望值进行比较,以确定器件是好还是失效。然后,把数据‘0’输入到该器件所有相应的I/O管脚,并把从每个I/O管脚输出的数据与期望值进行比较,以确定器件是好还是失效。用这样的过程,不需要检查所有的有关与一个I/O管脚连接的数据的输出数据,就足以检查几个,例如3-4个存储器单元。因此,用于测试设备诊断的总时间将小于0.2秒。
根据本发明的测试设备诊断或测试方法其特征在于,强制地把正常器件转变成出错的器件,而后检查该测试设备,能识别强制的错误与否。更详细地说,比如,假设从第一I/O管脚来的正常输出数据为‘1’,期望值设定为‘0’,而后有测试设备对这些值进行比较。换句话说,通过把一个与从该器件来的数据相反的数据输入到测试设备和有测试设备对其进行比较,就可以执行检查。如果测试设备确定为合格或好器件,则该测试设备存在操作错误,而当测试设备确定为失效器件时,则该测试设备工作正常。一旦证实该测试设备操作错误时,就在显示装置上显示出表明出错的信息,同时停止测试设备工作以便对其进行检修。在该错误被检修过后,测试设备又开始其运行。
根据本发明的测试方法的过程,将参照图4进行叙述。图4是用于检测根据本发明的测试设备的操作错误的诊断程序流程图。
用装卸装置把待测器件装到(30)和电连接到测试设备(31)上。测试设备把电测试信号输入到器件(32)中,并对每一测试项进行测试。接着,取决于测试结果,测试设备确定该器件是好还是失效,并相应地加以分类(33)。在对一个器件测试完成后,就对下一个器件开始进行测试。在进行完预定数量的测试之后,执行本发明的测试设备的诊断操作(40)。该预定的数量可以由本领域的技术人员例如操作者依据测试的品种、使用测试设备之间的时间周期、器件的品种之类进行选择。
应用诊断程序测试过程(35)执行如下:把一个数据0输入到所有器件的各个I/O管脚,并把从每一个I/O管脚输出的数据与第二期望值进行比较。取决于上述的比较结果,确定器件是好还是失效,通过重复上述的操作过程证实用该测试设备确定的结果。
若通过测试检测出没有操作错误,则用测试设备重新开始对器件的测试。当然,测试数据应复位为0。另一方面,若通过测试检测出了操作错误,则重复上述的测试过程(37)。当再次检测出了同样的错误时,就在显示装置上显示出表示错误的信息(38),同时,停止该测试设备工作对其进行检修。否则的话,当没有检测出同样的错误时,返回步骤(35)。
根据本发明的测试方法,本测试设备的任何操作错误,可能把失效半导体器件作为合格,都可以被检查出来或加以防止,提供对半导体器件可靠性的改善和防止莫名其妙的器件质量失效。进而,当已检测出测试设备的操作错误时,可马上停止测试设备工作用以检测该测试设备,行使对测试设备的有效控制。而且,本发明的测试方法还可以用于检测任何用常规自动检测程序无法测出的故障。还有优点是,可以不管测试程序而执行测试半导体器件。
虽然,已经详细叙述本发明的优选实施例,应该清楚地知道,在这里很显然对本领域的技术人员来讲,基于本发明的构思的许多改变和/或修改仍将落入由附属权利要求书所限定的本发明的精神和范围之内。
Claims (10)
1.一种用于检测用以确定待测半导体器件是好还是失效的测试***的测试设备操作错误的方法,所述方法包括步骤:
(a)把待测半导体器件装到和电连接到测试设备上;
(b)借助于该测试设备的运行把电测试信号输入到该器件中;
(c)把从该器件的输出值与预定的期望值进行比较,以确定该器件是好还是失效,并相应地使之进行分类;以及
(d)把数据输入到该器件且检查是否能取回原封不动的数据,以检测该测试设备的操作错误。
2.根据权利要求1所述的方法,其特征在于,所述的半导体器件是存储器半导体器件。
3.根据权利要求1所述的方法,其特征在于,所述的器件具有多个I/O管脚,并且对每一个单个I/O管脚执行所述的步骤(d)。
4.根据权利要求1所述的方法,其特征在于,周期性地对该器件执行所述的步骤(e)。
5.根据权利要求1所述的方法,其特征在于,所述的步骤(d)包括下列步骤:
(d-1)把数据‘0’输入到该器件的所有相应的各个I/O管脚上;
(d-2)把从每一个I/O管脚输出的数据与第一期望值进行比较;
(d-3)确定该器件是好还是失效;
(d-4)把数据‘1’输入到该器件的每一个I/O管脚上;
(d-5)把从每一个I/O管脚输出的数据与第二期望值进行比较;以及
(d-6)确定该器件是好还是失效。
6.根据权利要求5所述的方法,其特征在于,所述的第一和第二期望值与各自相应的正常值相反。
7.根据权利要求5所述的方法,其特征在于,所述的从该器件输出的数据与各自相应的正常值相反。
8.根据权利要求1所述的方法,其特征在于,所述的步骤(d)包括步骤(d′)把数据输入到该器件;(d″)检查是否能取回原封不动的数据以确定是否有任何操作错误;以及,(d)如果没有操作错误,就返回步骤(a),或若是有操作错误,则重复步骤(d′)和(d″)以证实操作错误。
9.根据权利要求8所述的方法,还包括:当该步骤证实有操作错误时,则停止测试设备工作的步骤,并且把操作错误通知操作者。
10.根据权利要求8所述的方法,还包括:在步骤(d)中,其中没有操作错误时,有一个返回步骤(d′)和(d″)的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR29709/97 | 1997-06-30 | ||
KR1019970029709A KR100245795B1 (ko) | 1997-06-30 | 1997-06-30 | 테스트의 동작 오류 검사 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1204056A CN1204056A (zh) | 1999-01-06 |
CN1091259C true CN1091259C (zh) | 2002-09-18 |
Family
ID=19512666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97121820A Expired - Fee Related CN1091259C (zh) | 1997-06-30 | 1997-11-28 | 用于检测半导体器件测试设备操作错误的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5940413A (zh) |
JP (1) | JPH1138085A (zh) |
KR (1) | KR100245795B1 (zh) |
CN (1) | CN1091259C (zh) |
TW (1) | TW373281B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100259322B1 (ko) * | 1998-01-15 | 2000-06-15 | 윤종용 | 반도체소자 검사장비의 안정도 분석방법 |
DE10209078A1 (de) * | 2002-03-01 | 2003-09-18 | Philips Intellectual Property | Integrierter Schaltkreis mit Testschaltung |
JP4026625B2 (ja) | 2004-07-23 | 2007-12-26 | セイコーエプソン株式会社 | 電気光学装置、電子機器および実装構造体 |
WO2008051107A1 (en) * | 2006-10-26 | 2008-05-02 | Motorola Inc. | Testing of a test element |
US7913140B2 (en) * | 2008-07-16 | 2011-03-22 | International Business Machines Corporation | Method and device to detect failure of static control signals |
CN101871763B (zh) * | 2009-04-22 | 2013-01-09 | 京元电子股份有限公司 | 测试站自动对位方法与装置 |
CN103217816B (zh) * | 2013-04-01 | 2016-01-20 | 深圳市华星光电技术有限公司 | 阵列基板的检测方法、检测台和检测设备 |
CN103235254B (zh) * | 2013-04-25 | 2016-03-02 | 杭州和利时自动化有限公司 | 一种可编程逻辑器件的检测方法和检测*** |
TWI611999B (zh) * | 2017-08-15 | 2018-01-21 | 致茂電子股份有限公司 | 可避免誤分料之電子元件檢測設備及其檢測方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4985988A (en) * | 1989-11-03 | 1991-01-22 | Motorola, Inc. | Method for assembling, testing, and packaging integrated circuits |
JPH03170885A (ja) * | 1989-11-30 | 1991-07-24 | Ando Electric Co Ltd | Dc測定部と複数のdutとの順次接続回路 |
AU1412592A (en) * | 1991-12-23 | 1993-07-28 | Caterpillar Inc. | Vehicle diagnostic control system |
JPH05256897A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | Icテストシステム |
-
1997
- 1997-06-30 KR KR1019970029709A patent/KR100245795B1/ko not_active IP Right Cessation
- 1997-11-22 TW TW086117505A patent/TW373281B/zh not_active IP Right Cessation
- 1997-11-28 CN CN97121820A patent/CN1091259C/zh not_active Expired - Fee Related
- 1997-12-12 JP JP9342943A patent/JPH1138085A/ja active Pending
-
1998
- 1998-05-19 US US09/081,030 patent/US5940413A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100245795B1 (ko) | 2000-03-02 |
CN1204056A (zh) | 1999-01-06 |
US5940413A (en) | 1999-08-17 |
JPH1138085A (ja) | 1999-02-12 |
KR19990005511A (ko) | 1999-01-25 |
TW373281B (en) | 1999-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6971054B2 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
US5633812A (en) | Fault simulation of testing for board circuit failures | |
JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
US6078189A (en) | Dynamic test reordering | |
KR100493058B1 (ko) | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 | |
US5510704A (en) | Powered testing of mixed conventional/boundary-scan logic | |
CN1153347A (zh) | 总线分析器及其测试内总线的方法 | |
US7930130B2 (en) | Method and system for reducing device test time | |
US5387862A (en) | Powered testing of mixed conventional/boundary-scan logic | |
CN1091259C (zh) | 用于检测半导体器件测试设备操作错误的方法 | |
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
JP2018170418A5 (zh) | ||
EP0611036B1 (en) | Method for automatic open-circuit detection | |
US6160517A (en) | Method and apparatus for testing electronic systems using electromagnetic emissions profiles | |
EP1624464A1 (en) | Built-in self diagnosis device for a random access memory and method of diagnosing a random access memory | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
US5999468A (en) | Method and system for identifying a memory module configuration | |
CN115422091A (zh) | 一种固件调试方法及装置、电子设备、存储介质 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
KR100253707B1 (ko) | 반도체 메모리소자의 테스트장치 및 방법 | |
Elhamawy et al. | Scenario-based Test Content Optimization: Scan Test vs. System-Level Test | |
JP2627929B2 (ja) | 検査装置 | |
US20030002362A1 (en) | Method for assessing the quality of a memory unit | |
CN115774432A (zh) | 核电数字仪控***可靠性测试方法及装置 | |
Brennan et al. | Manpower Requirements of the Electronic Sub‐Assembly Test Process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |