JPH11232795A - ビットクロック再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部からの周波数検出用クロックを必要とせ
ず、デジタル入力信号のみにて所望の周波数のビットク
ロックを得られるビットクロック再生装置を実現する。 【解決手段】 ＶＣＯ回路１と分周器２と位相比較器３
とループフィルタ４とからなるＰＬＬ回路に、デジタル
入力信号のデータフォーマットから同期を検出するフレ
ーム同期検出回路５と、その検出結果を一定期間モニタ
するタイマー回路６と、デジタル入力信号と分周器２の
出力信号とを入力とする簡易周波数比較回路７とを設
け、フレーム同期検出回路５およびタイマー回路６によ
りＰＬＬの疑似同期状態を検出して、簡易周波数比較回
路７により所望の周波数へＶＣＯ回路１の発振出力をシ
フトさせるように位相比較器３を制御することで、正し
い周波数でロックするビットクロック再生動作を実現す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル入力信号
からその入力信号を受信するためのクロック再生を行う
ビットクロック再生装置に関する。

【０００２】

【従来の技術】音声信号をデジタル伝送するＢＳ放送等
においては、デジタル信号の受信装置において受信信号
に同期したビットクロックを再生することが必要とな
る。従来、ビットクロック再生機能を得るための回路と
しては、電圧制御型発振器（以下「ＶＣＯ回路」と記述
する）と、その発振出力を分周する分周器と、その分周
器の出力と受信したデジタル信号との位相比較を行う位
相比較器と、その位相比較器の出力をＶＣＯ回路への入
力電圧へ変換するループフィルタ等からなるＰＬＬ回路
にて実現される。

【０００３】以下、図面を参照しながら従来のＰＬＬ回
路を用いたビットクロック再生装置について説明する。
図３は従来のビットクロック再生装置の構成を示すブロ
ック図である。図３において、３１はＶＣＯ回路、３２
は分周器、３３は位相比較器、３４はループフィルタ、
３５は周波数比較回路である。

【０００４】この従来のビットクロック再生装置は、Ｖ
ＣＯ回路３１と、分周器３２と、位相比較器３３と、ル
ープフィルタ３４と、周波数比較回路３５とを備えてい
る。以上のように構成された従来のビットクロック再生
装置の動作について、以下に説明する。ＶＣＯ回路３１
の発振出力を分周器３２で所定の分周比に分周した後、
その分周出力とビットクロックを再生させるデジタル入
力信号とを位相比較器３３に入力して位相比較を行い、
その出力をループフィルタ３４へ入力する。位相比較器
３３とループフィルタ３４にて位相比較結果の位相差分
を打ち消すようにＶＣＯ回路３１を制御するためのアナ
ログ電圧を発生してＶＣＯ回路３１へ入力することで、
デジタル入力信号に位相同期したクロックを再生するＰ
ＬＬ回路を構成する。この場合、デジタル入力信号は”
１”、”０”のランダムデータであるため、このデジタ
ル入力信号を用いて位相比較は行えるが周波数の比較は
行うことができない。このため、ＶＣＯ回路３１の周波
数可変範囲が広い場合、所望のビットクロック周波数の
整数倍または整数分の１の周波数にロックする可能性が
ある。場合によっては所望の周波数の整数比の周波数に
ロックすることも考えられる。この所望の周波数以外の
周波数にＰＬＬがロックしている状態を、以後、疑似同
期状態と記述する。この疑似同期状態を避けるために周
波数比較回路３５を設けている。すなわち、基準となる
周波数検出用クロックを外部から入力してその周波数検
出用クロックと分周器３２の出力との周波数比較を周波
数比較回路３５にて実施することで疑似同期状態を検出
し、それによってＶＣＯ回路３１の発振出力を所望の周
波数方向へシフトさせるように位相比較器３３の出力を
制御し、所望の周波数にＰＬＬがロックするようにして
いる。

【０００５】

【発明が解決しようとする課題】上記従来の構成では、
外部にて周波数検出用クロックを作成して周波数比較回
路３５へ入力する必要があるため、周波数検出用クロッ
クを発生するための発振器等の外付け部品点数が増大す
るという課題があった。本発明は、上記のような従来の
課題を解決するものであり、外部からの周波数検出用ク
ロックを必要とせず、デジタル入力信号のみにて所望の
周波数のビットクロックを得られるビットクロック再生
装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明のビットクロック
再生装置は、電圧制御型発振器と、この電圧制御型発振
器の発振出力を所定の分周比で分周したクロックを出力
する分周器と、この分周器の出力信号および外部からの
デジタル入力信号を入力して位相比較する位相比較器
と、この位相比較器の出力を電圧制御型発振器へ入力す
るためのアナログ電圧へ変換するループフィルタと、デ
ジタル入力信号のデータフォーマットからデジタル入力
信号と分周器の出力信号との同期検出を行う同期検出手
段と、この同期検出手段の出力を所定の期間モニタし、
所定の期間内に同期検出手段による同期検出が無いとき
に制御信号を発するタイマー回路と、このタイマー回路
の制御信号に応答して、デジタル入力信号と分周器の出
力信号とを入力して簡易な周波数比較を行い、その比較
結果に基づいて位相比較器の出力を制御する簡易周波数
比較回路とを備えている。

【０００７】この構成によれば、同期検出手段およびタ
イマー回路により、デジタル入力信号のデータフォーマ
ットから所定の期間同期検出状態をモニタすることで疑
似同期状態を検出し、疑似同期状態を検出したときに、
簡易周波数比較回路によりそれを外すようにＰＬＬ制御
を行うことで、従来のように外部から周波数検出用クロ
ックを入力する必要なく、所望の周波数のビットクロッ
ク再生が可能となる。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は本発明の実施
の形態のビットクロック再生装置の構成を示すブロック
図である。図１において、１はＶＣＯ回路、２は分周
器、３は位相比較器、４はループフィルタ、５はデジタ
ル入力信号のデータフォーマットからフレーム同期を検
出するフレーム同期検出回路（同期検出手段）、６はフ
レーム同期検出回路５の検出結果を所定の期間モニタす
るタイマー回路、７はデジタル入力信号および分周器２
の出力信号を入力して簡易な周波数比較を行う簡易周波
数比較回路である。

【０００９】本実施の形態のビットクロック再生装置
は、ＶＣＯ回路１と分周器２と位相比較器３とループフ
ィルタ４とからなるＰＬＬ回路に、疑似同期状態を検出
するためにフレーム同期検出回路５およびタイマー回路
６を設け、それにより疑似同期状態を検出したときにデ
ジタル入力信号と分周器２の出力信号との簡易な周波数
比較を行い、その比較結果に基づいて位相比較器３の出
力を制御する簡易周波数比較回路７を設けたものであ
る。

【００１０】以上のように構成された本実施の形態のビ
ットクロック再生装置について、その動作例を以下に説
明する。まず、ＶＣＯ回路１、分周器２、位相比較器
３、ループフィルタ４により、ＶＣＯ回路１の発振出力
をデジタル入力信号の位相に同期させるＰＬＬ回路を構
成している。この場合、従来の技術でも説明したように
所望のビットクロック周波数以外の周波数にロックした
疑似同期状態になる場合がある。そこで、フレーム同期
検出回路５によりデジタル入力信号から同期検出を行
う。フレーム同期検出回路５はＶＣＯ回路１の発振出力
から作られたクロックで動作するものとする。このフレ
ーム同期検出回路５で用いるクロックは位相比較器３の
構成によって位相比較器３のクロック（分周器２の出
力）と分周比が異なる。例えば、ＢＳ放送用ＬＳＩで
は、位相比較器３には１．０２４ＭＨｚのクロックを、
フレーム同期検出回路５には位相比較器３の２倍の２．
０４８ＭＨｚのクロックを用いる。分周器２で、位相比
較器３へ入力するクロックと、フレーム同期検出回路５
へ入力するクロックとの両方を発生させてもよい。以下
に、デジタル入力信号がＢＳ放送の音声データである場
合を例にして説明する。

【００１１】ＢＳ放送の音声データは２０４８ビットを
１フレームとした単位で伝送され、伝送レートは２．０
４８Ｍビット／ｓｅｃ（１フレーム／ｍｓｅｃ）であ
る。ここで各フレームの先頭には受信側でフレーム同期
をとるために１６ビットの同期コードが必ず付加されて
いる。受信側でフレーム同期を検出する場合、受信機に
よって差はあるものの、まず１６ビットの同期コードを
検出して、その後１ｍｓｅｃ周期で同期コードと同一の
１６ビットのパターンが数フレーム連続したことを確認
した場合、フレーム同期を確立する。また、同期を解除
する場合は、同期確立したフレーム周期の先頭で１６ビ
ットの同期コードに対して、所定のビット数以上の誤り
が数フレーム連続した場合にフレーム同期を解除する。
このため、ＰＬＬが疑似同期状態になり、例えば所望の
ビットクロック周波数のｎ倍（ｎは１以外）の周波数に
なった場合、フレーム同期検出回路５は１フレームを１
／ｎ（ｍｓｅｃ）周期で認識することになり、このた
め、１／ｎ（ｍｓｅｃ）の周期で同期コードと同一パタ
ーンが毎周期存在しなければ、フレーム同期は確立され
ない。ＢＳ放送の音声データでは、２０４８ビットから
先頭同期コード１６ビットを除いた残りの２０３２ビッ
トはランダムな放送データであり、１／ｎ（ｍｓｅｃ）
の周期で同期コードと同一パターンが毎周期存在するこ
とはあり得ないため、フレーム同期が確立されることは
ない。

【００１２】したがって、フレーム同期検出回路５の同
期検出状態をタイマー回路６により一定期間モニタし
て、その期間内で同期が検出されなかった場合、疑似同
期状態であると判断し、その場合、簡易周波数比較回路
７によりデジタル入力信号と分周器２の出力とで簡易的
な周波数比較を行う。また、タイマー回路６のモニタす
る一定期間内で同期が検出された場合には、簡易周波数
比較回路７による制御は行わない。タイマー回路６は、
フレーム同期検出回路５と同一クロックを使用し、モニ
タする期間は、フレーム同期確立するためのフレーム設
定回数に対して十分大きい回数とする。例えば、同期コ
ードを３フレーム連続検出した場合に同期確立するよう
なシステムにおいて、数１０フレーム程度モニタして同
期確立しない場合は疑似同期状態と判断する。何フレー
ムが最適であるかはシステムによって異なる。

【００１３】ここで、簡易周波数比較回路７について図
面を参照しながら説明する。図２は簡易周波数比較回路
７のタイミングチャートである。デジタル入力信号はラ
ンダムなデータであるため、その信号が変化する時間は
本来のビットレートの整数倍の時間でランダムに変化す
ることになる。しかしながら、充分長い期間モニタして
その中での最小レートで変化するデータを見つければ、
そのレートが所望のビットクロックのレートと判断して
問題ない。この最小レートの時間内に分周器２の出力ク
ロックが何発存在するかで周波数比較を行う。疑似同期
状態とは基本的には所望の周波数の整数倍または整数分
の１の周波数にロックした状態と考えられるので、例え
ばデータの最小レートの時間内に分周器２の出力クロッ
クが２発以上存在した場合、周波数が高すぎると判断し
てＶＣＯ回路１の発振周波数を低くするように位相比較
器３の出力を制御する。逆にデータの最小レートの中に
分周器２の出力クロックが２発以上存在しなかった場
合、発振周波数が低すぎると判断してＶＣＯ回路１の発
振周波数を高くするように位相比較器３の出力を制御す
る。なお、所望の正しい周波数にロックしている場合に
は、フレーム同期検出回路５により同期が確立している
ので、簡易周波数比較回路７による制御は行わない。

【００１４】以上のように本実施の形態によれば、フレ
ーム同期検出回路５およびタイマー回路６により、デジ
タル入力信号のデータフォーマットから一定期間同期検
出状態をモニタすることで疑似同期状態を検出し、疑似
同期状態を検出したときに、簡易周波数比較回路７によ
り所望の周波数へＶＣＯ回路１の発振出力をシフトさせ
るように位相比較器３を制御することで、所望の周波数
のビットクロック再生が可能となる。したがって、デジ
タル入力信号のみから正しいビットクロック再生動作が
可能となり、従来のように外部から周波数検出用クロッ
クを入力する必要なく、外づけ部品等を削減できる。

【００１５】

【発明の効果】以上のように本発明によれば、同期検出
手段およびタイマー回路により、デジタル入力信号のデ
ータフォーマットから所定の期間同期検出状態をモニタ
することで疑似同期状態を検出し、疑似同期状態を検出
したときに、簡易周波数比較回路によりそれを外すよう
にＰＬＬ制御を行うことで、所望の周波数のビットクロ
ック再生が可能となる。したがって、デジタル入力信号
のみから正しいビットクロック再生動作が可能となり、
従来のように外部から周波数検出用クロックを入力する
必要なく、外づけ部品等を削減できる。

【図面の簡単な説明】

【図１】本発明の実施の形態のビットクロック再生装置
の構成を示すブロック図。

【図２】本発明の実施の形態における簡易周波数比較回
路のタイミングチャート。

【図３】従来のビットクロック再生装置の構成を示すブ
ロック図。

【符号の説明】

１ ＶＣＯ回路 ２ 分周器 ３ 位相比較器 ４ ループフィルタ ５ フレーム同期検出回路 ６ タイマー回路 ７ 簡易周波数比較回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電圧制御型発振器と、この電圧制御型発
   振器の発振出力を所定の分周比で分周したクロックを出
   力する分周器と、 この分周器の出力信号および外部からのデジタル入力信
   号を入力して位相比較する位相比較器と、 この位相比較器の出力を前記電圧制御型発振器へ入力す
   るためのアナログ電圧へ変換するループフィルタと、 前記デジタル入力信号のデータフォーマットから前記デ
   ジタル入力信号と前記分周器の出力信号との同期検出を
   行う同期検出手段と、 この同期検出手段の出力を所定の期間モニタし、前記所
   定の期間内に前記同期検出手段による同期検出が無いと
   きに制御信号を発するタイマー回路と、 このタイマー回路の制御信号に応答して、前記デジタル
   入力信号と前記分周器の出力信号とを入力して簡易な周
   波数比較を行い、その比較結果に基づいて前記位相比較
   器の出力を制御する簡易周波数比較回路とを備えたビッ
   トクロック再生装置。