JPH0642663B2 - ディジタル通信方式の中間中継局 - Google Patents
ディジタル通信方式の中間中継局Info
- Publication number
- JPH0642663B2 JPH0642663B2 JP6021988A JP6021988A JPH0642663B2 JP H0642663 B2 JPH0642663 B2 JP H0642663B2 JP 6021988 A JP6021988 A JP 6021988A JP 6021988 A JP6021988 A JP 6021988A JP H0642663 B2 JPH0642663 B2 JP H0642663B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- relay station
- intermediate relay
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ディジタル通信方式の中間中継局のクロック切替に関
し、 クロック切替に伴う後段に装置における同期外れを防止
するクロックを送出することを目的とし、 相互に回線切替可能に構成された少くとも１つの現用回
線系統および予備回線系統を有するディジタル通信方式
の現用回線系統および予備回線系統のそれぞれの送信側
と受信側との間に設けられた中間中継局であって、各中
間中継局が、送信側からのクロックに応答して受信デー
タをフレーム同期させるフレーム同期回路と、所定のク
ロックを発生するマスタオシレータと、前記フレーム同
期回路で検出した同期外れ信号のレベルに応答して前記
送信側からのクロックと前記マスタオシレータのクロッ
クとのいずれかを切替えて出力するスイッチ回路と、該
スイッチ回路からのクロックの切替えに伴うクロック周
波数差を所定の応答性で切替えられたクロック周波数ま
で連続的に変化させるクロック連続変化回路と該クロッ
ク連続変化回路の出力クロックに応答して送信側からの
受信データをフレーム同期させてフレーム同期信号発生
回路とを具備するように構成する。
し、 クロック切替に伴う後段に装置における同期外れを防止
するクロックを送出することを目的とし、 相互に回線切替可能に構成された少くとも１つの現用回
線系統および予備回線系統を有するディジタル通信方式
の現用回線系統および予備回線系統のそれぞれの送信側
と受信側との間に設けられた中間中継局であって、各中
間中継局が、送信側からのクロックに応答して受信デー
タをフレーム同期させるフレーム同期回路と、所定のク
ロックを発生するマスタオシレータと、前記フレーム同
期回路で検出した同期外れ信号のレベルに応答して前記
送信側からのクロックと前記マスタオシレータのクロッ
クとのいずれかを切替えて出力するスイッチ回路と、該
スイッチ回路からのクロックの切替えに伴うクロック周
波数差を所定の応答性で切替えられたクロック周波数ま
で連続的に変化させるクロック連続変化回路と該クロッ
ク連続変化回路の出力クロックに応答して送信側からの
受信データをフレーム同期させてフレーム同期信号発生
回路とを具備するように構成する。
本発明はディジタル通信方式に関するものであり、より
特定的には複数の現用回線系統と現用回線系統の１つを
バックアップする予備回線系統とを有するディジタル無
線通信方式における中間中継局のクロック切替方式に関
する。
特定的には複数の現用回線系統と現用回線系統の１つを
バックアップする予備回線系統とを有するディジタル無
線通信方式における中間中継局のクロック切替方式に関
する。
第５図に本発明の中間中継局が適用されるディジタル通
信方式の構成図を示す。当該ディジタル通信方式は複数
の現用回線系統１〜２と、１つの予備回線系統３と、送
信側の設けられたパターン発生器４０と、受信側に設け
られたパターン検出器５０とで構成される。現用回線系
統１は、送信側に搬送端局装置（図示せず）からの送信
データＴ−Ｄ１を入力する第１の切替回路１１、バイポ
ーラ・ユニポーラ変換回路１２、第２の切替回路１３、
変調器１４、送信機（図示せず）およびアンテナ（図示
せず）を有する。現用回線系統１はまた受信側に、受信
用アンテナ（図示せず）、受信機（図示せず）、復調器
１６、第３の切替回路１７、ユニポーラ・バイポーラ変
換回路１８および第４の切替回路１９を有する。これら
送信側と受信側との間に中継回線が存在し、中間中継局
１５が存在し得る。他の現用回線系統２および予備回線
系統３も上部と同様の構成となっている。
信方式の構成図を示す。当該ディジタル通信方式は複数
の現用回線系統１〜２と、１つの予備回線系統３と、送
信側の設けられたパターン発生器４０と、受信側に設け
られたパターン検出器５０とで構成される。現用回線系
統１は、送信側に搬送端局装置（図示せず）からの送信
データＴ−Ｄ１を入力する第１の切替回路１１、バイポ
ーラ・ユニポーラ変換回路１２、第２の切替回路１３、
変調器１４、送信機（図示せず）およびアンテナ（図示
せず）を有する。現用回線系統１はまた受信側に、受信
用アンテナ（図示せず）、受信機（図示せず）、復調器
１６、第３の切替回路１７、ユニポーラ・バイポーラ変
換回路１８および第４の切替回路１９を有する。これら
送信側と受信側との間に中継回線が存在し、中間中継局
１５が存在し得る。他の現用回線系統２および予備回線
系統３も上部と同様の構成となっている。
現用回線系統１は、バイポーラ形式の送信データＴ−Ｄ
１を切替回路１１を介してバイポーラ・ユニポーラ変換
回路１２に印加し、ユニポーラ信号に変換する。ユニポ
ーラ信号は切替回路１３を介して変調器１４に入力さ
れ、例えば４相ＰＳＫ変調されて送信機および送信側ア
ンテナを介して送出される。該送出信号は中間中継局１
５で受信され、クロックおよびキャリヤが再生され、再
び受信側に向けて送出される。受信側では、受信用アン
テナおよび受信機を介して４相ＰＳＫ信号を受信し、復
調器１６で復調し、切替回路１７を介してユニポーラ・
バイポーラ変換回路１８に印加する。ユニポーラ・バイ
ポーラ変換回路１８は復調ユニポーラ信号をバイポーラ
信号に変換し、切替回路１９を介いて受信データＲ−Ｄ
１を後段の回路に出力する。
１を切替回路１１を介してバイポーラ・ユニポーラ変換
回路１２に印加し、ユニポーラ信号に変換する。ユニポ
ーラ信号は切替回路１３を介して変調器１４に入力さ
れ、例えば４相ＰＳＫ変調されて送信機および送信側ア
ンテナを介して送出される。該送出信号は中間中継局１
５で受信され、クロックおよびキャリヤが再生され、再
び受信側に向けて送出される。受信側では、受信用アン
テナおよび受信機を介して４相ＰＳＫ信号を受信し、復
調器１６で復調し、切替回路１７を介してユニポーラ・
バイポーラ変換回路１８に印加する。ユニポーラ・バイ
ポーラ変換回路１８は復調ユニポーラ信号をバイポーラ
信号に変換し、切替回路１９を介いて受信データＲ−Ｄ
１を後段の回路に出力する。
以上、現用回線系統１が正常な場合の動作について述べ
たが、現用回線系統１がフェージング、又は現用回線系
統内に機器故障があると、予備回線系統３が上機現用回
線系統の動作をバックアップする。例えばフェージング
の場合、送信側において、切替回路１３かバイポーラ・
ユニポーラ変換回路１２の出力を予備回線系統３内の変
調器３４に印加されるように切替えると共に、受信側に
おいて切替回路１７が予備回線系統３の復調器３６の出
力がユニポーラ・バイポーラ変換回路１８に入力される
ようにする。正常に復帰させるには、切替回路13，17を
逆に切戻す。切替回路11，19は機器故障、保守時に用い
られる。
たが、現用回線系統１がフェージング、又は現用回線系
統内に機器故障があると、予備回線系統３が上機現用回
線系統の動作をバックアップする。例えばフェージング
の場合、送信側において、切替回路１３かバイポーラ・
ユニポーラ変換回路１２の出力を予備回線系統３内の変
調器３４に印加されるように切替えると共に、受信側に
おいて切替回路１７が予備回線系統３の復調器３６の出
力がユニポーラ・バイポーラ変換回路１８に入力される
ようにする。正常に復帰させるには、切替回路13，17を
逆に切戻す。切替回路11，19は機器故障、保守時に用い
られる。
尚、予備回線系統３の非バックアップ時の正常性を確認
するため、送信側のパターン発生器４０から擬似パター
ンデータを予備回線系統の送信側に与え、受信側で擬似
パターンデータを受信し、パターン検出器５０で正常性
を検出する。
するため、送信側のパターン発生器４０から擬似パター
ンデータを予備回線系統の送信側に与え、受信側で擬似
パターンデータを受信し、パターン検出器５０で正常性
を検出する。
中間中継局15〜25，35は通信距離に応じて複数段設けら
れ得る。
れ得る。
第６図に従来と中間中継局の１つの回路構成を示す。中
間中継局は、フレーム同期回路111 、ＡＮＤゲート112
、フレーム同期信号発生回路113 、マスタオシレータ1
14 およびスイッチ回路115 が図示の如く接続されて成
る。
間中継局は、フレーム同期回路111 、ＡＮＤゲート112
、フレーム同期信号発生回路113 、マスタオシレータ1
14 およびスイッチ回路115 が図示の如く接続されて成
る。
フレーム同期回路111 は送信側（第５図）又は前位中間
中継局から受信から信号を復調器（図示せず）で再生し
たデータDATAi およびクロック CLKi を入力し、再生デ
ータDATAi に対してフレーム同期をとり補助信号SAUXo
を分離してデータSDATA と同期信号SSYNC を出力する。
フレーム同期回路111 は同期外れを検出すると「低」レ
ベル、正常時は「高」レベルの同期外れアラーム信号SA
LRM を出力する。スイッチ回路115 は同期外れアラーム
信号SALRM が「高」レベル、すなわち同期外れが生じて
いない場合、再生クロック CLKi をフレーム同期信号発
生回路113 に出力する。フレーム同期信号発生回路113
は同期外れがない正常時には、補助信号SAUXi の多重化
を行ない、フレーム同期回路111 からのデータSDATA お
よびＡＮＤゲート112 を介したフレーム同期回路111 か
らの同期信号SSYNC およびスイッチ回路115 からのクロ
ック CLK′を下位局に伝送するため変調器（図示せず）
に印加する。
中継局から受信から信号を復調器（図示せず）で再生し
たデータDATAi およびクロック CLKi を入力し、再生デ
ータDATAi に対してフレーム同期をとり補助信号SAUXo
を分離してデータSDATA と同期信号SSYNC を出力する。
フレーム同期回路111 は同期外れを検出すると「低」レ
ベル、正常時は「高」レベルの同期外れアラーム信号SA
LRM を出力する。スイッチ回路115 は同期外れアラーム
信号SALRM が「高」レベル、すなわち同期外れが生じて
いない場合、再生クロック CLKi をフレーム同期信号発
生回路113 に出力する。フレーム同期信号発生回路113
は同期外れがない正常時には、補助信号SAUXi の多重化
を行ない、フレーム同期回路111 からのデータSDATA お
よびＡＮＤゲート112 を介したフレーム同期回路111 か
らの同期信号SSYNC およびスイッチ回路115 からのクロ
ック CLK′を下位局に伝送するため変調器（図示せず）
に印加する。
上述の同期外れは、当該中間中継局自体がフェーディン
グによる信号断となるため、あるいは前位局の機器故障
等により生じる。
グによる信号断となるため、あるいは前位局の機器故障
等により生じる。
かゝる同期外れ時は再生クロック CLKi が使用できな
い。そこで中間中継局内に、無線空間のクロック周波数
と同等の安定度を有するマスタオシレータ114 を設け、
フレーム同期回路111 で同期外れを検出した場合、スイ
ッチ回路115 からマスタオシレータ114 からのクロック
CLKM をフレーム同期信号発生回路113 に印加するよう
にしている。すなわち、同期外れが生じてもマスタオシ
レータ114 からのクロック CLKM に基いて下位局に送出
すべきデータDATAo 、クロック CLKo を復活させる信号
復活（リストア）回路を構成している。
い。そこで中間中継局内に、無線空間のクロック周波数
と同等の安定度を有するマスタオシレータ114 を設け、
フレーム同期回路111 で同期外れを検出した場合、スイ
ッチ回路115 からマスタオシレータ114 からのクロック
CLKM をフレーム同期信号発生回路113 に印加するよう
にしている。すなわち、同期外れが生じてもマスタオシ
レータ114 からのクロック CLKM に基いて下位局に送出
すべきデータDATAo 、クロック CLKo を復活させる信号
復活（リストア）回路を構成している。
上記クロックを再生クロック CLKi からマスタオシレー
タ114 からのマスタクロック CLKM に切替えると、これ
らクロックの周波数相互には周波数差があるから、下位
局には急激な周波数変化を伴ったクロックが送出される
ことになる。このため下位局のクロック再生回路が瞬間
的に同期外れの起す。その結果としてその下位局のキャ
リヤ再生回路も同期外れを起すことになる。
タ114 からのマスタクロック CLKM に切替えると、これ
らクロックの周波数相互には周波数差があるから、下位
局には急激な周波数変化を伴ったクロックが送出される
ことになる。このため下位局のクロック再生回路が瞬間
的に同期外れの起す。その結果としてその下位局のキャ
リヤ再生回路も同期外れを起すことになる。
中間中継局が複数段設けられている場合、上記同期外れ
が順次伝播していく。
が順次伝播していく。
同期外れは切替られたマスタクロックに基いて解消され
ていくが、時間がかゝる。この同期外れの間、第５図の
受信側では実質的に回線切替ができない。すなわち、回
線切替時間が長くなるという問題に遭遇している。
ていくが、時間がかゝる。この同期外れの間、第５図の
受信側では実質的に回線切替ができない。すなわち、回
線切替時間が長くなるという問題に遭遇している。
上述の問題は、マスタクロックから再生クロック切戻す
場合も同様である。
場合も同様である。
従って、クロック切替によっても下位局における同期外
れを回避させ得る中間中継局が要望されている。
れを回避させ得る中間中継局が要望されている。
本発明のディジタル通信方式の中間中継局の原理ブロッ
ク図を第１図に示す。
ク図を第１図に示す。
同図において、スイッチ回路115 とフレーム同期信号発
生回路113 との間にクロック連続変化回路116 を設けて
いる。他の回路構成は第６図と実質的に同じである。
生回路113 との間にクロック連続変化回路116 を設けて
いる。他の回路構成は第６図と実質的に同じである。
クロック連続変化回路116 は、再生クロック CLKi とマ
スタクロック CLKM の切替があった場合、これらクロッ
ク相互の位相差が存在しても、切替えられる側から切替
える側に連続的に変化させるものである。かゝる連続的
な変化は、下位局が同期外れが生じない範囲で且つ最短
時間になるように行なわれる。
スタクロック CLKM の切替があった場合、これらクロッ
ク相互の位相差が存在しても、切替えられる側から切替
える側に連続的に変化させるものである。かゝる連続的
な変化は、下位局が同期外れが生じない範囲で且つ最短
時間になるように行なわれる。
スイッチ回路115 のクロックの切替は、フレーム同期回
路111 からの同期外れアラーム信号SALRM のレベルに応
じて、すなわち、同期外れを検出したか、同期復帰を検
出したかに応じて、行なわれる。
路111 からの同期外れアラーム信号SALRM のレベルに応
じて、すなわち、同期外れを検出したか、同期復帰を検
出したかに応じて、行なわれる。
また同図において、フレーム同期回路111 とフレーム同
期信号発生回路113 との間に位相比較回路117 、スイッ
チ回路115 を制御する切替制御回路118 を設けることが
できる。切替制御回路118 の出力が ANDゲート112 に付
加されている。位相比較回路117 、切替制御回路118 と
で同期切替制御手段120 を構成する。
期信号発生回路113 との間に位相比較回路117 、スイッ
チ回路115 を制御する切替制御回路118 を設けることが
できる。切替制御回路118 の出力が ANDゲート112 に付
加されている。位相比較回路117 、切替制御回路118 と
で同期切替制御手段120 を構成する。
スイッチ回路115 の切替タイミングは、フレーム同期回
路111 からのフレーム同期信号SSYNC とフレーム同期信
号発生回路113 からのフレーム同期信号 SSYNCg との位
相が一致したことを位相比較回路117 で検出し、切替制
御回路118 が位相一致に応答してスイッチ回路115 を作
動させることにより定まる。このときのクロック切替方
向は前述の通りである。
路111 からのフレーム同期信号SSYNC とフレーム同期信
号発生回路113 からのフレーム同期信号 SSYNCg との位
相が一致したことを位相比較回路117 で検出し、切替制
御回路118 が位相一致に応答してスイッチ回路115 を作
動させることにより定まる。このときのクロック切替方
向は前述の通りである。
クロック連続変化回路116 は上述の如く、フレーム同期
回路111 とフレーム同期信号発生回路113 の両フレーム
同期信号の位相が一致した状態で、再生クロック CLKi
とマスタクロック CLKM の急激な切替を連続的に変化さ
せていく。
回路111 とフレーム同期信号発生回路113 の両フレーム
同期信号の位相が一致した状態で、再生クロック CLKi
とマスタクロック CLKM の急激な切替を連続的に変化さ
せていく。
かゝるクロックの連続的変化により下位局におけるクロ
ック再生同期外れおよびキャリヤ再生同期外れを防止す
る。一方、フレーム同期信号の位相も一致しているの
で、下位局におけるフレーム同期外れが防止できる。
ック再生同期外れおよびキャリヤ再生同期外れを防止す
る。一方、フレーム同期信号の位相も一致しているの
で、下位局におけるフレーム同期外れが防止できる。
本発明の実施例として、第１図のクロック連続変化回路
116 の一例を第２図に示す。
116 の一例を第２図に示す。
第２図はクロック連続変化回路116 を位相同期ループ
（ＰＬＬ）で実現した回路図を示す。ＰＬＬ回路は、位
相比較器 116ａ、ループフィルタ 116ｂ、VCO 116ｃお
よび分周器 116ｄが図示の如く接続されて成る。分周器
116ｄの削除可能である。一方、ループフィルタ 116ｄ
の後段にアンプ（図示せず）を付加することができる。
（ＰＬＬ）で実現した回路図を示す。ＰＬＬ回路は、位
相比較器 116ａ、ループフィルタ 116ｂ、VCO 116ｃお
よび分周器 116ｄが図示の如く接続されて成る。分周器
116ｄの削除可能である。一方、ループフィルタ 116ｄ
の後段にアンプ（図示せず）を付加することができる。
位相比較器 116ａにはスイッチ回路115 を介して、再生
クロック CLKi 又はマスタクロック CLKM のいずれから
印加される。第３図に図示の如く、再生クロック CLKi
からマスタクロック CLKM に切替えられた場合について
例示する（第３図、破線）。位相比較器 116ａは切替直
前の再生クロック CLKi に応答する VCO 116ｃからの信
号と切替わったマスタクロック CLKM の位相を比較す
る。比較信号がローパスフィルタ 116ｂに印加され、両
クロック位相差Δｆに応じた電圧を VCO 116ｃに出力す
る。 VCO 116ｃはローパスフィルタ 116ｂの出力電圧に
応じた周波数の発振信号を出力し、必要に応じ、分周器
116ｄを介して位相比較器 116ａにフィードバックす
る。これにより、分周器 116ｄの出力クロック CLKX
は、ＰＬＬ回路の応答性によって規定される遅延時間を
もって、連続的に再生クロック CLKi からマスタクロッ
ク CLKM へ移行していく。マスタクロック CLKM に到達
すると、そこで安定する。
クロック CLKi 又はマスタクロック CLKM のいずれから
印加される。第３図に図示の如く、再生クロック CLKi
からマスタクロック CLKM に切替えられた場合について
例示する（第３図、破線）。位相比較器 116ａは切替直
前の再生クロック CLKi に応答する VCO 116ｃからの信
号と切替わったマスタクロック CLKM の位相を比較す
る。比較信号がローパスフィルタ 116ｂに印加され、両
クロック位相差Δｆに応じた電圧を VCO 116ｃに出力す
る。 VCO 116ｃはローパスフィルタ 116ｂの出力電圧に
応じた周波数の発振信号を出力し、必要に応じ、分周器
116ｄを介して位相比較器 116ａにフィードバックす
る。これにより、分周器 116ｄの出力クロック CLKX
は、ＰＬＬ回路の応答性によって規定される遅延時間を
もって、連続的に再生クロック CLKi からマスタクロッ
ク CLKM へ移行していく。マスタクロック CLKM に到達
すると、そこで安定する。
マスタクロック CLKM から再生クロック CLKi への切替
も同様である。
も同様である。
ＰＬＬ回路の応答性を、主として、ループフィルタ 116
ｂの時定数を、下位局が同期外れが生じてないような値
に設定しておく。一方、このパラメータは、可能な限り
小さくしておき、切替時間が短縮できるようにしておく
ことが望ましい。
ｂの時定数を、下位局が同期外れが生じてないような値
に設定しておく。一方、このパラメータは、可能な限り
小さくしておき、切替時間が短縮できるようにしておく
ことが望ましい。
同期切替制御手段120 、すなわち、位相比較回路117 お
よび切替制御回路118 の切替制御について第４図（ａ）
〜（ｃ）を参照して具体的に述べる。
よび切替制御回路118 の切替制御について第４図（ａ）
〜（ｃ）を参照して具体的に述べる。
まず正常時、フレーム同期回路111 は正常なデータSDAT
A およびフレーム同期信号SSYNC を出力しておき、フレ
ーム同期信号発生回路113 はスイッチ回路115 およびク
ローク連続変化回路116 を介して入力された再生クロッ
ク CLKi に応答し、フレーム同期回路111 と同期して動
作している。従って、フレーム同期回路111 からのフレ
ーム同期信号SSYNC とフレーム同期信号発生回路113 か
らのフレーム同期信号 SSYNCg は位相が一致している。
よって位相比較回路117 からは位相一致を示す「高」レ
ベルの位相比較信号Ｓ17が出力されている（第４図
（ａ））。時点ｔ１で同期外れが検出されると、同期外
れアラーム信号SALRM が「低」レベルとなり（第４図
（ｂ））、切替制御回路118 は位相比較信号Ｓ17が
「高」レベルであるから、即、再生クロック CLKi から
マスタクロック CLKM への切替を行なわせるようにスイ
ッチ回路115 を駆動する。スイッチ回路115 は即座にク
ロックを CLKi から CLKM に切替えて出力するが、クロ
ック連続変化回路116 からのクロック CLKX はPLL のフ
ライホイール効果により、連続的にクロック CLKM に変
化していく（第４図（ｃ））。この切替の間、フレーム
同期回路111 からのフレーム同期信号SSYNC 、より具体
的には同期パルスは ANDゲート112 でインヒビットさ
れ、フレーム同期信号発生回路113 に印加されない。フ
レーム同期信号発生回路113 は切替直前の同期状態から
自走状態に入るがフレーム情報は変化しない。従って、
下位局におけるフーム同期外れは生じない。またクロッ
クはゆるやかに且つ連続的に変化するので下位局におけ
るクロック同期回路およびキヤリヤ再生回路の同期外れ
は生じない。
A およびフレーム同期信号SSYNC を出力しておき、フレ
ーム同期信号発生回路113 はスイッチ回路115 およびク
ローク連続変化回路116 を介して入力された再生クロッ
ク CLKi に応答し、フレーム同期回路111 と同期して動
作している。従って、フレーム同期回路111 からのフレ
ーム同期信号SSYNC とフレーム同期信号発生回路113 か
らのフレーム同期信号 SSYNCg は位相が一致している。
よって位相比較回路117 からは位相一致を示す「高」レ
ベルの位相比較信号Ｓ17が出力されている（第４図
（ａ））。時点ｔ１で同期外れが検出されると、同期外
れアラーム信号SALRM が「低」レベルとなり（第４図
（ｂ））、切替制御回路118 は位相比較信号Ｓ17が
「高」レベルであるから、即、再生クロック CLKi から
マスタクロック CLKM への切替を行なわせるようにスイ
ッチ回路115 を駆動する。スイッチ回路115 は即座にク
ロックを CLKi から CLKM に切替えて出力するが、クロ
ック連続変化回路116 からのクロック CLKX はPLL のフ
ライホイール効果により、連続的にクロック CLKM に変
化していく（第４図（ｃ））。この切替の間、フレーム
同期回路111 からのフレーム同期信号SSYNC 、より具体
的には同期パルスは ANDゲート112 でインヒビットさ
れ、フレーム同期信号発生回路113 に印加されない。フ
レーム同期信号発生回路113 は切替直前の同期状態から
自走状態に入るがフレーム情報は変化しない。従って、
下位局におけるフーム同期外れは生じない。またクロッ
クはゆるやかに且つ連続的に変化するので下位局におけ
るクロック同期回路およびキヤリヤ再生回路の同期外れ
は生じない。
マスタクロック CLKM の周波数に到達すると（時点ｔ
２）、以降このクロックでフレーム同期信号発生回路11
3 が作動する。
２）、以降このクロックでフレーム同期信号発生回路11
3 が作動する。
次に前位局又は回線状況が復帰し、フレーム同期回路11
1 が時点ｔ11で同期確立すると、同期外れアラーム信号
SALRM は「高」レベルに復帰する（第４図（ｂ））。こ
の場合、クロック CLKi，CLKM相互間には位相差がある
ので、フレーム同期回路111 からのフレーム同期信号SS
YNC とフレーム同期信号発生回路113 からのフレーム同
期信号 SSYNCg とは同位相ではない。次に、位相比較回
路117においてフレーム同期回路111からのフレーム同期
信号SSYNCとフレーム同期信号発生回路113からのフレー
ム同期信号SYNCgとが比較され、これらフレーム同期信
号が一致（同期）した時点ｔ12で、切替制御回路118に
「高」レベルの位相比較信号Ｓ17が出力される。切替制
御回路118はスイッチ回路115に対して切戻し用の制御信
号SSWCを出力する。これにより、クロック CLKM からク
ロック CLKi への切り戻しが行なわれる。勿論、クロッ
ク連続変化回路116 を介して連続的なクロック切戻しが
行なわれる。また、切替制御回路118からのＡＮＤゲー
ト112に対して「高」レベルの制御信号SSWCが出力され
ることで、ＡＮＤゲート112を介してフレーム同期信号S
SYNCがフレーム同期信号発生回路113に供給される。
1 が時点ｔ11で同期確立すると、同期外れアラーム信号
SALRM は「高」レベルに復帰する（第４図（ｂ））。こ
の場合、クロック CLKi，CLKM相互間には位相差がある
ので、フレーム同期回路111 からのフレーム同期信号SS
YNC とフレーム同期信号発生回路113 からのフレーム同
期信号 SSYNCg とは同位相ではない。次に、位相比較回
路117においてフレーム同期回路111からのフレーム同期
信号SSYNCとフレーム同期信号発生回路113からのフレー
ム同期信号SYNCgとが比較され、これらフレーム同期信
号が一致（同期）した時点ｔ12で、切替制御回路118に
「高」レベルの位相比較信号Ｓ17が出力される。切替制
御回路118はスイッチ回路115に対して切戻し用の制御信
号SSWCを出力する。これにより、クロック CLKM からク
ロック CLKi への切り戻しが行なわれる。勿論、クロッ
ク連続変化回路116 を介して連続的なクロック切戻しが
行なわれる。また、切替制御回路118からのＡＮＤゲー
ト112に対して「高」レベルの制御信号SSWCが出力され
ることで、ＡＮＤゲート112を介してフレーム同期信号S
SYNCがフレーム同期信号発生回路113に供給される。
以上に述べたように本発明によれば、簡単な回路の付加
によりクロックの急激な切替があっても下位局にクロッ
ク同期外れ、キヤリヤ再生同期外れ並びにフレーム同期
外れを生じさせない中間中継局が提供される。
によりクロックの急激な切替があっても下位局にクロッ
ク同期外れ、キヤリヤ再生同期外れ並びにフレーム同期
外れを生じさせない中間中継局が提供される。
本発明のかゝる中間中継局を用いることで、ディジタル
通信方式の回線切替時間が実質的に短縮されるという効
果をも奏する。
通信方式の回線切替時間が実質的に短縮されるという効
果をも奏する。
第１図は本発明のディジタル通信方式の中間中継局の原
理ブロック図、 第２図は本発明の実施例のクロック連続変化回路図、 第３図は第２図回路の動作説明図、 第４図（ａ）〜（ｃ）は本発明の実施例の動作タイミン
グ図、 第５図は本発明の中間中継局が適用されるディジタル通
信方式の構成図、 第６図は従来の中間中継局の回路構成図、である。 （符号の説明） １〜２……現用回線系統、 ３……予備回線系統、 15〜25，35……中間中継局、 111 ……フレーム同期回路、 112 …… ANDゲート、 113 ……フレーム同期信号発生回路、 114 ……マスタオシレータ、 115 ……スイッチ回路、 116 ……クロック連続変化回路。 117 ……位相比較回路、 118 ……切替制御回路、 120 ……同期切替制御手段。
理ブロック図、 第２図は本発明の実施例のクロック連続変化回路図、 第３図は第２図回路の動作説明図、 第４図（ａ）〜（ｃ）は本発明の実施例の動作タイミン
グ図、 第５図は本発明の中間中継局が適用されるディジタル通
信方式の構成図、 第６図は従来の中間中継局の回路構成図、である。 （符号の説明） １〜２……現用回線系統、 ３……予備回線系統、 15〜25，35……中間中継局、 111 ……フレーム同期回路、 112 …… ANDゲート、 113 ……フレーム同期信号発生回路、 114 ……マスタオシレータ、 115 ……スイッチ回路、 116 ……クロック連続変化回路。 117 ……位相比較回路、 118 ……切替制御回路、 120 ……同期切替制御手段。
Claims (3)
- 【請求項１】相互に回線切替可能に構成された少くとも
１つの現用回線系統（１〜２）および予備回線系統
（３）を有するディジタル通信方式の現用回線系統およ
び予備回線系統のそれぞれの送信側と受信側との間に設
けられた中間中継局であって、各中間中継局が、 送信側からのクロック(CLKi )に応答して受信データ（D
ATAi ）をフレーム同期させるフレーム同期回路(111)
と、 所定のクロック(CLKM )を発生するマスタオシレータ(11
4) と、 前記フレーム同期回路で検出した同期外れ信号(SALRM)
のレベルに応答して前記送信側からのクロックと前記マ
スタオシレータのクロックとのいずれかを切替えて出力
するスイッチ回路(115) と、 該スイッチ回路からのクロックの切替えに伴うクロック
位相差を所定の応答性で切替えられたクロック位相まで
連続的に変化させるクロック連続変化回路(116) と 該クロック連続変化回路の出力クロック(CLKX)に応答し
て送信側からの受信データをフレーム同期させるフレー
ム同期信号発生回路(113) と を具備する、ディジタル通信方式の中間中継局。 - 【請求項２】前記クロック連続変化回路の所定の応答性
が、当該中間中継局の後段の装置における同期外れを防
止する範囲の短時間である、請求項１記載の中間中継
局。 - 【請求項３】前記フレーム同期回路のフレーム同期信号
(SSYNC) と前記フレーム同期信号発生回路のフレーム同
期信号(SSYNC9)との位相を比較し、位相が一致した場合
前記同期外れ信号のレベルに応答して前記スイッチ回路
を作動させるようにした同期切替制御手段(120) を更に
具備する、請求項１又は２記載の中間中継局。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021988A JPH0642663B2 (ja) | 1988-03-16 | 1988-03-16 | ディジタル通信方式の中間中継局 |
| CA000593535A CA1317040C (en) | 1988-03-16 | 1989-03-13 | Repeater for regenerating frame-multiplexed signal |
| US07/323,942 US4876683A (en) | 1988-03-16 | 1989-03-15 | Repeater for regenerating frame-multiplexed signal |
| DE68923201T DE68923201T2 (de) | 1988-03-16 | 1989-03-16 | Verstärker zur Regenerierung eines rahmenmultiplexierten Signals. |
| EP89104740A EP0333196B1 (en) | 1988-03-16 | 1989-03-16 | Repeater for regenerating frame-multiplexed signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021988A JPH0642663B2 (ja) | 1988-03-16 | 1988-03-16 | ディジタル通信方式の中間中継局 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01235431A JPH01235431A (ja) | 1989-09-20 |
| JPH0642663B2 true JPH0642663B2 (ja) | 1994-06-01 |
Family
ID=13135833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6021988A Expired - Lifetime JPH0642663B2 (ja) | 1988-03-16 | 1988-03-16 | ディジタル通信方式の中間中継局 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4876683A (ja) |
| EP (1) | EP0333196B1 (ja) |
| JP (1) | JPH0642663B2 (ja) |
| CA (1) | CA1317040C (ja) |
| DE (1) | DE68923201T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8808301D0 (en) * | 1988-04-08 | 1988-05-11 | British Telecomm | Regenerative node for ring network |
| JPH0213096A (ja) * | 1988-06-30 | 1990-01-17 | Toshiba Corp | 電子交換機 |
| DE3924283A1 (de) * | 1989-07-22 | 1991-01-31 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur durchschaltung eines digitalen dienstkanals in einer richtfunk-zwischenstelle |
| US5058106A (en) * | 1989-12-15 | 1991-10-15 | Alcatel Na Network Systems Corp. | Flywheel circuit |
| US5212688A (en) * | 1990-07-18 | 1993-05-18 | Dialogic Corporation | TDM expansion bus |
| FI85084C (fi) * | 1990-08-15 | 1992-02-25 | Computec Oy | Foerfarande och anordning foer mottagning av paketformigt data. |
| US5630113A (en) * | 1991-01-22 | 1997-05-13 | Ungermann-Bass, Inc. | Method and apparatus for reducing jitter accumulation in a series of repeating devices |
| JP2555228B2 (ja) * | 1991-03-20 | 1996-11-20 | 富士通株式会社 | 中継装置 |
| DE69211774T2 (de) * | 1991-04-19 | 1997-02-06 | Nippon Electric Co | Zeit-Multiplexkommunikationssystem |
| USRE39116E1 (en) | 1992-11-02 | 2006-06-06 | Negotiated Data Solutions Llc | Network link detection and generation |
| EP0596648A1 (en) | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network link endpoint capability detection |
| US5361261A (en) * | 1992-11-02 | 1994-11-01 | National Semiconductor Corporation | Frame-based transmission of data |
| US5544324A (en) * | 1992-11-02 | 1996-08-06 | National Semiconductor Corporation | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate |
| EP0596651A1 (en) | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network for data communication with isochronous capability |
| USRE39395E1 (en) | 1992-11-02 | 2006-11-14 | Negotiated Data Solutions Llc | Data communication network with transfer port, cascade port and/or frame synchronizing signal |
| JP3071976B2 (ja) * | 1993-03-29 | 2000-07-31 | 株式会社日立製作所 | 通信システムのバス型クロック供給方式 |
| SE501296C2 (sv) * | 1993-10-12 | 1995-01-09 | Ellemtel Utvecklings Ab | Signalbearbetande enhet med intern klocksignal |
| US5533018A (en) | 1994-12-21 | 1996-07-02 | National Semiconductor Corporation | Multi-protocol packet framing over an isochronous network |
| US5559796A (en) * | 1995-02-28 | 1996-09-24 | National Semiconductor Corporation | Delay control for frame-based transmission of data |
| US5805597A (en) * | 1996-06-04 | 1998-09-08 | National Semiconductor Corporation | Method and apparatus for providing low power basic telephony type service over a twisted pair ethernet physical layer |
| US6118769A (en) * | 1997-05-01 | 2000-09-12 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for voice intranet repeater and range extension |
| FR2797965A1 (fr) * | 1999-08-31 | 2001-03-02 | Koninkl Philips Electronics Nv | Procede permettant un echange de donnees entre une carte a puce et un appareil en cas d'interruption intempestive de l'alimentation de l'appareil |
| US6934304B2 (en) * | 2001-01-24 | 2005-08-23 | Infineon Technologies, North America Corp. | T1/E1 framer array |
| DE10141145A1 (de) * | 2001-08-20 | 2003-04-03 | Infineon Technologies Ag | Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden |
| CN115396082B (zh) * | 2022-07-26 | 2024-02-09 | 上海宇航***工程研究所 | 一种用于运载火箭的抵抗长距离通信相位畸变的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7400760A (nl) * | 1974-01-21 | 1975-07-23 | Philips Nv | Transmissiesysteem voor pulssignalen van vaste klokfrequentie. |
| AR205105A1 (es) * | 1974-02-19 | 1976-04-05 | Siemens Ag | Regenerador de modulacion de pulsos codificada |
| US3967060A (en) * | 1974-07-19 | 1976-06-29 | Bell Telephone Laboratories, Incorporated | Fast reframing arrangement for digital transmission systems |
| JPS52150952A (en) * | 1976-06-10 | 1977-12-15 | Fujitsu Ltd | Phase synchronous circuit |
| JPS5939139A (ja) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | 無瞬断回線切替装置 |
| DE3309270A1 (de) * | 1983-03-15 | 1984-09-20 | Siemens AG, 1000 Berlin und 8000 München | Synchronisation nachziehbarer taktoszillatoren bei der uebertragung digitaler signale |
| JPS6069915A (ja) * | 1983-09-27 | 1985-04-20 | Fujitsu Ltd | タイミング抽出方式 |
| JPS60191535A (ja) * | 1984-03-13 | 1985-09-30 | Fujitsu Ltd | 位相ロツクル−プ同期方式 |
| JPH0763163B2 (ja) * | 1985-07-09 | 1995-07-05 | 日本電気株式会社 | デイジタル伝送方式 |
| JPS62286332A (ja) * | 1986-06-05 | 1987-12-12 | Nec Corp | デジタル信号分岐***装置 |
-
1988
- 1988-03-16 JP JP6021988A patent/JPH0642663B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-13 CA CA000593535A patent/CA1317040C/en not_active Expired - Fee Related
- 1989-03-15 US US07/323,942 patent/US4876683A/en not_active Expired - Fee Related
- 1989-03-16 DE DE68923201T patent/DE68923201T2/de not_active Expired - Fee Related
- 1989-03-16 EP EP89104740A patent/EP0333196B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01235431A (ja) | 1989-09-20 |
| DE68923201D1 (de) | 1995-08-03 |
| EP0333196B1 (en) | 1995-06-28 |
| EP0333196A2 (en) | 1989-09-20 |
| DE68923201T2 (de) | 1996-01-04 |
| CA1317040C (en) | 1993-04-27 |
| US4876683A (en) | 1989-10-24 |
| EP0333196A3 (en) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| US5172396A (en) | Public service trunking simulcast system | |
| JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
| JPS62102648A (ja) | Ｑａｍ信号からの搬送波再生用捕捉引込回路 | |
| KR100287887B1 (ko) | 데이터/클럭 복원 회로 | |
| JP2754970B2 (ja) | 移動体衛星通信システムのデータ同期化方式 | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| JPH0147058B2 (ja) | ||
| JP2637796B2 (ja) | 回線切替方式 | |
| JP2715886B2 (ja) | 通信装置 | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP2723529B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| JP3048045B2 (ja) | 補助信号送受信方式 | |
| JP3000466B2 (ja) | リングネットワークのクロック同期方式 | |
| JP2718050B2 (ja) | 中間中継器 | |
| JPH0671251B2 (ja) | 同期切替装置 | |
| JPH0728252B2 (ja) | 冗長切替装置 | |
| JPS6248421B2 (ja) | ||
| JPS62128235A (ja) | 送信端局装置 | |
| JPS643103B2 (ja) | ||
| JPH03286643A (ja) | ループ型ネットワークの網同期方法 | |
| JPH0216626B2 (ja) | ||
| JPH01154646A (ja) | 回線切替可能なディジタル通信方式 |